JP2626274B2 - インバータ - Google Patents
インバータInfo
- Publication number
- JP2626274B2 JP2626274B2 JP3027075A JP2707591A JP2626274B2 JP 2626274 B2 JP2626274 B2 JP 2626274B2 JP 3027075 A JP3027075 A JP 3027075A JP 2707591 A JP2707591 A JP 2707591A JP 2626274 B2 JP2626274 B2 JP 2626274B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- voltage
- current
- common bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、パルス幅変調式イン
バータ、特に、複数台が並列運転されるインバータに関
するものである。
バータ、特に、複数台が並列運転されるインバータに関
するものである。
【０００２】
【従来の技術】図４は、例えば特開平１−303060に示さ
れた従来のインバータの構成図であり、２台のパルス幅
変調式のインバータが並列運転される場合を示す。図に
おいて、１号インバータ１と、図示を省略した同じ構成
の２号インバータ２とが共通母線３を介して互いに出力
端を並列接続され、直流電源４、５から直流電力を受け
て共通の負荷６へ交流電力を供給している。
れた従来のインバータの構成図であり、２台のパルス幅
変調式のインバータが並列運転される場合を示す。図に
おいて、１号インバータ１と、図示を省略した同じ構成
の２号インバータ２とが共通母線３を介して互いに出力
端を並列接続され、直流電源４、５から直流電力を受け
て共通の負荷６へ交流電力を供給している。
【０００３】インバータ本体11は例えば高周波スイッチ
ングの可能なトランジスタやパワーMOSFETにより構成さ
れたもので、図３(a) のような３相ブリッジインバータ
や同図(b) のような単相ブリッジインバータのそれぞれ
のアームのトランジスタＱ1 〜Ｑ6 が出力周波数（例え
ば60ＨZ ）の10倍から数 100倍程度の高周波でスイッチ
ングするものである。スイッチングのタイミングはパル
ス幅変調（以下、ＰＷＭと称す）回路12で決まるが、Ｐ
ＷＭ回路12は例えば三角波キャリアと出力電圧指令信号
の交差でスイッチングする正弦波三角波比較ＰＷＭ回路
である。
ングの可能なトランジスタやパワーMOSFETにより構成さ
れたもので、図３(a) のような３相ブリッジインバータ
や同図(b) のような単相ブリッジインバータのそれぞれ
のアームのトランジスタＱ1 〜Ｑ6 が出力周波数（例え
ば60ＨZ ）の10倍から数 100倍程度の高周波でスイッチ
ングするものである。スイッチングのタイミングはパル
ス幅変調（以下、ＰＷＭと称す）回路12で決まるが、Ｐ
ＷＭ回路12は例えば三角波キャリアと出力電圧指令信号
の交差でスイッチングする正弦波三角波比較ＰＷＭ回路
である。
【０００４】このインバータには電流マイナーループが
設けられており、電流制御回路13は変流器（以下、ＣＴ
と称す）14と電流センサ15によりフィードバックされた
出力電流がリミッタ16を経由して送られてくる電流指令
と一致するようにＰＷＭ回路12へ制御信号を送る。出力
母線にはフィルタ用のコンデンサ17及び２号のインバー
タ２による逆起電圧があるので、出力電流を制御するに
は、インバータ本体11がこの逆起電圧とリアクトル18へ
印加すべき電圧の和を発生する必要がある。従って出力
母線電圧を電圧センサ19で検出し、電流制御回路13の出
力に加算している。このようにすることによって電流制
御回路13はリアクトル18への印加電圧だけを制御すれば
よいことになり、制御性が向上する。
設けられており、電流制御回路13は変流器（以下、ＣＴ
と称す）14と電流センサ15によりフィードバックされた
出力電流がリミッタ16を経由して送られてくる電流指令
と一致するようにＰＷＭ回路12へ制御信号を送る。出力
母線にはフィルタ用のコンデンサ17及び２号のインバー
タ２による逆起電圧があるので、出力電流を制御するに
は、インバータ本体11がこの逆起電圧とリアクトル18へ
印加すべき電圧の和を発生する必要がある。従って出力
母線電圧を電圧センサ19で検出し、電流制御回路13の出
力に加算している。このようにすることによって電流制
御回路13はリアクトル18への印加電圧だけを制御すれば
よいことになり、制御性が向上する。
【０００５】一方、位相同期ループ（以下、ＰＬＬと称
す）回路21は共通母線３の電圧に同期した正弦波電圧基
準22を作る。コンデンサ17に流れるべき電流として、こ
の正弦波電圧基準22により90°進んだ正弦波のコンデン
サ電流基準23をコンデンサ17の容量に応じて作る。分担
電流検出回路24はＣＴ25で検出した１号インバータ１の
電流とＣＴ26で検出した２号インバータ２の電流から、
各々のインバータの分担すべき電流、即ち負荷電流ＩL
を並列台数ｎ（この場合ｎ＝２）で割った値ＩL ／ｎの
瞬時値を導出する。増幅回路27は１号、２号インバータ
１、２の電流の差△Ｉの信号を増幅する。電圧制御回路
28は正弦波電圧基準22と出力電圧の偏差を修正するため
にインバータが出力すべき補正電流信号を発生する。
す）回路21は共通母線３の電圧に同期した正弦波電圧基
準22を作る。コンデンサ17に流れるべき電流として、こ
の正弦波電圧基準22により90°進んだ正弦波のコンデン
サ電流基準23をコンデンサ17の容量に応じて作る。分担
電流検出回路24はＣＴ25で検出した１号インバータ１の
電流とＣＴ26で検出した２号インバータ２の電流から、
各々のインバータの分担すべき電流、即ち負荷電流ＩL
を並列台数ｎ（この場合ｎ＝２）で割った値ＩL ／ｎの
瞬時値を導出する。増幅回路27は１号、２号インバータ
１、２の電流の差△Ｉの信号を増幅する。電圧制御回路
28は正弦波電圧基準22と出力電圧の偏差を修正するため
にインバータが出力すべき補正電流信号を発生する。
【０００６】動作は次の通りである。まず無負荷状態に
おいて、インバータ本体11がコンデンサ17に流れるべき
電流を供給することによって無負荷電圧が確立する。電
圧制御回路28が電流制御の誤差やコンデンサ17の実際値
とコンデンサ電流基準23の誤差により生じる電圧誤差を
修正する。このとき１号、２号インバータ１、２の出力
電圧はともにＰＬＬ回路21により、共通母線３と同相に
制御され、並列運転が行なわれる。
おいて、インバータ本体11がコンデンサ17に流れるべき
電流を供給することによって無負荷電圧が確立する。電
圧制御回路28が電流制御の誤差やコンデンサ17の実際値
とコンデンサ電流基準23の誤差により生じる電圧誤差を
修正する。このとき１号、２号インバータ１、２の出力
電圧はともにＰＬＬ回路21により、共通母線３と同相に
制御され、並列運転が行なわれる。
【０００７】次に負荷６が投入されると、負荷電流ＩL
の 1/2を分担するように分担電流検出回路24から電流マ
イナーループへ指令が与えられ、それぞれのインバータ
が負荷電流を 1/2づつ分担することになる。ここでリミ
ッタ28は負荷の起動時の突入電流などの過電流を追従し
ないように制限するものであり、またリミッタ16は最終
的な電流指令値をインバータの許容値以下に制限するも
のである。
の 1/2を分担するように分担電流検出回路24から電流マ
イナーループへ指令が与えられ、それぞれのインバータ
が負荷電流を 1/2づつ分担することになる。ここでリミ
ッタ28は負荷の起動時の突入電流などの過電流を追従し
ないように制限するものであり、またリミッタ16は最終
的な電流指令値をインバータの許容値以下に制限するも
のである。
【０００８】このように構成することによってインバー
タはそれ自身の電流マイナーループで過電流に対し保護
され、また負荷電流の歪や急変に対して速やかに追従す
ることにより、出力電圧を常に正弦波に保つことができ
る。
タはそれ自身の電流マイナーループで過電流に対し保護
され、また負荷電流の歪や急変に対して速やかに追従す
ることにより、出力電圧を常に正弦波に保つことができ
る。
【０００９】
【発明が解決しようとする課題】従来のインバータは以
上のように構成されているので、並列運転時に各インバ
ータの出力電圧は電圧値も位相も一致するように動作
し、各インバータのＰＷＭ回路へ与えられる制御入力は
一致している。しかし、各インバータのパルス幅変調は
互いに独立して個別に行われるので、スイッチングのタ
イミングが異なり、そのためインバータ相互間に高調波
電流が流れる。この高調波成分が、各インバータのフィ
ルタコンデンサと共通母線のインダクタンスとで構成さ
れる共振回路によって増幅されるという問題がある。
上のように構成されているので、並列運転時に各インバ
ータの出力電圧は電圧値も位相も一致するように動作
し、各インバータのＰＷＭ回路へ与えられる制御入力は
一致している。しかし、各インバータのパルス幅変調は
互いに独立して個別に行われるので、スイッチングのタ
イミングが異なり、そのためインバータ相互間に高調波
電流が流れる。この高調波成分が、各インバータのフィ
ルタコンデンサと共通母線のインダクタンスとで構成さ
れる共振回路によって増幅されるという問題がある。
【００１０】そのためにフィルタコンデンサの値は負荷
に対してＰＷＭの高調波を減衰させるとともに前記の共
振を生じないように選定しなければならないが、共通母
線のインダクタンスは配線の太さや長さによって変化す
るので、その都度決定しなければならず、また場合によ
ってはダンピング抵抗を挿入しなければならないなどの
問題点があった。この発明は上記のような問題点を解消
するためになされたもので、並列運転時に相互間に高調
波電流が流れないインバータを得ることを目的とする。
に対してＰＷＭの高調波を減衰させるとともに前記の共
振を生じないように選定しなければならないが、共通母
線のインダクタンスは配線の太さや長さによって変化す
るので、その都度決定しなければならず、また場合によ
ってはダンピング抵抗を挿入しなければならないなどの
問題点があった。この発明は上記のような問題点を解消
するためになされたもので、並列運転時に相互間に高調
波電流が流れないインバータを得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るインバー
タは、各インバータのＰＷＭキャリアを共通母線電圧に
同期させるＰＬＬ回路を備えたものである。
タは、各インバータのＰＷＭキャリアを共通母線電圧に
同期させるＰＬＬ回路を備えたものである。
【００１２】
【作用】各インバータのＰＷＭキャリアをＰＬＬ回路で
それぞれ共通母線電圧に同期させることによって、ＰＷ
Ｍキャリアは互いに間接的に同期する。その結果各イン
バータのスイッチングタイミングが一致するので、各イ
ンバータの出力電圧波形も一致する。
それぞれ共通母線電圧に同期させることによって、ＰＷ
Ｍキャリアは互いに間接的に同期する。その結果各イン
バータのスイッチングタイミングが一致するので、各イ
ンバータの出力電圧波形も一致する。
【００１３】
【実施例】図１はこの発明の一実施例によるインバータ
を示す構成図であり、特にそのＰＷＭ方式を示す。全体
的な構成は図４と同様になっている。図１において、31
はＰＷＭキャリアを共通母線に同期させるためのＰＬＬ
回路、32はＰＬＬ回路31への基準位相信号入力となる共
通母線電圧検出信号、33は共通母線電圧検出信号32を波
形整形して矩形波に変換する例えばゼロクロスコンパレ
ータのような波形整形回路、34は波形整形回路33により
矩形波に変換された信号を一方の入力とし、後述の分周
器38の出力を他方の入力とする位相比較回路、35はロー
パスフィルタ、36は入力電圧により発振周波数が変化す
る電圧制御発振器（以下、ＶＣＯと称す）、37はＶＣＯ
36の出力周波数を計数しＰＷＭキャリア信号をディジタ
ル的に発生するアップダウンカウンタ、38はアップダウ
ンカウンタ37の出力周波数を1/N に分周する分周器で、
その出力はフィードバック信号として位相比較回路33の
他方の入力となる。ただし、Ｎは共通母線電圧１サイク
ル当たりのＰＷＭキャリアのサイクル数である。以上の
33〜38によりＰＬＬ回路31が構成されている。
を示す構成図であり、特にそのＰＷＭ方式を示す。全体
的な構成は図４と同様になっている。図１において、31
はＰＷＭキャリアを共通母線に同期させるためのＰＬＬ
回路、32はＰＬＬ回路31への基準位相信号入力となる共
通母線電圧検出信号、33は共通母線電圧検出信号32を波
形整形して矩形波に変換する例えばゼロクロスコンパレ
ータのような波形整形回路、34は波形整形回路33により
矩形波に変換された信号を一方の入力とし、後述の分周
器38の出力を他方の入力とする位相比較回路、35はロー
パスフィルタ、36は入力電圧により発振周波数が変化す
る電圧制御発振器（以下、ＶＣＯと称す）、37はＶＣＯ
36の出力周波数を計数しＰＷＭキャリア信号をディジタ
ル的に発生するアップダウンカウンタ、38はアップダウ
ンカウンタ37の出力周波数を1/N に分周する分周器で、
その出力はフィードバック信号として位相比較回路33の
他方の入力となる。ただし、Ｎは共通母線電圧１サイク
ル当たりのＰＷＭキャリアのサイクル数である。以上の
33〜38によりＰＬＬ回路31が構成されている。
【００１４】41はアップダウンカウンタ37の計数値をア
ナログ値に変換しＰＷＭキャリアとして出力するＤ／Ａ
コンバータ、42はＤ／Ａコンバータ41が出力するＰＷＭ
キャリアとインバータ制御回路（図示せず）が出力する
制御信号43の大きさを比較するコンパレータ、44はコン
パレータ信号を反転する反転器、45、46はインバータの
主回路を構成するトランジスタ47、48をコンパレータ42
の出力によって駆動するドライバである。
ナログ値に変換しＰＷＭキャリアとして出力するＤ／Ａ
コンバータ、42はＤ／Ａコンバータ41が出力するＰＷＭ
キャリアとインバータ制御回路（図示せず）が出力する
制御信号43の大きさを比較するコンパレータ、44はコン
パレータ信号を反転する反転器、45、46はインバータの
主回路を構成するトランジスタ47、48をコンパレータ42
の出力によって駆動するドライバである。
【００１５】次に動作について図１および図２により説
明する。図２において(a) は共通母線電圧検出信号32の
波形、 (b)は波形整形回路33の出力信号、 (c)は分周器
38の出力信号、 (d)はアップダウンカウンタ37の計数値
をアナログ的に表現したものであり、同時にＰＷＭキャ
リアであるＤ／Ａコンバータ41の出力信号を示す。
明する。図２において(a) は共通母線電圧検出信号32の
波形、 (b)は波形整形回路33の出力信号、 (c)は分周器
38の出力信号、 (d)はアップダウンカウンタ37の計数値
をアナログ的に表現したものであり、同時にＰＷＭキャ
リアであるＤ／Ａコンバータ41の出力信号を示す。
【００１６】共通母線３の交流電圧を検出することによ
つて得られた図２(a) に示す共通母線電圧検出信号32が
波形整形回路に入力されて同図(b) のような矩形波に変
換される。位相比較回路34には波形整形回路33と分周器
38のそれぞれの出力信号が入力され、その位相差に比例
した信号を発生する。ローパスフィルタ35は通常比例積
分回路で構成され、前記の位相差に比例した信号をフィ
ルタリングする。ＶＣＯ36はローパスフィルタ35の出力
電圧に対応した周波数で発振する。アップダウンカウン
タ37はＶＣＯの発振周波数を計数し、図２(d) のような
計数値を出力する。分周器38はアップダウンカウンタ37
の信号を1/N 分周し、図２(c) のような信号に変換す
る。その１サイクルは正確にＮ個の三角波キャリア周期
に対応する。ここでＰＬＬ回路31の一般的な動作によっ
て、位相比較回路34の２つの入力が一致するように制御
される。その結果、共通母線電圧検出信号32の１サイク
ルにはＮ個の三角波キャリアが同期して対応する。
つて得られた図２(a) に示す共通母線電圧検出信号32が
波形整形回路に入力されて同図(b) のような矩形波に変
換される。位相比較回路34には波形整形回路33と分周器
38のそれぞれの出力信号が入力され、その位相差に比例
した信号を発生する。ローパスフィルタ35は通常比例積
分回路で構成され、前記の位相差に比例した信号をフィ
ルタリングする。ＶＣＯ36はローパスフィルタ35の出力
電圧に対応した周波数で発振する。アップダウンカウン
タ37はＶＣＯの発振周波数を計数し、図２(d) のような
計数値を出力する。分周器38はアップダウンカウンタ37
の信号を1/N 分周し、図２(c) のような信号に変換す
る。その１サイクルは正確にＮ個の三角波キャリア周期
に対応する。ここでＰＬＬ回路31の一般的な動作によっ
て、位相比較回路34の２つの入力が一致するように制御
される。その結果、共通母線電圧検出信号32の１サイク
ルにはＮ個の三角波キャリアが同期して対応する。
【００１７】図１に示すＰＬＬ回路31は各インバータに
具備されており、各インバータのＰＷＭキャリアはとも
に上述のように共通母線３の電圧にそれぞれ同期するの
で、各ＰＷＭキャリアは相互に同期していることにな
る。一方、コンパレータ42においてＰＷＭキャリアと比
較する各インバータの制御信号43も前述の並列運転動作
により同一の位相と電圧になるから、各インバータのス
イッチングタイミングは互いに一致することになる。そ
の結果インバータの出力電圧波形がスイッチング歪も含
めて一致する。なお、上記実施例ではインバータの並列
数を２台としたが、３台以上の場合でも同様の効果があ
る。
具備されており、各インバータのＰＷＭキャリアはとも
に上述のように共通母線３の電圧にそれぞれ同期するの
で、各ＰＷＭキャリアは相互に同期していることにな
る。一方、コンパレータ42においてＰＷＭキャリアと比
較する各インバータの制御信号43も前述の並列運転動作
により同一の位相と電圧になるから、各インバータのス
イッチングタイミングは互いに一致することになる。そ
の結果インバータの出力電圧波形がスイッチング歪も含
めて一致する。なお、上記実施例ではインバータの並列
数を２台としたが、３台以上の場合でも同様の効果があ
る。
【００１８】
【発明の効果】以上のように、この発明によれば、互い
に並列接続される複数台のインバータ各々のＰＷＭキャ
リアを共通母線電圧に同期させるＰＬＬ回路を備えるよ
うに構成したので、各インバータのＰＷＭキャリアは互
いに間接的に同期する。その結果、各インバータのＰＷ
Ｍスイッチングタイミングが一致し、インバータ相互間
に高調波電流が流れない。そのため、フィルタコンデン
サと共通母線のインダクタンスで共振が発生することは
なく、インバータのフィルタ定数を負荷に対して必要最
低限の値に選定することができる。さらに、各インバー
タのＰＷＭキャリアを同期させるための共通部分が無い
ので、高信頼度並列冗長インバータ電源システムに適用
することができるなどの利点がある。
に並列接続される複数台のインバータ各々のＰＷＭキャ
リアを共通母線電圧に同期させるＰＬＬ回路を備えるよ
うに構成したので、各インバータのＰＷＭキャリアは互
いに間接的に同期する。その結果、各インバータのＰＷ
Ｍスイッチングタイミングが一致し、インバータ相互間
に高調波電流が流れない。そのため、フィルタコンデン
サと共通母線のインダクタンスで共振が発生することは
なく、インバータのフィルタ定数を負荷に対して必要最
低限の値に選定することができる。さらに、各インバー
タのＰＷＭキャリアを同期させるための共通部分が無い
ので、高信頼度並列冗長インバータ電源システムに適用
することができるなどの利点がある。
【図１】この発明の一実施例によるインバータのＰＷＭ
方式を示す構成図である。
方式を示す構成図である。
【図２】図１に示すインバータのＰＷＭ方式の動作説明
図である。
図である。
【図３】インバータ本体の構成を示す回路図である。
【図４】従来のインバータを示す構成図である。
31 ＰＬＬ回路 32 共通母線電圧検出信号 43 制御信号
Claims (1)
- 【請求項１】 出力端が共通母線を介して互いに並列接
続される複数台のパルス幅変調式のインバータにおい
て、上記共通母線の電圧検出信号を基準位相信号入力と
し、パルス幅変調キャリア信号の周波数を分周した信号
をフィードバック信号とする位相同期ループ回路を備
え、この位相同期ループ回路により上記各インバータの
パルス幅変調キャリアの電圧を上記共通母線の電圧と同
期させるようにしたことを特徴とするインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027075A JP2626274B2 (ja) | 1991-02-21 | 1991-02-21 | インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027075A JP2626274B2 (ja) | 1991-02-21 | 1991-02-21 | インバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04289775A JPH04289775A (ja) | 1992-10-14 |
| JP2626274B2 true JP2626274B2 (ja) | 1997-07-02 |
Family
ID=12210953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027075A Expired - Lifetime JP2626274B2 (ja) | 1991-02-21 | 1991-02-21 | インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626274B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4124036B2 (ja) * | 2003-06-27 | 2008-07-23 | 富士電機システムズ株式会社 | Ｐｗｍ搬送波の同期方法及び電力変換システム |
| WO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | 東芝三菱電機産業システム株式会社 | 電力変換器の制御システム |
-
1991
- 1991-02-21 JP JP3027075A patent/JP2626274B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04289775A (ja) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000800B1 (ko) | 인버터 시스템 | |
| US5600548A (en) | DC content control for an inverter | |
| Buso et al. | A dead-beat adaptive hysteresis current control | |
| JP3185257B2 (ja) | 電力変換ユニットの並列運転装置 | |
| US7327588B2 (en) | Synchronization of parallel-connected inverter units or frequency converters | |
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| US4947310A (en) | Parallel operating system for alternate current output converters | |
| US5381328A (en) | PWM inverter control system and method | |
| US4730243A (en) | EMI reduction circuit | |
| EP1921740B1 (en) | Power converter control | |
| US5191518A (en) | Plural inverter control arrangement | |
| JP4664836B2 (ja) | 三相電圧型交直変換装置 | |
| JP2626274B2 (ja) | インバータ | |
| JPH02502511A (ja) | 多相可変周波数のａｃ電圧をｄｃに変換するための変換器 | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP2957613B2 (ja) | インバータ装置 | |
| JPH10145977A (ja) | インバータ装置 | |
| JP2827484B2 (ja) | インバータ制御回路 | |
| JPH074066B2 (ja) | ３相インバータの制御回路 | |
| JP4611009B2 (ja) | インバータの制御方法 | |
| Davoodnezhad | Hysteresis current regulation of voltage source inverters with constant switching frequency | |
| JP2823345B2 (ja) | 電源装置 | |
| JP2002017088A (ja) | 電力変換装置の制御装置 | |
| JPH06165512A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |