JPH02502511A

JPH02502511A - 多相可変周波数のａｃ電圧をｄｃに変換するための変換器

Info

Publication number: JPH02502511A
Application number: JP1500586A
Authority: JP
Inventors: ング、チャイ‐ナム; ドヤンチャンド、ジョン・ジェイ
Original assignee: サンドストランド・コーポレーション
Priority date: 1987-12-03
Filing date: 1988-11-23
Publication date: 1990-08-09
Also published as: WO1989005541A1; EP0346424A4; EP0346424A1; IL88521A0; US4797802A

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】多相前変周波数のＡＣ電圧をＤに　　　　ため　六１また１本発明は、可変周波数の多相ＡＣ電圧源をＤＣに変換するための変換器に関し、特に、多相ＡＣ＠圧が相当なノイズを含んでいる上述の型の変換器に関する。

ｉ１１第１図は、各々の相が相当なノイズ（基本周波数以上の成分）を含んだ３相出力を生成する可変周波数多相電圧１１１２によって発生される、大きさにおいて変化し得る多相可変周波数電圧を、出力１４上の可変ＤＣ出力電圧に変換するための従来の変換器１０を示す、第３Ａ図は、可変周波数の多相電圧源１２によって発生されるノイズのあるＡＣの例を示す０本システムは、航空機の機体のようなシステムに用いるよう設計されている。この型のシステムにおいて、６つのシリコンで制御される整流器１８を有する多相全波整流ブリッジ１６により高調波が生成されるということは普通であり、整流器１８は、ＤＣ出力電位を発生するよう、個々の電圧和ｖＡ、ｖｓ、及びＶｃ中の適当な時期において従来既知のように同期的に切り換えられる。動作中、シリコン制御される整流器の各々は、その関連の電圧和のサイクルの１２０°の問スイッチオンされ、スイッチング時間の位相は振幅における変動を制御する。第３Ａ図に示すような不明確もしくは誤ったゼロ横断点６３の存在は、５ＣＲ１８の導通を制御するための正当に時間合わせされたタイミング信号の発生に有害に影響する。

個々のシリコン制御される整流器１８のオン時間（ｔｈｅ　ｏｎ　ｔｉｍｅｓ）を制御する信号の制御は、以下のように生成される０位相基準電圧２０が多相電圧源１２から導出され、個別のスイッチング信号■、■、■、■、■及び■を発生するように処理されて、シリコン制御される整流器１８のオン区間（ｔｈｅ　ｏｎ　１ｎｔｅｒｖａｌｓ）を制御する。上述したように、基準信号２０は、不明確もしくは誤ったゼロ横断点６３を含む第３Ａ図に示したような相当なノイズ成分を有することによって特徴付けられる。

相当なノイズ成分は、個別のシリコン制御される整流器１８のスイッチングにより生成される高調波を含む１つまたは２つ以上の動作因子（ｏｐｅｒａｔｉｏｎａｌ　ｆａｃｔｏｒｓ）の結合により生成され、多相電圧源１２から引き出される電流に影響すると共に、機体のような環境での動作に影響する出力ＤＣ電位を生成し、この場合、多相電圧源１２から引き出される出力電力は、最大定格の出力電力容量並びに多相電圧源１２の比較的大きい転流リアクタンス（ｃｏｍｍｕｔａｔｉｏｎ　ｒｅａｅｔａｎｅｅ）に近い、上述の３つの信号のひずみ率の１つまたは２つ以上の結合は、相当なノイズを有する個別の正弦波出力相Ｖ　ａ　、　Ｖ　塾、及びＶｃを生成する０位相基準信号２０は、中性点が多相電圧源に存在するならば、個々の相に結合された降圧変圧器によって生成され得、また、第１図に示されるように中性点が存在しないならば、相の２つを横切って結合される降圧変圧器によって生成され得る、ということを理解すべきである０位相基準信号２０における相当なノイズの存在は、位相基準信号２０がゼロ横断点６３を良く限定しない結果として、シリコン制御される整流器１８のための正しく位相合わせされるスイッチング信号を発生する際に相当を問題を生じる。ゼロ横断点６３を良く限定しないことは、シリコン制御される整流器１８の失弧を生じ得、そしてゼロ横断点が独自に限定されずかつ検出可能でない結果として、閉ループ制御における不安定さを生じ得る。

基準信号２０は、基準信号２０のゼロ横断点と同期されたレベル変化を有する方形波を生成する方形波発生器２２に与えられる。上述したように、基準信号２０における不明瞭なもしくは誤ったゼロ横断点の存在は、方形波発生器２２が、動作に有害に影響する時間ベースで不安定性を有する出力信号を生成するようにする。

方形波発生器２２の出力は、入力周波数に正比例する出力ＤＣ電圧を生成する周波数−電圧変換器２４に与えられる。多相電圧源１２は、方形波発生器２２の出力を、位相基準信号の周波数変化に比例してタイムベースで変化させる可変周波数源であるということを理解すべきである。電圧−周波数変換器２４からの出力ＤＣ信号は、のこぎり波形を生成するランプ発生器２６に与えられ、該のこぎり波形は、周波数−電圧変換器２４により生成されるＤＣ出力に比例する勾配と、フンショット・マルチバイブレーク２８により方形波発生器２２からの出力信号のゼロ横断点と同期されるタイムベースとを有する。

可変レベルＤＣ出力電位は以下の動作により出力１４上に生成される。電圧需要信号３ｏは、加減抵抗器のような通常の電圧レベル設定制御により生成される。

出力１４からの出力電位は１条件付は回路３２にフィードバックされ、該条件付は回路３２は、出力１４上のＤＣ出力電位に比例した出力電位を生成する０条件付き回路３２からの出力信号及び電圧需要信号３０は加算される。加算器３４からの出力信号は、誤差増幅器３６に与えられ、該誤差増幅器３６は、加算器３４からの出力に比例した出力信号を生成する。制御角制限器３８は、誤差増幅器３６からの誤差信号を制限して、動作の所望の範囲に渡って、条件付は回路３２からの出力と、電圧需要信号３０との間の差に比例したＤＣ信号を生成する。比較器４０は、合成６相論理回路を含む位相ロック・ループ４２を駆動するためのタイミング信号として働く矩形波出力信号を生成する。比較器４０のデユーティ− ・サイクルすなわち衝撃係数は、ランプ発生器２６により出力されるのこぎり波信号が、制御角制限器３８により比較器に与えられるＤＣレベル以上である間中の時間間隔に正比例する。比較器４０により生成されるタイミング信号は。

合成６相論理回路を含む位相ロック・ループ（ＰＬＬ）４２が、一連の出力パルス４４を生成するようにし、該一連の出力パルス４４は、上の２つの出力のパルスで概略的に示されているように互いに６０”だけ離されており、さらに６０° のデユーティ−・サイクルを含み得る０合成６相論理回路を含む位相ロック・ループ４２は、比較器４０からの可変人力よりも６倍高いように位相ロック・ループによりロックされる基本周波数を生成する発振器を含む、該発振器により生成される信号は、フンショット・マルチバイブレータ４６に与えられ、該ワンショット・マルチバイブレータ４６は、論理回路４８に与えられる一連の出力パルスを生成する。論理回路４８は、ワンショット・マルチバイブレータ４６と、合成６相回路を含む位相ロック・ループ４２とからの出力パルスに応答して、個々の５ＣＲ１８を付勢するゲート・ドライバ５０に与えられる出力信号を生成する。

ゲート・ドライバ５０の各々の右に見える丸で囲まれた数は、ゲート・ドライバと、ゲート・ドライバからの高レベル出力信号により付勢される、該ゲート・ドライバと関連した、シリコン制御される整流器との間の相関関係を示す、１４からの出力電位を生成するために、電流が出力されるべき時間中のいずれの点においても、■、■、■が付されたＳＣＨのうちの１つと、■、■、■が付されたＳＣＲのうちのもう１つが同時に付勢されて、多相電圧源１２の三相のうちの２つの相間での電流の流れを許容することが必要である。多相電圧源１２により出力される電圧の全サイクルに渡って６つの６０°間隔に分解される５ＣＲ１８のスイッチング・シーケンスは、ＳＣＲの以下のシーケンスでもってオン状態に切り換えられる：すなわち、１及び２．２及び３．３及び４．４及び５．５及び６、そして６及び１である。要するに、第１図の従来技術は、多相電圧源１２により生成される固有のノイズ信号により不利益に影響されて、必要な安定性を有さない５ＣＲ１８のためのスイッチング信号を発生する。

米国特許第４，３４７，５６２号明細書には、制御される整流テムが開示されている。

１吸Ｌｌｉ本発明は、可変周波数多相電圧源により生成される、相当な（実質的な）ノイズが存在した、大きさにおいて可変の、多相可変周波数ＡＣ電圧を、ＤＣ電圧に変換するための改良された変換器である０本発明の場合、多相全波整流ブリッジ内のスイッチに対するスイッチング信号は、可変周波数ＡＣｔ圧源によって生成されて低域フィルタ回路によってろ波される位相基準信号から導出されるが、低域フィルタ回路は、ノイズを除去すると共に、また、入力電圧の周波数とは無関係に一定の位相シフトをもたらす、ろ波された信号からはスイッチング信号を発生するなめにタイミング信号が導出され、該タイミング信号は、可変周波数多相電圧源の可変周波数範囲に渡って固定の位相角だけ位相シフトされ、該固定の位相角により、フィルタによってもたらされた位相シフトが補償される。結果として、全波整流ブリッジの位相の各々と関連したスイッチのためのスイッチング信号を生成する際に第１区を参照して上述したような従来技術において存在する問題が克服される。ろ波及び位相の補償は、大きさ及び重量を最小にする能動部品によって履行される。

本発明は、変換器動作に与えるシステム電圧ひずみの影響から大いに免れる。全波整流ブリッジにおけるスイッチに対して制御信号を発生するよう用いられる基準信号を、周波数とは無関係な一定の位相シフトをもたらす回路でもってろ渡し、そしてフィルタによってもたらされた位相シフトを補償するために成る量だけ周波数とは無関係にタイミング信号を位相シフトさせるということの結果として、ノイズの影響から免れる高程度のシステム動作が達成される。

本発明による、可変周波数多相電圧源により生成される可変振幅の多相可変周波数Ａｃ１圧をＤＣ！圧に変換するための変換器は、相の各々に関連した一対のスイッチを有し、該スイッチの各々は、スイッチング信号により導電度が制御される多相全波整流ブリッジであって、前記スイッチング信号が前記スイッチのアノードに対して正であるときに前記各スイッチが前記相の１つから出力に電流を導き、電流がゼロに落ちたときに前記各スイッチが阻止状態に復帰する前記多相全波整流ブリッジと、前記多相電圧源に結合され、前記可変周波数ＡＣ電圧源の可変周波数に等しい周波数を有する信号を生成する低域フィルタであって、前記信号は、前記可変周波数多相電圧源からの信号に対して前記電圧源の周波数変動に渡って一定位相シフトを有する前記低域フィルタと、前記フィルタに結合され、前記電圧源の可変周波数範囲に渡って固定位相角だけ前記基準信号を位相シフトする位相シフタであって、前記フィルタにより生成される位相シフトを補償し、かつ固定位相を有するタイミング信号を生成する前記位相シフタと、前記タイミング信号に応答して、全波整流ブリッジのスイッチング信号を発生するスイッチング信号発生回路と。

を備えている。フィルタは積分器であり、位相シフタはディジタル位相シフタである。さらに、本発明によれば、ＤＣ＠圧は大きさにおいて可変であり得る。ＤＣ電圧の大きさにおける変化は、生成されるべき特定のＤＣ電圧、及び生成されるＤＣ電圧の関数である信号に応答して、前記特定のＤＣ電圧と前記生成されるＤＣ電圧の関数である信号との間の差に比例する大きさを有する誤差信号を発生する誤差信号発生器と、前記電圧源の前記可変周波数に等しい周波数を有しかつ前記可変周波数に正比例する勾配を有してゼロ・レベルから立ち上がるのこぎり波信号、並びに前記誤差信号に応答し、前記のこぎり波信号が前記誤差信号よりも大きさにおいて大きい期間に比例するデユーティ−・サイクルを有する出力信号を生成する比較器と、により生成される。さらに、本発明によれば、前記フィルタに応答し、前記基準信号がゼロを横切るごとにレベル変化する出力信号を生成する方形波発生器と。

前記方形波発生器に結合され、該方形波発生器からの出力信号の周波数に比例する大きさを有する信号を生成する周波数−電圧変換器と、前記方形波発生器に結合され、前記出力信号のゼロ横断点の各発生ごとにパルスを生成するパルス発生器と、前記周波数−電圧変換器並びに前記パルス発生器に結合され、前記パルス発生器の各パルスの発生と同時に低レベルにリセットされるのこぎり波信号を生成するランプ発生器と、が設けられている。ディジタル位相シフタは、矩形波を生成する発生器からの入力並びに入力位相基準信号を有する位相ロック・ループと、出力信号を生成する可変周波数発振器と、前記可変周波数発振器に結合され、前記発振器からの出力信号を、前記矩形波の周波数に等しい周波数を有する信号に分割して、段の１つから前記位相基準信号を生成する多段シフト・レジスタと、を含み、前記位相ロック・ループは、前記可変周波数発振器の周波数を変化させることにより、前記矩形波及び前記位相基準信号間で固定位相角を維持し、前記タイミング信号は、前記分割器の段の１つにより生成されるようにしている。低域フィルタに与えられる信号は、中性点が設けられていない場合には、多相可変周波数ＡＣ電圧源の２つの相を横切って生成される出力から導出され得、また。

中性点が設けられている場合には、可変周波数ＡＣ電圧源の１つの相から与えられ得る。

図面の簡単な説明第１図は、従来技術のブロック図である。

第２図は、本発明の一実施例のブロック図である。

信号を示すオシログラムである。

第４図は、第２図のディジタル位相シフト補償器のブロック図、並びに該ディジタル位相シフト補償器における種々のタイミング図である。

第５Ａ図〜第５Ｄ図は１本発明の一実施例の回路略図である。

るｔ・めの　　のモード第２区は、本発明の実施例のブロック図を示す、第１図及び第２図において同一の部分を示すために同様の参照数字が用いられている。第１区の実施例は、第３Ａ図に示されるような多相の電圧源１２により生成される多相の相当のノイズの存在を、能動積分回路で基本周波数以上の成分をろ波することにより補償する。

ここに、能動積分回路は、多相電圧源１２によって出力される信号の可変周波数範囲のすべての周波数に対して、周波数とは無関係の一９０°の一定の位相シフトをもならす、フィルタ６２によってもたらされる一９０’の一定のシフトを補償するために、ディジタル位相シフト補償器６４が、周波数とは無関係の所定の位相シフトを比較器４０の出力に与え、フィルタ６２によってもたらされる位相シフトを補償する。好適な実施例におけるディジタル位相シフト補償器６４によってもたらされる位相補償の度数は、３０°であるが、本発明はそれに制限されるものではないということを理解すべきである。ｖＡ−■、に等しい信号が基準信号２０として用いられる。結果として、フィルタ６２によってもたらされる一９０°の位相シフトは、基準信号■あ−■、の＋６０°の相対位相を０°に持ってくるように＋３０”の位相シフトを必要とする。ディジタル位相シフト補償器は、第４図を参照して以下に説明するように、フェーズ（位相）・ロック・ループ、発振器及びシフト・レジスタの結合によって履行される。第３Ａ図に示されるように、フィルタ６２への入力信号は、コンバータの動１作にエラーをもたらすであろう、１つまたは２つ以上の偽りのゼロ横断点６３を含め、相当量のノイズを含む、フィルタ６２の出力は、第３Ｂ図に示されており、該第３Ｂ図では、第３Ａ図の偽りのゼロ横断点６３をもたらしてコンバータに誤動作をもたらすであろうノイズの発生を除去するために、ノイズのほとんどが取り除かれる。第３Ａ図及び第３Ｂ図に点線で示すように、−９０９の位相シフトはフィルタ６２によってもたらされ、これは、第５Ａ図に示された演算増幅器を好ましくは有している能動素子で履行されるので、フィルタへの入力信号の可変周波数とは無関係に生じる。第３Ｃ図は方形波発生器２２からの出力を示し、これは、フィルタ出力のゼロ横断点で正確に生じるレベルにおける遷移を含む０周波数とは無関係にディジタル位相シフト補償器６４が補償の一定位相シフトをもたらす結果として、合成された６つの位［論理兼フェーズ・ロック・ループ（ＰＬＬ）４２は、入力タイミング信号を有し、これは、多相電圧２１１１２から導出された基準信号２ｏの真のゼロ横断点に対して正当に位相合わせされる。

第４図は、ディジタルの位相シフト補償器６４のブロック回路、並びに該回路での種々の信号のタイミング図を示す、ディジタル位相シフト補償器６４は、線６６上に比較器４０からの矩形波入力を受ける。フェーズ・ロック・ループ６８は、入力信号６６と、多段シフト・レジスタ７０の１つの段からの出力信号との間で固定位相関係を維持する。フェーズ（位相）・ロック・ループ６８は、線６６上の矩形波の基本人力周波数のＮ倍である基本発振周波数を有する可変の周波数発振器を含み、ここに、Ｎは、多段シフト・レジスタ７０における段の数に等しい１図示したように、発振器の基本周波数は、６段により基本周波数を６で割ることの結果として、入力６６上の矩形波の基本周波数の６倍に維持される。第４図はまた、第４図のディジタル位相シフト補償器６４に存在する種々の信号状態の基本タイミング図を示す、タイミング図を検討することにより明瞭なように、シフト・レジスタＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ、及びＤ６の個々の段の各々は、互いに３０°だけ位相変位した対応の出力Ｑ３、Ｑ２、Ｑコ、Ｑｌ、Ｑｓ及びＱ、を生成し、全体で１５０゜の制御が可能であり、多相電圧源１２からの出力信号に対してＯｏの位相間係が、合成された６つの位相論理兼位相ロック・ループ４２に与えられるタイミング信号を生成するよう用いられる。タイミング図において、信号の各々には第４区のブロック図に含まれたその対応の信号名称が付されている。このように、シフト・レジスタ７０の第１の段からの出力にはＱｌが付され、他の出力にもそれぞれ対応の名称が付され１位相ロック・ルー１６８への入力６６には名称“Ｉ／Ｐ”が付され、そして発振器の出力には“ＯＳＣＣＫ ”が付される。

第５Ａ図〜第５Ｄ図は、本発明の好適な実施例の回路図を示す、集積回路はそれらの通常の部品表示法により識別される。

本発明をその好適な実施例により記載してきたけれども、添付の請求の範囲で限定するように本発明の精神並びに範囲を逸脱することなく、種々の変更を為し得ることが理解されるべきである。このようなすべての変更は、添付の請求範囲の範囲内にあることを意図している。

補正書の翻訳文提出書く特許法第１８４条の７第１項）ＦＩＧ、５Ｄ

Claims

【特許請求の範囲】

１．可変周波数多相電圧源により生成される多相可変周波数ＡＣ電圧をＤＣ電圧に変換するための変換器であって、（ａ）相の各々に関連した一対のスイッチを有し、該スイッチの各々は、スイッチング信号により導電度が制御される多相全波整流ブリッジであって、前記スイッチング信号が前記スイッチのアノードに対して正であるときに前記各スイッチが前記相の１つから出力に電流を導き、電流の流れがゼロに落ちたときに前記各スイッチが阻止状態に復帰する前記多相全波整流ブリッジと、（ｂ）前記多相電圧源に結合され、前記可変周波数ＡＣ電圧源の可変周波数に等しい周波数を有する基準信号を生成する低域フィルタ手段であって、前記基準信号は、前記可変周波数多相電圧源からの信号に対して前記電圧源の周波数変動とは無関係の一定位相シフトを有する前記低域フィルタ手段と、（ｃ）前記フィルタ手段に結合され、前記可変周波数多相電圧源の可変周波数範囲に渡って固定位相だけ前記基準信号を位相シフトする位相シフト手段であって、前記低域フィルタ手段によりもたらされる位相を補償し、かつ前記固定位相を有するタイミング信号を生成する前記位相シフト手段と、（ｄ）前記タイミング信号に応答して、全波整流ブリッジのスイッチング信号を発生するスイッチング信号発生手段と、を備えたことを特徴とする可変周波数多相電圧源により生成される多相可変周波数ＡＣ電圧をＤＣ電圧に変換するための変換器。
２．（ａ）前記フィルタ手段は、演算増幅器でもって履行される積分器を備え、（ｂ）前記基準信号を位相シフトする前記位相シフト手段は、前記可変周波数ＡＣ電圧と同一の周波数を有する信号に応答して前記タイミング信号を生成するディジタル位相シフタを備え、た請求の範囲第１項記載の変換器。
３．ＤＣ電圧の大きさを変化させる手段をさらに備えた請求の範囲第１項記載の変換器。
４．前記ＤＣ電圧の大きさを変化させる手段は、（ａ）生成されるべき特定のＤＣ電圧、並びに生成されるＤＣ電圧の関数である信号に応答して、前記特定のＤＣ電圧と前記生成されるＤＣ電圧の関数である信号との間の差に比例する大きさを有する誤差信号を発生する手段と、（ｂ）前記可変周波数に等しい周波数を有しかつ前記可変周波数に正比例する勾配を有してゼロ・レベルから立ち上がるのこぎり波信号、並びに前記誤差信号に応答し、前記のこぎり波信号が前記誤差信号よりも大きさにおいて大きい期間に比例するデューティー・サイクルを有する出力信号を生成する比較手段と、を備えた請求の範囲第３項記載の変換器。
５．（ａ）前記フィルタ手段に応答し、前記基準信号がゼロを横切るごとにレベル変化する出力信号を生成する方形波発生手段と、（ｂ）前記方形波発生手段に結合され、該方形波発生手原からの出力信号の発生割合に比例する大きさを有する信号を生成する周波数一電圧変換手段と、（ｃ）前記方形波発生手段に結合され、前記方形波発生手段に対する出力信号のゼロ横断点の各発生ごとにパルスを生比するパルス発生手段と、（ｄ）前記周波数一電圧変換手段並びに前記パルス発生手段に結合され、前記パルス発生手段の各パルスの発生と同時に低レベルにリセットされるのこぎり波信号を生辰するランプ発生器と、を備えた請求の範囲第４項記載の変換器。
６．（ａ）前記フィルタ手段に結合され、該フィルタ手段からの出力信号のゼロ横断点において変化するレベルを有する矩形波を生成する手段をさらに備え、これにおいて、（ｂ）前記ディジタル位相シフタは、前記矩形波を生成する手段からの入力並びに位相基準信号からの入力を有する位相ロック・ループと、出力信号を生成する可変周波数発振器と、前記可変周波数発振器に結合され、前記発振器からの出力信号を、前記矩形波の周波数に等しい周波数を有する信号に分割して、段の１つから前記位相差準信号を生成する多段シフト・レジスタと、を含み、前記位相ロック・ループは、前記可変周波数発振器の周波数を変化させることにより、前記定形波及び前記位相基準信号間で固定位相を維持し、前記タイミング信号は、前記分割器の段の１つにより生成されるようにした請求の範囲第２項記載の変換器。
７．前記ＡＣ電圧は振幅において可変である請求の範囲第２項記載の変換器。