JP2957613B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2957613B2 JP2957613B2 JP1299684A JP29968489A JP2957613B2 JP 2957613 B2 JP2957613 B2 JP 2957613B2 JP 1299684 A JP1299684 A JP 1299684A JP 29968489 A JP29968489 A JP 29968489A JP 2957613 B2 JP2957613 B2 JP 2957613B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- current
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、インバータと予備電源とを交流スイッチ
で切り換えて負荷に電力を供給するインバータ装置に関
するものである。
で切り換えて負荷に電力を供給するインバータ装置に関
するものである。
［従来の技術］ 第２図は、例えば特開昭63−167644号公報に開示され
ている従来のインバータ装置を示すブロック図である。
図において、１は予備電源、２はこの予備電源１に接続
されて交流を直流に変換する整流器、３はこの整流器２
の出力側に接続されて直流フィルタ（DCフィルタ）の一
部を構成する第１のリアクタ、４はこの第１のリアクタ
３の出力側に接続されてDCフィルタの残部を構成する第
１のコンデンサ、５はDCフィルタを介して整流器２の出
力側に接続され、直流を交流に変換するインバータ、６
はこのインバータ５の出力側に接続されて交流フィルタ
（ACフィルタ）の一部を構成する第２のリアクタ、７は
この第２のリアクタ６の出力側に接続されてACフィルタ
の残部を構成する第２のコンデンサ、８はACフィルタを
介してインバータ５の出力側に接続された第１の交流ス
イッチ例えば第１のサイリスタスイッチ、９は予備電源
１に接続された第２の交流スイッチ例えば第２のサイリ
スタスイッチ、10は第１のサイリスタスイッチ８および
第２のサイリスタスイッチ９の出力側に接続され、イン
バータ５または予備電源１から電力が供給される負荷、
11はACフィルタに接続されてインバータ５側の電圧の位
相を検出する第１のシュミットトリガ回路、12は予備電
源１に接続されてその電圧の位相を検出する第２のシュ
ミットトリガ回路、13はこれら第１のシュミットトリガ
回路11、第２のシュミットトリガ回路12の出力側に接続
されて各出力信号から電圧の位相差を検出する位相差検
出回路、14は第１のサイリスタスイッチ８と負荷10の間
に設けられ、負荷10に流れる負荷電流を検出する変流
器、15はこれら位相差検出回路13および変流器14に接続
され、変流器14が検出した負荷電流の検出信号iLから位
相差検出回路13の電圧位相差信号θを差し引く加算器、
16はこの加算器15に接続されてその出力信号C1を入力と
してこれを増幅するPLLアンプ、17はこのPLLアンプ16に
並列接続されたコンデンサ、18はPLLアンプ16の出力側
に接続されてその出力信号C2を入力とする電圧制御発振
器、19はこの電圧制御発振器18に接続されてその出力信
号を入力とする電圧制御回路を示し、その出力信号でイ
ンバータ５の出力電圧を制御する。
ている従来のインバータ装置を示すブロック図である。
図において、１は予備電源、２はこの予備電源１に接続
されて交流を直流に変換する整流器、３はこの整流器２
の出力側に接続されて直流フィルタ（DCフィルタ）の一
部を構成する第１のリアクタ、４はこの第１のリアクタ
３の出力側に接続されてDCフィルタの残部を構成する第
１のコンデンサ、５はDCフィルタを介して整流器２の出
力側に接続され、直流を交流に変換するインバータ、６
はこのインバータ５の出力側に接続されて交流フィルタ
（ACフィルタ）の一部を構成する第２のリアクタ、７は
この第２のリアクタ６の出力側に接続されてACフィルタ
の残部を構成する第２のコンデンサ、８はACフィルタを
介してインバータ５の出力側に接続された第１の交流ス
イッチ例えば第１のサイリスタスイッチ、９は予備電源
１に接続された第２の交流スイッチ例えば第２のサイリ
スタスイッチ、10は第１のサイリスタスイッチ８および
第２のサイリスタスイッチ９の出力側に接続され、イン
バータ５または予備電源１から電力が供給される負荷、
11はACフィルタに接続されてインバータ５側の電圧の位
相を検出する第１のシュミットトリガ回路、12は予備電
源１に接続されてその電圧の位相を検出する第２のシュ
ミットトリガ回路、13はこれら第１のシュミットトリガ
回路11、第２のシュミットトリガ回路12の出力側に接続
されて各出力信号から電圧の位相差を検出する位相差検
出回路、14は第１のサイリスタスイッチ８と負荷10の間
に設けられ、負荷10に流れる負荷電流を検出する変流
器、15はこれら位相差検出回路13および変流器14に接続
され、変流器14が検出した負荷電流の検出信号iLから位
相差検出回路13の電圧位相差信号θを差し引く加算器、
16はこの加算器15に接続されてその出力信号C1を入力と
してこれを増幅するPLLアンプ、17はこのPLLアンプ16に
並列接続されたコンデンサ、18はPLLアンプ16の出力側
に接続されてその出力信号C2を入力とする電圧制御発振
器、19はこの電圧制御発振器18に接続されてその出力信
号を入力とする電圧制御回路を示し、その出力信号でイ
ンバータ５の出力電圧を制御する。
第３図は供給電力切り換え前の予備電源１の電圧ベク
トルＢと、インバータ５の電圧ベクトルＩとの位相
関係を示すベクトル図であり、そして第４図（ａ）〜
（ｇ）は第２図に示した従来のインバータ装置の各部の
波形図である。なお、第４図（ａ），（ｂ）のハッチン
グ部分はそれぞれ第２のサイリスタスイッチ９、第１の
サイリスタスイッチ８のオン期間を示し、重なり部分
（時刻t1〜t2）は第１のサイリスタスイッチ８を投入し
てから第２のサイリスタスイッチ９を遮断する（メーク
・ビフォア・ブレーク方式）までの期間である。
トルＢと、インバータ５の電圧ベクトルＩとの位相
関係を示すベクトル図であり、そして第４図（ａ）〜
（ｇ）は第２図に示した従来のインバータ装置の各部の
波形図である。なお、第４図（ａ），（ｂ）のハッチン
グ部分はそれぞれ第２のサイリスタスイッチ９、第１の
サイリスタスイッチ８のオン期間を示し、重なり部分
（時刻t1〜t2）は第１のサイリスタスイッチ８を投入し
てから第２のサイリスタスイッチ９を遮断する（メーク
・ビフォア・ブレーク方式）までの期間である。
従来のインバータ装置は上述したように構成されてお
り、通常、予備電源１からインバータ５を介して負荷10
へ電力を供給している（第４図の時刻t1以降）。しかし
ながら、インバータ５の故障時には第１のサイリスタス
イッチ８をオンからオフへかつ第２のサイリスタスイッ
チ９をオフからオンへ無遮断で切り換えて予備電源１か
ら負荷10へ直接電力を供給するため、第１のシュミット
トリガ回路11および第２のシュミットトリガ回路12から
の出力信号に基づいた電圧位相差を位相差検出回路13で
検出して加算器15へ電圧位相差信号θを出力し、加算器
15は変流器14からの負荷電流検出信号iLから電圧位相差
信号θを差し引いた出力信号C1をPLLアンプ16へ供給す
る。したがって、PLLアンプ16の出力信号C2に基づいて
インバータ５は予備電源１に対して常時同期運転され
る。
り、通常、予備電源１からインバータ５を介して負荷10
へ電力を供給している（第４図の時刻t1以降）。しかし
ながら、インバータ５の故障時には第１のサイリスタス
イッチ８をオンからオフへかつ第２のサイリスタスイッ
チ９をオフからオンへ無遮断で切り換えて予備電源１か
ら負荷10へ直接電力を供給するため、第１のシュミット
トリガ回路11および第２のシュミットトリガ回路12から
の出力信号に基づいた電圧位相差を位相差検出回路13で
検出して加算器15へ電圧位相差信号θを出力し、加算器
15は変流器14からの負荷電流検出信号iLから電圧位相差
信号θを差し引いた出力信号C1をPLLアンプ16へ供給す
る。したがって、PLLアンプ16の出力信号C2に基づいて
インバータ５は予備電源１に対して常時同期運転され
る。
さらに、負荷10へ供給する電力を予備電源１からイン
バータ５へ切り換える前には、予備電源１の電圧ベクト
ルＢに対してインバータ５の電圧の電圧ベクトルＩ
は負荷電流検出信号iLに見あった電圧位相差信号θ（第
４図（ｅ））分だけ位相が進んだ状態に制御されてい
る。この状態では加算器15の出力信号C1（第４図
（ｆ））は“0"となっている。そして、時刻t1〜t2の間
で予備電源１からインバータ５へ切り換えると、第２の
サイリスタスイッチ９、第１のサイリスタスイッチ８は
それぞれ第４図（ａ），（ｂ）のハッチング部分のよう
に制御され、位相差検出回路13の電圧位相差信号θは
“0"となるため、変流器14からの負荷電流検出信号i
L（第４図（ｄ））から電圧位相差信号θを差し引い
た、加算器15の出力信号C1は第４図（ｆ）のようにな
り、PLLアンプ16の出力信号C2は第４図（ｇ）のように
なる。したがって、出力信号C2の増加によって電圧制御
発振器18の周波数が増加するため、この増加した周波数
の出力信号を入力とする電圧制御回路19によってインバ
ータ５は出力電圧が制御され、第１のサイリスタスイッ
チ８と第２のサイリスタスイッチ９とのオーバラップ中
に負荷電流が徐々にインバータ５側へ移行するので（第
４図（ａ），（ｂ））、負荷電圧VL（第４図（ｃ））は
変動しなくなる。
バータ５へ切り換える前には、予備電源１の電圧ベクト
ルＢに対してインバータ５の電圧の電圧ベクトルＩ
は負荷電流検出信号iLに見あった電圧位相差信号θ（第
４図（ｅ））分だけ位相が進んだ状態に制御されてい
る。この状態では加算器15の出力信号C1（第４図
（ｆ））は“0"となっている。そして、時刻t1〜t2の間
で予備電源１からインバータ５へ切り換えると、第２の
サイリスタスイッチ９、第１のサイリスタスイッチ８は
それぞれ第４図（ａ），（ｂ）のハッチング部分のよう
に制御され、位相差検出回路13の電圧位相差信号θは
“0"となるため、変流器14からの負荷電流検出信号i
L（第４図（ｄ））から電圧位相差信号θを差し引い
た、加算器15の出力信号C1は第４図（ｆ）のようにな
り、PLLアンプ16の出力信号C2は第４図（ｇ）のように
なる。したがって、出力信号C2の増加によって電圧制御
発振器18の周波数が増加するため、この増加した周波数
の出力信号を入力とする電圧制御回路19によってインバ
ータ５は出力電圧が制御され、第１のサイリスタスイッ
チ８と第２のサイリスタスイッチ９とのオーバラップ中
に負荷電流が徐々にインバータ５側へ移行するので（第
４図（ａ），（ｂ））、負荷電圧VL（第４図（ｃ））は
変動しなくなる。
［発明が解決しようとする課題］ 従来のインバータ装置では、負荷電流を直接制御する
のではなく、インバータと予備電源との位相差を調整す
ることによって間接的に負荷電流を移行させる。したが
って、インバータ出力系と予備電源とのインピーダンス
関係に応じて、負荷電流の移行をスムーズに行なわせる
ための適度な位相差を、試行錯誤的調整によって見つけ
ださなければならないという問題点があった。
のではなく、インバータと予備電源との位相差を調整す
ることによって間接的に負荷電流を移行させる。したが
って、インバータ出力系と予備電源とのインピーダンス
関係に応じて、負荷電流の移行をスムーズに行なわせる
ための適度な位相差を、試行錯誤的調整によって見つけ
ださなければならないという問題点があった。
この発明は、上記のような問題点を解決するためにな
されたもので、インバータ出力系と予備電源のインピー
ダンスに関係なく、無調整で負荷電流を移行させること
ができるインバータ装置を得ることを目的とする。
されたもので、インバータ出力系と予備電源のインピー
ダンスに関係なく、無調整で負荷電流を移行させること
ができるインバータ装置を得ることを目的とする。
［課題を解決するための手段］ この発明に係るインバータ装置は、負荷に組み合わさ
れ、切り換え指令に応答して負荷電流の検出信号を制御
し、前記インバータの負荷電流分担指令信号を作る手段
と、電流制御マイナーループの電流基準を構成する１要
素として前記負荷電流分担指令信号を加算する電流基準
合成手段を含み、前記インバータを制御する手段とを設
けたものである。
れ、切り換え指令に応答して負荷電流の検出信号を制御
し、前記インバータの負荷電流分担指令信号を作る手段
と、電流制御マイナーループの電流基準を構成する１要
素として前記負荷電流分担指令信号を加算する電流基準
合成手段を含み、前記インバータを制御する手段とを設
けたものである。
［作 用］ この発明においては、電流制御マイナーループによっ
てインバータ出力電流が制御され、その電流基準内でイ
ンバータが分担する負荷電流分つまり負荷電流分担指令
信号を、切り換え指令に応答して増加または減少させる
ことにより、インバータと予備電源を相互に切り換える
際の負荷電流を切り換え側に円滑に移行させる。
てインバータ出力電流が制御され、その電流基準内でイ
ンバータが分担する負荷電流分つまり負荷電流分担指令
信号を、切り換え指令に応答して増加または減少させる
ことにより、インバータと予備電源を相互に切り換える
際の負荷電流を切り換え側に円滑に移行させる。
［実施例］ 以下、この発明の一実施例を図について説明する。第
１図はこの発明に係るインバータ装置の一実施例を示す
ブロック図であり、図において１は予備電源、2Aは第２
図中の整流器２に代わるコンバータ、３〜10および14は
第２図において説明したものと同じである。なお、14は
ここでは第１の変流器と云う。20はコンバータ2Aの入力
側に接続された商用電源、21はインバータ５と第１のサ
イリスタスイッチ８の間に設けられ、インバータ５の出
力電流IIを検出する第２の変流器（CT）、22は第１のサ
イリスタスイッチ８の入力側に接続されてインバータ５
側の電圧Vnを検出する第１の検出用変圧器（PT）、23は
第２のサイリスタスイッチ９の入力側に接続されて予備
電源１の電圧VBを検出する第２のPT、30は第２のPT23の
他側に接続されて予備電源１と同期する位相ロックルー
プ（PLL）回路であり、縦続接続された位相比較器（P
C）31、ローパスフイルタ（LPF）32、電圧制御発振器
（VCO）33およびカウンタ34から構成されている。35は
このPLL回路30中のカウンタ34の出力側に接続され、例
えば正弦波の数値テーブルが記憶されたROMなどのメモ
リ（図示しない）と乗算形D/Aコンバータ（図示しな
い）で構成され、カウンタ34が出力する位相信号に対応
した２種類の正弦波基準信号Vn＊Ic＊を出力する正弦波
発生回路、36,37はそれぞれ第１のPT22,第２のPT23の他
側に接続されてインバータ出力電圧信号、予備電源電圧
信号を直流電圧に変換する第１の整流回路、第２の整流
回路、38はこれら整流回路36および37の出力側と正弦波
発生回路35の間に接続されて前記直流電圧の差を積分
し、正弦波発生回路35の出力正弦波の振幅を制御する積
分器、40は後述する負荷電流分担コントローラの出力
側、第１のPT22の他側、第２のCT21の出力側および正弦
波発生回路35の出力側に接続された電流制御マイナール
ープ付き電圧制御回路であり、正弦波基準信号Vn＊とイ
ンバータ５側の電圧Vnとの偏差を検出する第１の減算器
51、この第１の減算器51の電圧偏差が０となるように制
御する電圧コントローラ（VC）41、このVC41の出力IXと
正弦波基準信号Ic＊とを加算する第１の加算器52、この
第１の加算器52の出力と後述する負荷電流分担コントロ
ーラからの負荷電流分担指令信号例えばiLCとを加算し
てインバータ電流基準II＊とする第２の加算器53、この
第２の加算器53のインバータ電流基準II＊が一定値を越
えないように制限するリミッタ42、このリミッタ42を通
ったインバータ電流基準II＊とインバータ出力電流IIと
の偏差を検出する第２の減算器54、この第２の減算器54
の電流偏差が０となるように制御する電流コントローラ
（CC）43、およびこのCC43の出力VLS＊とインバータ５
側の電圧Vnとを加算してインバータ出力電圧指令VI＊を
合成する第３の加算器55から構成されている。44は電流
制御マイナーループ付き電圧制御回路40中の第３の加算
器55に接続されインバータ出力電圧指令VI＊を高周波で
変調してVI＊の値に応じたパルス幅の高周波パルス信号
を出力するパルス幅変調回路（PWM）、45はこのPWM44と
インバータ５の間に接続され、PWM44からの高周波パル
ス信号を増幅しかつインバータ５を構成する電力スイッ
チング素子（図示しない）をオン／オフする信号を出力
するドライバ、46は負荷10へ電力を供給する電源を選択
するインバータ出力切り換え指令と同期した切り換え指
令、47は第１のCT14と第２の加算器53との間に接続さ
れ、負荷電流検出信号iLを入力とし、これを前記切り換
え指令46に応答して負荷電流分担指令信号を出力する負
荷電流分担コントローラである。
１図はこの発明に係るインバータ装置の一実施例を示す
ブロック図であり、図において１は予備電源、2Aは第２
図中の整流器２に代わるコンバータ、３〜10および14は
第２図において説明したものと同じである。なお、14は
ここでは第１の変流器と云う。20はコンバータ2Aの入力
側に接続された商用電源、21はインバータ５と第１のサ
イリスタスイッチ８の間に設けられ、インバータ５の出
力電流IIを検出する第２の変流器（CT）、22は第１のサ
イリスタスイッチ８の入力側に接続されてインバータ５
側の電圧Vnを検出する第１の検出用変圧器（PT）、23は
第２のサイリスタスイッチ９の入力側に接続されて予備
電源１の電圧VBを検出する第２のPT、30は第２のPT23の
他側に接続されて予備電源１と同期する位相ロックルー
プ（PLL）回路であり、縦続接続された位相比較器（P
C）31、ローパスフイルタ（LPF）32、電圧制御発振器
（VCO）33およびカウンタ34から構成されている。35は
このPLL回路30中のカウンタ34の出力側に接続され、例
えば正弦波の数値テーブルが記憶されたROMなどのメモ
リ（図示しない）と乗算形D/Aコンバータ（図示しな
い）で構成され、カウンタ34が出力する位相信号に対応
した２種類の正弦波基準信号Vn＊Ic＊を出力する正弦波
発生回路、36,37はそれぞれ第１のPT22,第２のPT23の他
側に接続されてインバータ出力電圧信号、予備電源電圧
信号を直流電圧に変換する第１の整流回路、第２の整流
回路、38はこれら整流回路36および37の出力側と正弦波
発生回路35の間に接続されて前記直流電圧の差を積分
し、正弦波発生回路35の出力正弦波の振幅を制御する積
分器、40は後述する負荷電流分担コントローラの出力
側、第１のPT22の他側、第２のCT21の出力側および正弦
波発生回路35の出力側に接続された電流制御マイナール
ープ付き電圧制御回路であり、正弦波基準信号Vn＊とイ
ンバータ５側の電圧Vnとの偏差を検出する第１の減算器
51、この第１の減算器51の電圧偏差が０となるように制
御する電圧コントローラ（VC）41、このVC41の出力IXと
正弦波基準信号Ic＊とを加算する第１の加算器52、この
第１の加算器52の出力と後述する負荷電流分担コントロ
ーラからの負荷電流分担指令信号例えばiLCとを加算し
てインバータ電流基準II＊とする第２の加算器53、この
第２の加算器53のインバータ電流基準II＊が一定値を越
えないように制限するリミッタ42、このリミッタ42を通
ったインバータ電流基準II＊とインバータ出力電流IIと
の偏差を検出する第２の減算器54、この第２の減算器54
の電流偏差が０となるように制御する電流コントローラ
（CC）43、およびこのCC43の出力VLS＊とインバータ５
側の電圧Vnとを加算してインバータ出力電圧指令VI＊を
合成する第３の加算器55から構成されている。44は電流
制御マイナーループ付き電圧制御回路40中の第３の加算
器55に接続されインバータ出力電圧指令VI＊を高周波で
変調してVI＊の値に応じたパルス幅の高周波パルス信号
を出力するパルス幅変調回路（PWM）、45はこのPWM44と
インバータ５の間に接続され、PWM44からの高周波パル
ス信号を増幅しかつインバータ５を構成する電力スイッ
チング素子（図示しない）をオン／オフする信号を出力
するドライバ、46は負荷10へ電力を供給する電源を選択
するインバータ出力切り換え指令と同期した切り換え指
令、47は第１のCT14と第２の加算器53との間に接続さ
れ、負荷電流検出信号iLを入力とし、これを前記切り換
え指令46に応答して負荷電流分担指令信号を出力する負
荷電流分担コントローラである。
この発明のインバータ装置は上述したように構成され
ており、まずインバータ５が負荷10に電力を供給してい
る場合の動作について説明する。PLL回路30中のPC31は
予備電源電圧VBとカウンタ34の計数値との位相差を検出
する。LPF32は通常比例積分特性を有しかつPC31の位相
差を積分する。VCO33はLPF32の積分出力に応じた周波数
の信号を出力する。カウンタ34はVCO33が出力した信号
の周波数を計数する。このPLL回路30はPC31が出力する
位相差が０の状態で安定する。すなわち予備電源１とカ
ウンタ34の出力とは周波数および位相が常に一致してい
るので、カウンタ34の出力は予備電源電圧の位相角を常
に示している。
ており、まずインバータ５が負荷10に電力を供給してい
る場合の動作について説明する。PLL回路30中のPC31は
予備電源電圧VBとカウンタ34の計数値との位相差を検出
する。LPF32は通常比例積分特性を有しかつPC31の位相
差を積分する。VCO33はLPF32の積分出力に応じた周波数
の信号を出力する。カウンタ34はVCO33が出力した信号
の周波数を計数する。このPLL回路30はPC31が出力する
位相差が０の状態で安定する。すなわち予備電源１とカ
ウンタ34の出力とは周波数および位相が常に一致してい
るので、カウンタ34の出力は予備電源電圧の位相角を常
に示している。
正弦波発生回路35は、上述したように、例えば正弦波
の数値テーブルが記憶されたROMなどのメモリと乗算形D
/Aコンバータで構成されており、カウンタ34の出力す
る、予備電源電圧の位相角値に応じた正弦波値が上述し
たメモリから出力されると、その正弦波値はアナログ値
に変換された後アナログ正弦波信号として出力される。
正弦波発生回路35が出力する２種類の正弦波基準信号Vn
＊とIc＊は90゜の関係になっている。これはACフィルタ
のコンデンサ７の電圧Vnと電圧Icに対応し、Vn＊は交流
フィルタコンデンサ電圧基準、Ic＊は交流フィルタコン
デンサ電流模擬信号となる。正弦波基準信号Vn＊とIc＊
は積分器38の出力に比例して制御される。
の数値テーブルが記憶されたROMなどのメモリと乗算形D
/Aコンバータで構成されており、カウンタ34の出力す
る、予備電源電圧の位相角値に応じた正弦波値が上述し
たメモリから出力されると、その正弦波値はアナログ値
に変換された後アナログ正弦波信号として出力される。
正弦波発生回路35が出力する２種類の正弦波基準信号Vn
＊とIc＊は90゜の関係になっている。これはACフィルタ
のコンデンサ７の電圧Vnと電圧Icに対応し、Vn＊は交流
フィルタコンデンサ電圧基準、Ic＊は交流フィルタコン
デンサ電流模擬信号となる。正弦波基準信号Vn＊とIc＊
は積分器38の出力に比例して制御される。
電流制御マイナーループ付き電圧制御回路40の動作は
以下の通りである。VC41は、積分要素を含んでいるの
で、コンデンサ電圧Vnとその指令値Vn＊との間に誤差が
あれば、この誤差を積分して信号Vxを出力し、Vn＝Vn＊
となるように動作する。もし予備電源電圧VBとコンデン
サ電圧Vnに電圧差があれば積分器38がその電圧差を積分
し、Vn＊の振幅が調整されてVB＝Vn（＝Vn＊）となった
ところで定常状態になる。負荷電流分担コントローラ47
は、インバータ５が負荷10へ給電している時には第１の
CT14で検出された負荷電流検出信号iLをそのまま出力i
LCとして第２の加算器53へ出力する。したがってVC41の
出力Ixとコンデンサ電流模擬信号Ic＊とiLCとが第１の
加算器52および第２の加算器53によって加算され、イン
バータ電流基準II＊が合成される。このインバータ電流
基準II＊はリミッタ42を通り、第２の減算器54によって
IIとの偏差が検出される。CC43は検出された偏差を増幅
して信号VLS＊信号を出力する。第３の加算器55はこの
信号VLS＊とコンデンサ電圧Vnの検出信号とを加算し、
インバータ出力電圧指令すなわちインバータ電圧基準VI
＊を作り、PWM44に供給する。PWM44はVI＊を高周波でパ
ルス幅変調し、変調された高周波パルス信号はドライバ
45を通じてインバータ５の電力用スイッチング素子をオ
ン／オフする。インバータ５の出力側にはパルス幅変調
された矩形波（平均値VI＊に比例した正弦波）が出力さ
れる。このパルス幅変調された矩形波はACフィルタの第
２のリアクタ６および第２のコンデンサ７によって変調
周波数成分が除かれ、なめらかな正弦波Vnとして現われ
る。
以下の通りである。VC41は、積分要素を含んでいるの
で、コンデンサ電圧Vnとその指令値Vn＊との間に誤差が
あれば、この誤差を積分して信号Vxを出力し、Vn＝Vn＊
となるように動作する。もし予備電源電圧VBとコンデン
サ電圧Vnに電圧差があれば積分器38がその電圧差を積分
し、Vn＊の振幅が調整されてVB＝Vn（＝Vn＊）となった
ところで定常状態になる。負荷電流分担コントローラ47
は、インバータ５が負荷10へ給電している時には第１の
CT14で検出された負荷電流検出信号iLをそのまま出力i
LCとして第２の加算器53へ出力する。したがってVC41の
出力Ixとコンデンサ電流模擬信号Ic＊とiLCとが第１の
加算器52および第２の加算器53によって加算され、イン
バータ電流基準II＊が合成される。このインバータ電流
基準II＊はリミッタ42を通り、第２の減算器54によって
IIとの偏差が検出される。CC43は検出された偏差を増幅
して信号VLS＊信号を出力する。第３の加算器55はこの
信号VLS＊とコンデンサ電圧Vnの検出信号とを加算し、
インバータ出力電圧指令すなわちインバータ電圧基準VI
＊を作り、PWM44に供給する。PWM44はVI＊を高周波でパ
ルス幅変調し、変調された高周波パルス信号はドライバ
45を通じてインバータ５の電力用スイッチング素子をオ
ン／オフする。インバータ５の出力側にはパルス幅変調
された矩形波（平均値VI＊に比例した正弦波）が出力さ
れる。このパルス幅変調された矩形波はACフィルタの第
２のリアクタ６および第２のコンデンサ７によって変調
周波数成分が除かれ、なめらかな正弦波Vnとして現われ
る。
いまインバータ５が負荷電流を供給しているから、イ
ンバータ５が流すべき電流はII＝iL＋ICである。この電
流はインバータ電流基準II＊を構成する成分のうちiL＝
IC＊だけでほとんど流すことができ、VC41が出力するIx
はIcとIC＊の誤差を補正するだけの小さなレベルであ
る。
ンバータ５が流すべき電流はII＝iL＋ICである。この電
流はインバータ電流基準II＊を構成する成分のうちiL＝
IC＊だけでほとんど流すことができ、VC41が出力するIx
はIcとIC＊の誤差を補正するだけの小さなレベルであ
る。
次にインバータ５から予備電源１に切り換えるときに
は、第２のサイリスタスイッチ９をオンにし、続いて切
り換え指令46を負荷電流分担コントローラ47に与える。
負荷電流分担コントローラ47が出力iLCを０とするの
で、インバータ電流はコンデンサ電流Icのみとなり、負
荷電流は予備電源１に移行する。その後第１のサイリス
タスイッチ８をオフにすることにより切り換えが完了す
る。
は、第２のサイリスタスイッチ９をオンにし、続いて切
り換え指令46を負荷電流分担コントローラ47に与える。
負荷電流分担コントローラ47が出力iLCを０とするの
で、インバータ電流はコンデンサ電流Icのみとなり、負
荷電流は予備電源１に移行する。その後第１のサイリス
タスイッチ８をオフにすることにより切り換えが完了す
る。
次に予備電源１からインバータ５に切り換えるときに
は、第１のサイリスタスイッチ８をオンにし、続いて切
り換え指令46を負荷電流分担コントローラ47に与える。
負荷電流分担コントローラ47は出力iLCをiLとするの
で、インバータ電流はコンデンサ電流IcとiLの和にな
り、負荷電流はインバータ５に移行する。その後第２の
サイリスタスイッチ９をオフにすることにより切り換え
が完了する。
は、第１のサイリスタスイッチ８をオンにし、続いて切
り換え指令46を負荷電流分担コントローラ47に与える。
負荷電流分担コントローラ47は出力iLCをiLとするの
で、インバータ電流はコンデンサ電流IcとiLの和にな
り、負荷電流はインバータ５に移行する。その後第２の
サイリスタスイッチ９をオフにすることにより切り換え
が完了する。
負荷電流分担コントローラ47はリレーあるいはアナロ
グスイッチでもよい。この場合、負荷電流の移行は負荷
電流分担コントローラ47の応答速度で行なわれる。また
負荷電流分担コントローラ47はある時定数で負荷電流分
担指令信号を増加または減少させてもよい。このとき負
荷電流はその時定数で移行する。
グスイッチでもよい。この場合、負荷電流の移行は負荷
電流分担コントローラ47の応答速度で行なわれる。また
負荷電流分担コントローラ47はある時定数で負荷電流分
担指令信号を増加または減少させてもよい。このとき負
荷電流はその時定数で移行する。
［発明の効果］ 以上、詳述したように、この発明は、負荷に組み合わ
され、切り換え指令に応答して負荷電流の検出信号を制
御し、前記インバータの負荷電流分担指令信号を作る手
段と、電流制御マイナーループの電流基準を構成する１
要素として前記負荷電流分担指令信号を加算する電流基
準合成手段を含み、前記インバータを制御する手段とを
設けたので、無調整でインバータと予備電源を相互に切
り換える際の負荷電流の移行が非常に簡単な回路構成で
円滑に行なわれると云う効果を奏する。
され、切り換え指令に応答して負荷電流の検出信号を制
御し、前記インバータの負荷電流分担指令信号を作る手
段と、電流制御マイナーループの電流基準を構成する１
要素として前記負荷電流分担指令信号を加算する電流基
準合成手段を含み、前記インバータを制御する手段とを
設けたので、無調整でインバータと予備電源を相互に切
り換える際の負荷電流の移行が非常に簡単な回路構成で
円滑に行なわれると云う効果を奏する。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来のインバータ装置を示すブロック図、第３図，第
４図は従来のインバータ装置の動作説明用のそれぞれベ
クトル図，波形図である。 図において、１は予備電源、20は商用電源、５はインバ
ータ、６と７はACフィルタを構成する第２のリアクタと
第２のコンデンサ、８と９は第１のサイリスタスイッ
チ、10は負荷、14と21は第１のCTと第２のCT、35は正弦
波発生回路、40は電流制御マイナーループ付き電圧制御
回路、52と53は第１の加算器と第２の加算器、46は切り
換え指令、47は負荷電流分担コントローラである。 なお、図中、同一符号は、同一または相当部分を示す。
は従来のインバータ装置を示すブロック図、第３図，第
４図は従来のインバータ装置の動作説明用のそれぞれベ
クトル図，波形図である。 図において、１は予備電源、20は商用電源、５はインバ
ータ、６と７はACフィルタを構成する第２のリアクタと
第２のコンデンサ、８と９は第１のサイリスタスイッ
チ、10は負荷、14と21は第１のCTと第２のCT、35は正弦
波発生回路、40は電流制御マイナーループ付き電圧制御
回路、52と53は第１の加算器と第２の加算器、46は切り
換え指令、47は負荷電流分担コントローラである。 なお、図中、同一符号は、同一または相当部分を示す。
Claims (1)
- 【請求項１】インバータと予備電源とを交流スイッチで
切り換えて負荷に電力を供給するインバータ装置におい
て、 前記負荷に組み合わされ、切り換え指令に応答して負荷
電流の検出信号を制御し、前記インバータの負荷電流分
担指令信号を作る手段と、 インバータの出力電流を制御する電流制御マイナールー
プと、前記電流制御マイナーループは、前記負荷電流分
担指令信号をインバータ出力電流基準信号に加算する電
流基準合成手段と、前記電流基準合成手段からの出力信
号を前記インバータ出力電流で減算する手段とを含み、 前記電流制御マイナーループからの出力信号で前記イン
バータを制御する手段と、 を備えていることを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299684A JP2957613B2 (ja) | 1989-11-20 | 1989-11-20 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299684A JP2957613B2 (ja) | 1989-11-20 | 1989-11-20 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03164038A JPH03164038A (ja) | 1991-07-16 |
| JP2957613B2 true JP2957613B2 (ja) | 1999-10-06 |
Family
ID=17875716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1299684A Expired - Fee Related JP2957613B2 (ja) | 1989-11-20 | 1989-11-20 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957613B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10615636B2 (en) | 2015-07-24 | 2020-04-07 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Uninterruptible power supply |
| JP7249561B2 (ja) * | 2019-11-21 | 2023-03-31 | パナソニックＩｐマネジメント株式会社 | 蓄電システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162921A (en) * | 1981-03-31 | 1982-10-06 | Fuji Electric Co Ltd | Load transfer control system for power source facility |
| JPS60125127A (ja) * | 1983-12-07 | 1985-07-04 | 富士電機株式会社 | 電源切替制御装置 |
-
1989
- 1989-11-20 JP JP1299684A patent/JP2957613B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03164038A (ja) | 1991-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000800B1 (ko) | 인버터 시스템 | |
| Buso et al. | A dead-beat adaptive hysteresis current control | |
| US5212630A (en) | Parallel inverter system | |
| JP2007236083A (ja) | 三相電圧型交直変換装置 | |
| EP1741178A2 (en) | Power converter apparatus and methods using a phase reference derived from a dc bus voltage | |
| JP2957613B2 (ja) | インバータ装置 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JP2000116005A (ja) | 交流電源装置 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP3082849B2 (ja) | 無停電電源装置 | |
| JPH01136568A (ja) | 電力変換装置の制御回路 | |
| JP2703976B2 (ja) | インバータの並列運転制御装置 | |
| JPS61244275A (ja) | Ｐｗｍ制御電圧形インバ−タ装置 | |
| JPH11225477A (ja) | フィルタリング機能付き正弦波コンバータ | |
| JP2658620B2 (ja) | 電力変換器の制御回路 | |
| JP3235651B2 (ja) | 周期性信号制御装置 | |
| JP2823345B2 (ja) | 電源装置 | |
| JPH08266045A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH04289775A (ja) | インバータ | |
| JP3349213B2 (ja) | 自制式変換装置の制御回路 | |
| JPH05316737A (ja) | 電圧形インバータ装置 | |
| JPS63140313A (ja) | 無効電力補償装置 | |
| JPH0715345Y2 (ja) | 三相インバ−タ | |
| JPH08223807A (ja) | インバータの並列運転装置 | |
| KR930005381B1 (ko) | 인버터의 병렬운전 제어방식 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |