JP3349213B2 - 自制式変換装置の制御回路 - Google Patents
自制式変換装置の制御回路Info
- Publication number
- JP3349213B2 JP3349213B2 JP23541793A JP23541793A JP3349213B2 JP 3349213 B2 JP3349213 B2 JP 3349213B2 JP 23541793 A JP23541793 A JP 23541793A JP 23541793 A JP23541793 A JP 23541793A JP 3349213 B2 JP3349213 B2 JP 3349213B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- self
- command signal
- control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Multiple Motors (AREA)
- Dc-Dc Converters (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、共振形ＤＣ−ＤＣコン
バータを複数台使用する電源装置，複数台の共振形イン
バータを並列運転するモータ駆動装置など、２台の自制
式変換器を同期・同調運転する広い分野に適用される自
制式変換装置の制御回路に関するものである。
バータを複数台使用する電源装置，複数台の共振形イン
バータを並列運転するモータ駆動装置など、２台の自制
式変換器を同期・同調運転する広い分野に適用される自
制式変換装置の制御回路に関するものである。
【０００２】
【従来の技術】スイッチング素子のオンオフ動作により
電力変換を行う半導体電力変換器には、スイッチング素
子のオン指令信号やオフ指令信号が外部の発振器などか
ら与えられ、したがって動作周波数がこの発振器により
一義的に定まってしまう他制式と、オンオフ指令信号が
自己の回路状態に応じて発生される自制式とがある。
電力変換を行う半導体電力変換器には、スイッチング素
子のオン指令信号やオフ指令信号が外部の発振器などか
ら与えられ、したがって動作周波数がこの発振器により
一義的に定まってしまう他制式と、オンオフ指令信号が
自己の回路状態に応じて発生される自制式とがある。
【０００３】
【発明が解決しようとする課題】自制式変換器において
は、電源電圧変動や負荷変動により回路状態が大きく変
化して、動作周波数も大巾に変動するが一般的である。
一方、電力変換器は大容量化，電圧・電流波形の低リッ
プル化，低高調波化等を図るため、複数台を同調運転す
ることが広く行われている。この場合、それぞれの変換
器の動作周波数が異なるとビート現象などによる大巾な
攪乱などの発生があるため、動作周波数は完全に一致さ
せる必要がある。
は、電源電圧変動や負荷変動により回路状態が大きく変
化して、動作周波数も大巾に変動するが一般的である。
一方、電力変換器は大容量化，電圧・電流波形の低リッ
プル化，低高調波化等を図るため、複数台を同調運転す
ることが広く行われている。この場合、それぞれの変換
器の動作周波数が異なるとビート現象などによる大巾な
攪乱などの発生があるため、動作周波数は完全に一致さ
せる必要がある。
【０００４】他制式変換器では外部発振器などにより周
波数が定まるためこのような同調運転は容易に実現でき
るが、自制式変換器においては各変換器の回路状態によ
りそれぞれの動作周波数が定まっており、また運転状況
により大巾な周波数変動があるため、同調運転は非常に
難しいものとなっていた。
波数が定まるためこのような同調運転は容易に実現でき
るが、自制式変換器においては各変換器の回路状態によ
りそれぞれの動作周波数が定まっており、また運転状況
により大巾な周波数変動があるため、同調運転は非常に
難しいものとなっていた。
【０００５】
【課題を解決するための手段】本発明はこのような点に
鑑みなされたものであり、その目的とするところは簡便
な構成により自制式変換器の同調運転を行い得る制御回
路を提供することにある。なお、説明の便宜上、２台の
自制式変換器の場合について述べるが、これにとらわれ
るものではなく、容易に３台以上の場合について拡張す
ることが可能である。さらに、自制式変換器の具体例と
して、電圧共振昇降圧形ＤＣ−ＤＣコンバータを取りあ
げる。以下に、後述する図１を参照して説明する。
鑑みなされたものであり、その目的とするところは簡便
な構成により自制式変換器の同調運転を行い得る制御回
路を提供することにある。なお、説明の便宜上、２台の
自制式変換器の場合について述べるが、これにとらわれ
るものではなく、容易に３台以上の場合について拡張す
ることが可能である。さらに、自制式変換器の具体例と
して、電圧共振昇降圧形ＤＣ−ＤＣコンバータを取りあ
げる。以下に、後述する図１を参照して説明する。
【０００６】図１においては、 100， 300は変換器主回
路部である。ここで、変換器主回路部 100において、 1
01は直流電源、 102は共振コンデンサ、 103はバイポー
ラやＦＥＴなどの各種トランジスタも多用される自己消
弧形サイリスタで例示のスイッチング素子、 104はダン
パダイオードと言われる逆並列ダイオード、 105は共振
リアクトル、 106はトランス、 107は整流ダイオード、
108は平滑コンデンサ、 109は負荷である。
路部である。ここで、変換器主回路部 100において、 1
01は直流電源、 102は共振コンデンサ、 103はバイポー
ラやＦＥＴなどの各種トランジスタも多用される自己消
弧形サイリスタで例示のスイッチング素子、 104はダン
パダイオードと言われる逆並列ダイオード、 105は共振
リアクトル、 106はトランス、 107は整流ダイオード、
108は平滑コンデンサ、 109は負荷である。
【０００７】この回路の動作はよく知られており本発明
の主旨でなく詳述はしないが、スイッチング素子 103，
303のオンオフ動作により、直流電源 101， 301からト
ランス 106， 306を介して、整流ダイオード 107， 307
と平滑コンデンサ 108， 308で整流平滑されて負荷 10
9， 309へ電力が供給される。負荷 109， 309は個別に
示してあるが、同調運転される場合には、電力はトラン
ス 106， 306の２次側で合成され、同一負荷に供給され
る場合が多い。
の主旨でなく詳述はしないが、スイッチング素子 103，
303のオンオフ動作により、直流電源 101， 301からト
ランス 106， 306を介して、整流ダイオード 107， 307
と平滑コンデンサ 108， 308で整流平滑されて負荷 10
9， 309へ電力が供給される。負荷 109， 309は個別に
示してあるが、同調運転される場合には、電力はトラン
ス 106， 306の２次側で合成され、同一負荷に供給され
る場合が多い。
【０００８】図２は図１の変換器主回路部 100， 300の
各部動作波形を示したものであり、上段は変換器主回路
部 100のもの、下段は変換器主回路部 300のものであ
る。つぎに変換器主回路部 100を例にとり動作説明する
が、変換器主回路部 300についても同様である。
各部動作波形を示したものであり、上段は変換器主回路
部 100のもの、下段は変換器主回路部 300のものであ
る。つぎに変換器主回路部 100を例にとり動作説明する
が、変換器主回路部 300についても同様である。
【０００９】図２において、時刻Ｔ0 以前ではスイッチ
ング素子 103がオンしており、 直流電源 101の陽極→スイッチング素子 103→共振リア
クトル 105→トランス106 の１次巻線→直流電源 101の
陰極 のルートで電流が供給され、トランス 106の２次巻線に
は電流が流れていないものとする。時刻Ｔ0 においてス
イッチング素子 103に図示の如きオフ指令が与えられる
と、スイッチング素子 103はオフされてその電流は急速
に零となる。
ング素子 103がオンしており、 直流電源 101の陽極→スイッチング素子 103→共振リア
クトル 105→トランス106 の１次巻線→直流電源 101の
陰極 のルートで電流が供給され、トランス 106の２次巻線に
は電流が流れていないものとする。時刻Ｔ0 においてス
イッチング素子 103に図示の如きオフ指令が与えられる
と、スイッチング素子 103はオフされてその電流は急速
に零となる。
【００１０】このオフ指令信号は 103電流がある所定値
のピーク電流ＩＰに達したこと、あるいはスイッチング
素子 103のオン時間がある所定値ＴONに達したことなど
の条件により発生され、ＩＰやＴONの調整により電力制
御が行なわれる。かようにオフ指令信号が発生されるタ
イミングは、変換器回路自から動作状態により決定さ
れ、外部より与えられるものではない。
のピーク電流ＩＰに達したこと、あるいはスイッチング
素子 103のオン時間がある所定値ＴONに達したことなど
の条件により発生され、ＩＰやＴONの調整により電力制
御が行なわれる。かようにオフ指令信号が発生されるタ
イミングは、変換器回路自から動作状態により決定さ
れ、外部より与えられるものではない。
【００１１】時刻Ｔ0 にてスイッチング素子 103がオフ
されると、その電流は共振コンデンサ 102に転流し共振
リアクトル 105とともに直列共振回路を形成し、その電
圧は正弦波状の共振波形となる。時刻Ｔ1 になり 102電
圧がある値まで上昇すると、トランス 106の２次巻線電
圧が負荷電圧を越え、整流ダイオード 107に電流が流れ
て負荷側回路に電力を供給する。
されると、その電流は共振コンデンサ 102に転流し共振
リアクトル 105とともに直列共振回路を形成し、その電
圧は正弦波状の共振波形となる。時刻Ｔ1 になり 102電
圧がある値まで上昇すると、トランス 106の２次巻線電
圧が負荷電圧を越え、整流ダイオード 107に電流が流れ
て負荷側回路に電力を供給する。
【００１２】この電流は時刻Ｔ3 において零となるが、
動作モードによっては、（Ｔ2 ＜Ｔ3 ＜Ｔ4 ）ではな
く、（Ｔ3 ＜Ｔ2 ）となったり（Ｔ4 ＜Ｔ3 ）となった
り、各種形態をとる。時刻Ｔ2 において 102電圧が零と
なると、トランス 106の１次巻線電流方向は逆転し、ダ
ンパダイオード 104を流れるようになる。
動作モードによっては、（Ｔ2 ＜Ｔ3 ＜Ｔ4 ）ではな
く、（Ｔ3 ＜Ｔ2 ）となったり（Ｔ4 ＜Ｔ3 ）となった
り、各種形態をとる。時刻Ｔ2 において 102電圧が零と
なると、トランス 106の１次巻線電流方向は逆転し、ダ
ンパダイオード 104を流れるようになる。
【００１３】時刻Ｔ4 においてこの電流も零となるが、
この時点においてスイッチング素子103にオン指令信号
を与えれば、スイッチング素子 103はこれ以後オン状態
となってその電流は上昇を始める。時刻Ｔ5 において電
流がＩＰに達するかオン時間がＴONに達するかすると、
オフ指令信号が発生され、以下同様の動作を繰り返え
す。
この時点においてスイッチング素子103にオン指令信号
を与えれば、スイッチング素子 103はこれ以後オン状態
となってその電流は上昇を始める。時刻Ｔ5 において電
流がＩＰに達するかオン時間がＴONに達するかすると、
オフ指令信号が発生され、以下同様の動作を繰り返え
す。
【００１４】そのオン指令信号を与えるタイミングは正
確に時刻Ｔ4 である必要はないが、時刻Ｔ4 以後あるい
は時刻Ｔ2 以前であると、 102電圧が零でなく短絡によ
る過電流が発生するため、時刻Ｔ2 以後時刻Ｔ4 以前と
する必要がある。このようにオフ指令信号だけでなくオ
ン指令信号のタイミングも回路動作に影響されるため、
周期（Ｔ＝Ｔ5 −Ｔ0 ）すなわち動作周波数Ｆｓは一定
とはならない。変換器主回路部 300動作も同様である
が、図示例は変換器主回路部 100と 180度位相差をもっ
た場合で示してある。
確に時刻Ｔ4 である必要はないが、時刻Ｔ4 以後あるい
は時刻Ｔ2 以前であると、 102電圧が零でなく短絡によ
る過電流が発生するため、時刻Ｔ2 以後時刻Ｔ4 以前と
する必要がある。このようにオフ指令信号だけでなくオ
ン指令信号のタイミングも回路動作に影響されるため、
周期（Ｔ＝Ｔ5 −Ｔ0 ）すなわち動作周波数Ｆｓは一定
とはならない。変換器主回路部 300動作も同様である
が、図示例は変換器主回路部 100と 180度位相差をもっ
た場合で示してある。
【００１５】しかして、図１にて構成部分 200〜 213に
よる制御手段をなすものであり、かかる構成につき実施
例にて詳細説明する。
よる制御手段をなすものであり、かかる構成につき実施
例にて詳細説明する。
【００１６】
【作用】さらには、本作用の説明も実施例にて具体的に
詳述する。
詳述する。
【００１７】
【実施例】以下、図１に基づいて説明する。図１におい
ては、 201， 209はそれぞれスイッチング素子 103， 3
03を駆動するためのゲートアンプであり、ゲートアンプ
201， 209は制御アンプ 202， 208よりオン指令信号 2
10， 212とオフ指令信号 211， 213を受けてそれぞれ素
子駆動する。
ては、 201， 209はそれぞれスイッチング素子 103， 3
03を駆動するためのゲートアンプであり、ゲートアンプ
201， 209は制御アンプ 202， 208よりオン指令信号 2
10， 212とオフ指令信号 211， 213を受けてそれぞれ素
子駆動する。
【００１８】制御アンプ 202は必要に応じて各種の形態
を取り得るが、一例として図示せぬ負荷電圧の指令値と
負荷電圧，スイッチング素子電流の検出値を入力して所
定の演算を行い、負荷電圧が指令値と一致するようＩＰ
なりＴONを調整してオフ指令信号 211を発生する。オン
指令信号 210は、例えばダンパダイオード 104電流が負
から零になったことなどにより、発生する。制御アンプ
208はオン指令信号 212のみ発生し、変換器主回路部 3
00側のオフ指令信号は後述の位相同期回路より与えられ
る。
を取り得るが、一例として図示せぬ負荷電圧の指令値と
負荷電圧，スイッチング素子電流の検出値を入力して所
定の演算を行い、負荷電圧が指令値と一致するようＩＰ
なりＴONを調整してオフ指令信号 211を発生する。オン
指令信号 210は、例えばダンパダイオード 104電流が負
から零になったことなどにより、発生する。制御アンプ
208はオン指令信号 212のみ発生し、変換器主回路部 3
00側のオフ指令信号は後述の位相同期回路より与えられ
る。
【００１９】200がこの位相同期回路であり、位相同期
回路 200は位相検出器 203，ローパスフイルタ 206，電
圧制御発振器 207よりなる。また、 204はバイアス信号
発生器であり、バイアス信号発生器 204の出力が加算器
205により位相検出器 203出力と加算され、加算器 205
出力がローパスフイルタ 206へ与えられる。
回路 200は位相検出器 203，ローパスフイルタ 206，電
圧制御発振器 207よりなる。また、 204はバイアス信号
発生器であり、バイアス信号発生器 204の出力が加算器
205により位相検出器 203出力と加算され、加算器 205
出力がローパスフイルタ 206へ与えられる。
【００２０】位相同期回路 200自体の動作はいわゆるフ
ェーズロックループとして知られている。まず、バイア
ス信号発生器 204出力の電圧ＶＢが零の場合について考
えると、位相検出器 203は２つの入力である変換器主回
路部 100のオフ指令信号 211と電圧制御発振器 207の出
力の位相を比較し、その位相差Δθに比例したパルス巾
をもつパルスを出力し、ローパスフイルタ 206にて直流
電圧ＶＬに変換する。この部分の特性の一例を示すと図
３の如くである。
ェーズロックループとして知られている。まず、バイア
ス信号発生器 204出力の電圧ＶＢが零の場合について考
えると、位相検出器 203は２つの入力である変換器主回
路部 100のオフ指令信号 211と電圧制御発振器 207の出
力の位相を比較し、その位相差Δθに比例したパルス巾
をもつパルスを出力し、ローパスフイルタ 206にて直流
電圧ＶＬに変換する。この部分の特性の一例を示すと図
３の如くである。
【００２１】ここで、位相差Δθが零のとき直流電圧Ｖ
Ｌも零であるが、Δθの増加に伴ってＶＬも増加し、
（Δθ＝π）で最高値Ｖ1 に達する。Δθがπを越える
と（ＶＬ＝Ｖ1 ）と急変し、以下、同様な特性の繰り返
しとなる。Δθの負領域でも同様である。
Ｌも零であるが、Δθの増加に伴ってＶＬも増加し、
（Δθ＝π）で最高値Ｖ1 に達する。Δθがπを越える
と（ＶＬ＝Ｖ1 ）と急変し、以下、同様な特性の繰り返
しとなる。Δθの負領域でも同様である。
【００２２】ローパスフイルタ 206出力の直流電圧は電
圧制御発振器 207にてこれに応じた周波数Ｆをもつ信号
に変換される。オフ指令信号 211の周波数Ｆｓとし、い
ま（Ｆｓ＞Ｆ）であったとすると、ΔθがすなわちＶＬ
が増加して周波数Ｆを上昇させ、最終的は（Ｆｓ＝Ｆ）
となるよう動作する。一度、（Ｆｓ＝Ｆ）の状態となる
と、以後は多少Ｆｓが変動してもＦもこれに追随して
（Ｆｓ＝Ｆ）の状態を保つ。
圧制御発振器 207にてこれに応じた周波数Ｆをもつ信号
に変換される。オフ指令信号 211の周波数Ｆｓとし、い
ま（Ｆｓ＞Ｆ）であったとすると、ΔθがすなわちＶＬ
が増加して周波数Ｆを上昇させ、最終的は（Ｆｓ＝Ｆ）
となるよう動作する。一度、（Ｆｓ＝Ｆ）の状態となる
と、以後は多少Ｆｓが変動してもＦもこれに追随して
（Ｆｓ＝Ｆ）の状態を保つ。
【００２３】電圧制御発振器 207出力は位相検出器 203
の入力にフィードバックされると同時に、図１に示した
如く変換器主回路部 300のオフ指令信号としても用いら
れ、２台の変換器主回路部 100， 300のオフ指令信号は
完全に同期し、同一周波数で運転されるものとなる。な
お、オン指令信号は制御アンプ 202， 208にて別個に作
成されるため同一時刻となるとは限らないが、オフ時点
で２台の変換器が同期するため、必らず同一周波数運転
とすることができる。
の入力にフィードバックされると同時に、図１に示した
如く変換器主回路部 300のオフ指令信号としても用いら
れ、２台の変換器主回路部 100， 300のオフ指令信号は
完全に同期し、同一周波数で運転されるものとなる。な
お、オン指令信号は制御アンプ 202， 208にて別個に作
成されるため同一時刻となるとは限らないが、オフ時点
で２台の変換器が同期するため、必らず同一周波数運転
とすることができる。
【００２４】つぎに、バイアス信号発生器 204出力のＶ
Ｂが零でない場合を考える。一般にローパスフイルタ 2
06には積分特性をもたせてあり、したがって定常的には
その入力は零となる。よって、ＶＢが零でない場合、位
相検出器 203はこれを打ち消すパルス巾をもつパルスを
出力する必要があり、このため入力信号の位相差Δθも
零でではなく、ＶＢに応じた値をもつようになる。
Ｂが零でない場合を考える。一般にローパスフイルタ 2
06には積分特性をもたせてあり、したがって定常的には
その入力は零となる。よって、ＶＢが零でない場合、位
相検出器 203はこれを打ち消すパルス巾をもつパルスを
出力する必要があり、このため入力信号の位相差Δθも
零でではなく、ＶＢに応じた値をもつようになる。
【００２５】図３によりこの関係を説明すると、（Δθ
＝θＢ）にて位相検出器 203はローパルスフイルタ出力
換算でＶＢに相当するパルス巾をもつ信号を出力するも
のとする。バイアス信号発生器 204がＶＢを出力した場
合Δθはこれを打ち消す（−ＶＢ）を発生すべく（−θ
Ｂ）となる。すなわち、２台の変換器主回路部 100， 3
00は（−θＢ）の位相差を保って運転されるようになっ
ている。バイアス信号発生器 204出力のＶＢを調整する
ことにより、この位相差を任意に変化することができ
る。
＝θＢ）にて位相検出器 203はローパルスフイルタ出力
換算でＶＢに相当するパルス巾をもつ信号を出力するも
のとする。バイアス信号発生器 204がＶＢを出力した場
合Δθはこれを打ち消す（−ＶＢ）を発生すべく（−θ
Ｂ）となる。すなわち、２台の変換器主回路部 100， 3
00は（−θＢ）の位相差を保って運転されるようになっ
ている。バイアス信号発生器 204出力のＶＢを調整する
ことにより、この位相差を任意に変化することができ
る。
【００２６】かように所定の位相差が零付近であれば図
３の特性でさしつかえないが、図２例の如き 180度位相
差で運転したい場合は、この点で特性が急変するため不
安定となる。180度位相差運転はリップルの低減を図る
ためしばし必要となることがある。このような場合には
位相検出器 203の入力信号の一方を 180度移相させて、
ローパスフイルタ 206出力までの特性を図４のようにす
ることで対処できる。かように図４にみられるように、
180度付近で特性急変がないため、安定動作が可能であ
る。
３の特性でさしつかえないが、図２例の如き 180度位相
差で運転したい場合は、この点で特性が急変するため不
安定となる。180度位相差運転はリップルの低減を図る
ためしばし必要となることがある。このような場合には
位相検出器 203の入力信号の一方を 180度移相させて、
ローパスフイルタ 206出力までの特性を図４のようにす
ることで対処できる。かように図４にみられるように、
180度付近で特性急変がないため、安定動作が可能であ
る。
【００２７】かくの如く、変換器主回路部 100は、制御
アンプ 202にてそのオフ指令信号の発生のタイミングを
調整し電力制御を行っているため、所望の変換器特性、
例えば高精度の負荷電圧制御などを行うことができる。
しかし、変換器主回路部 300においては、そのオフ指令
信号発生タイミングは変換器主回路部 100に支配されて
いるため、希望する特性が得られない場合も生じる。例
えば、負荷 309の電圧制御が行えないなどである。
アンプ 202にてそのオフ指令信号の発生のタイミングを
調整し電力制御を行っているため、所望の変換器特性、
例えば高精度の負荷電圧制御などを行うことができる。
しかし、変換器主回路部 300においては、そのオフ指令
信号発生タイミングは変換器主回路部 100に支配されて
いるため、希望する特性が得られない場合も生じる。例
えば、負荷 309の電圧制御が行えないなどである。
【００２８】負荷 109， 309が共通の場合でも、変換器
主回路部 100， 300の電力バランスがくずれることが考
えられる。このような場合には、制御アンプ 202への入
力信号を変換器主回路部 100， 300双方より取り、双方
の演算結果により変換器主回路部 100のオフ指令信号を
発生させることで、ある程度解決することができる。例
えば、負荷 109， 309の定電圧制御を行う場合、負荷 1
09電圧と負荷 309電圧の平均値を、指令値と一致させる
よう制御するなどである。
主回路部 100， 300の電力バランスがくずれることが考
えられる。このような場合には、制御アンプ 202への入
力信号を変換器主回路部 100， 300双方より取り、双方
の演算結果により変換器主回路部 100のオフ指令信号を
発生させることで、ある程度解決することができる。例
えば、負荷 109， 309の定電圧制御を行う場合、負荷 1
09電圧と負荷 309電圧の平均値を、指令値と一致させる
よう制御するなどである。
【００２９】
【発明の効果】以上説明したように本発明によれば、外
部信号によらず自らの回路状況によりその動作周波数が
定まる２台の自制式変換器を、位相同期回路を用いて完
全に同一周波数にて同期運転することができ、必要であ
れば任意の位相差をもたせて運転することも可能となる
装置を提供できる。
部信号によらず自らの回路状況によりその動作周波数が
定まる２台の自制式変換器を、位相同期回路を用いて完
全に同一周波数にて同期運転することができ、必要であ
れば任意の位相差をもたせて運転することも可能となる
装置を提供できる。
【００３０】なお、自制式変換器の一例として半波電圧
共振昇降圧形ＤＣ−ＤＣコンバータを取りあげて説明し
たが、この形式の変換器はスイッチング素子のオフ位置
により電力を制御し、オン位置には自由度がないためオ
フ位置が同期する例によるものとした。しかし、電流共
振形コンバータのようにオン位置により電力制御を行う
タイプの変換器もあり、その場合にはここで述べたもの
と同様の手段によりオン位置にて同期をとることも可能
である。
共振昇降圧形ＤＣ−ＤＣコンバータを取りあげて説明し
たが、この形式の変換器はスイッチング素子のオフ位置
により電力を制御し、オン位置には自由度がないためオ
フ位置が同期する例によるものとした。しかし、電流共
振形コンバータのようにオン位置により電力制御を行う
タイプの変換器もあり、その場合にはここで述べたもの
と同様の手段によりオン位置にて同期をとることも可能
である。
【図１】図１は本発明の技術思想の理解を容易にするた
め示した本発明の一実施例の要部構成を示す図である。
め示した本発明の一実施例の要部構成を示す図である。
【図２】図２は図１回路の各部波形を示す図である。
【図３】図３は位相同期回路の一特性例を示す図であ
る。
る。
【図４】図４は位相同期回路の別な特性例を示す図であ
る。
る。
100 変換器主回路部 300 変換器主回路部 101 直流電源 102 共振コンデンサ 103 スイッチング素子 104 逆並列ダイオード 105 共振リアクトル 106 トランス 107 整流ダイオード 108 平滑コンデンサ 109 負荷 200 位相同期回路 201 ゲートアンプ 202 制御アンプ 203 位相検出器 204 バイアス信号発生器 206 ローパスフイルタ 207 電圧制御発振器 208 制御アンプ 209 ゲートアンプ 210 オン指令信号 211 オフ指令信号 212 オン指令信号 213 オフ指令信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０２Ｐ 7/74 Ｈ０２Ｐ 7/74 Ｇ
Claims (3)
- 【請求項１】 スイッチング素子のオンオフ動作により
電力変換を行う第１の自制式変換器および第２の自制式
変換器を具備する自制式変換装置において、前記第１の
自制式変換器内スイッチング素子のオンオフ動作を指令
するオン指令信号またはオフ指令信号を、位相検出器と
ローパスフイルタと電圧制御発振器によりなる位相同期
回路に入力するとともに、該位相同期回路の出力を前記
第２の自制式変換器内スイッチング素子のオン指令信号
またはオフ指令信号とすることを特徴とする自制式変換
装置の制御回路。 - 【請求項２】 前記位相同期回路のローパスフイルタ入
力にバイアス信号を与えることを特徴とする請求項１記
載の自制式変換装置の制御回路。 - 【請求項３】 前記第１の自制式変換器のオン指令信号
またはオフ指令信号の発生条件を、前記第１の自制式変
換器と第２の自制式変換器双方の状態に関連づけたこと
を特徴とする請求項１記載の自制式変換装置の制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23541793A JP3349213B2 (ja) | 1993-08-27 | 1993-08-27 | 自制式変換装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23541793A JP3349213B2 (ja) | 1993-08-27 | 1993-08-27 | 自制式変換装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0767333A JPH0767333A (ja) | 1995-03-10 |
| JP3349213B2 true JP3349213B2 (ja) | 2002-11-20 |
Family
ID=16985795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23541793A Expired - Lifetime JP3349213B2 (ja) | 1993-08-27 | 1993-08-27 | 自制式変換装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349213B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2267898A1 (en) | 2008-04-11 | 2010-12-29 | Fujitsu Limited | Phase controller, phase controlling printed circuit board and controlling method |
-
1993
- 1993-08-27 JP JP23541793A patent/JP3349213B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0767333A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4541041A (en) | Full load to no-load control for a voltage fed resonant inverter | |
| JP2583258B2 (ja) | 静電電力変換の方法および装置 | |
| US6144194A (en) | Polyphase synchronous switching voltage regulators | |
| US4529927A (en) | Apparatus for the control of a switched power regulator | |
| US3970916A (en) | Circuit arrangement for producing an alternating voltage | |
| US7035125B2 (en) | Switching power supply and control method for the same | |
| US5060130A (en) | High-efficiency, high-density, power supply including an input boost power supply | |
| US5283727A (en) | Independent control of the AC line current and output DC voltage of a high power factor AC-to-DC converter | |
| US4253139A (en) | Power conversion and regulation system | |
| JPS58222782A (ja) | Ｐｗｍ変換器の制御装置 | |
| US4788451A (en) | AC voltage stabilizer easily convertible into uninterruptible power supply (UPS) | |
| JP3349213B2 (ja) | 自制式変換装置の制御回路 | |
| JP2000116005A (ja) | 交流電源装置 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPS61244275A (ja) | Ｐｗｍ制御電圧形インバ−タ装置 | |
| JPH0652998B2 (ja) | 交流電動機給電用３相インバ−タの制御電圧を制御する方法及び装置 | |
| JPH07337019A (ja) | 自励式整流装置の制御方法 | |
| JP3407550B2 (ja) | Ｐｗｍコンバータ装置の起動回路 | |
| JPH0318275A (ja) | スイッチング電源装置 | |
| JPH036150Y2 (ja) | ||
| JPH0637375A (ja) | レーザ発振器の高周波電源 | |
| JPS6156712B2 (ja) | ||
| JPH1175372A (ja) | 電力変換装置及び電力変換方法 | |
| JPH05315089A (ja) | Ｘ線発生装置 | |
| SU1534439A1 (ru) | Способ управлени импульсным стабилизатором посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |