JP3365251B2 - コイル駆動装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ハードデイスク駆
動装置等で採用されるアクチュエータ用モータを駆動す
る装置に関する。

【０００２】

【従来の技術】図６は、従来のハードデイスク駆動装置
を示す図である。信号を正しく検出するためにはヘッド
７２がデイスク７４の面上を所定の信号に応じて滑らか
に移動する必要がある。そこでアクチュエータ７１の先
端部にコイル７３が取り付けられ、このコイル７３の両
端に所定の信号に応じた電流が印加される。印加された
電流によってコイル７３には磁界が発生し、この磁界に
よってアクチュエータ７１が支点を中心に回転移動す
る。また、同時にヘッド７２が移動する。

【０００３】図７は、コイル７３を駆動する従来の装置
を示す回路図である。図７において、コイルを制御する
信号が入力端子５に与えられ、この信号は、さらに抵抗
３０を介して差動増幅回路１の一端に入力される。ここ
で、差動増幅回路１は、エミッタ接地されたトランジス
タ１１及び１２の差動対と各エミッタが電源端子に接続
されたトランジスタ１３及び１４の電流ミラー回路とを
備えている。トランジスタ１１のコレクタは、この電流
ミラー回路を介してトランジスタ１２のコレクタに接続
される。この構成において、トランジスタ１１とトラン
ジスタ１２の各ベース電圧が比較される。トランジスタ
１２のベースには固定電圧が印加されており、トランジ
スタ１１のベース電圧が高いときには、トランジスタ１
２のコレクタから後段の回路に電流が流出し、逆の場合
にはトランジスタ１２のコレクタに後段の回路から電流
が流入する。ここで、トランジスタ１２のコレクタが出
力回路２内のトランジスタ１５のベースに接続され、さ
らに、トランジスタ１５のエミッタはトランジスタ１６
のベースに接続される。尚、トランジスタ１５のコレク
タは接地に接続される。さらに、トランジスタ１６のエ
ミッタが電源端子３に接続され、トランジスタ１６のコ
レクタが定電流源１７及び発振防止用のコンデンサ１８
の一端、トランジスタ１９のベースに接続される。

【０００４】以上の構成により、トランジスタ１５のベ
ースからトランジスタ１２のコレクタに電流が流入する
とき出力端子４の電圧が上昇し、その他の場合に出力端
子４の電圧が降下する。この出力端子４には閉ループ回
路３が接続されるので閉ループ回路３について以下に説
明する。

【０００５】出力端子４とダイオード２１のカソードが
接続され、このダイオード２１のアノードはダイオード
２２のカソードと接続される。一方、このダイオード２
２のアノードは電流源２３の一端に接続され、電流源２
３の他端は電源端子３に接続される。さらにダイオード
２２のアノードはトランジスタ２４のベースに接続さ
れ、トランジスタ２４のエミッタはトランジスタ２５の
エミッタと接続される。ここでトランジスタ２５のベー
スがトランジスタ１６のコレクタと接続され、トランジ
スタ２５のコレクタがトランジスタ２６のベース及び抵
抗２８の一端に接続される。このトランジスタ２６のコ
レクタはトランジスタ１９のエミッタと出力端子４に接
続される。このようにして出力端子４を起点として閉ル
ープ回路３が形成される。ここで、トランジスタ２４と
トランジスタ２５のベース間の電圧差に応じてトランジ
スタ２５のコレクタから電流が流出する。この電流がト
ランジスタ２６のベースに印加されるとトランジスタ２
６のコレクタに向かって出力端子４から電流が流入す
る。ここで、トランジスタ２４のベースの電圧値はダイ
オード２１及び２２のアノードとカソード間の電圧差に
よって決定され、出力端子４の電圧値に対して約１．５
Ｖ高い値を有する。一方、トランジスタ２５のベースの
電圧値はトランジスタ１６のコレクタの電圧で与えられ
る。さらに、トランジスタ１６のコレクタと出力端子４
との間にトランジスタ１９が接続されており、このトラ
ンジスタ１９が動作しているときにはベース、エミッタ
間の電圧差が約０．７Ｖであるから、トランジスタ２４
とトランジスタ２５のベースの電圧差は０．７Ｖとな
る。この状態でトランジスタ２５のコレクタ電流値は略
零となる。

【０００６】一方、差動増幅回路１のスイッチ速度やコ
ンデンサ１８の値、電流源１７の電流値等でトランジス
タ１６のコレクタの電圧の上昇下降の速度が決定され
る。また、出力端子にはコイル７３及び抵抗３３が接続
されるので、このコイル７３の値と抵抗３３の値で決定
される時定数によって出力端子の電流に対して応答速度
が決定される。特にトランジスタ１６のコレクタの電圧
が下降するときトランジスタ１９の動作が遮断されるの
でトランジスタ２４と２５の各ベースの電圧差は出力端
子４とトランジスタ１６のコレクタの電圧差によって支
配される。トランジスタ２４と２５のベースの電圧差が
約１．５Ｖを越えるとトランジスタ２５のコレクタに後
段を駆動しうる比較的大きな電流が発生する。この電流
によって出力端子４からトランジスタ２６に向けて電流
が流入する。

【０００７】次に、出力端子４には反転アンプ６の入力
端子８とコイル７３の一端が接続され、反転アンプ６の
一端には固定電圧が与えられる。出力端子９には出力端
子４から分岐した電流が反転アンプ６で反転増幅されて
出力される。出力端子９に抵抗３３の一端が接続され、
この抵抗３３の他端がコイル７３の一端に接続されるの
で、コイル７３と抵抗３３の直列接続の両端に電流が印
加され、この電流に応じてコイル７３に磁界が発生す
る。ここで、抵抗３３の両端の電圧差とコイル７３に流
れる電流が比例する。そこで、抵抗３３の両端の電圧が
比較器７の入力端子対に入力され、この電圧に応じて比
較器７の出力端子に電圧が出力され抵抗３４を介して差
動増幅回路１の入力端子に与えられる。

【０００８】

【発明が解決しようとする課題】このように入力端子５
に信号を入力して出力端子４に駆動電流を取り出す従来
のコイル駆動装置において、反転増幅回路６及び抵抗３
３、比較器７、抵抗３４、抵抗３０、差動増幅回路１、
出力回路２によって構成される第１の閉ループが出力端
子４を起点として形成されており、さらにダイオード２
１及びダイオード２２、トランジスタ２４〜２６、抵抗
２８の第２の閉ループが出力端子４を起点として出力回
路２において形成される。このように第１、第２の閉ル
ープが存在し、しかも第１の閉ループの抵抗３０〜３４
及びコイル７３の値が個々の装置によって異なるので個
々の装置に対して安定な閉ループを形成するために第２
の閉ループの定数をこれらの値に応じて変更する必要が
あった。

【０００９】また、トランジスタ１９が動作していると
きにトランジスタ２４と２５の各ベース間電圧が０．７
Ｖであり、このトランジスタ１９の動作が停止して閉ル
ープ回路３が動作を始めるときトランジスタ２４と２５
のベース間には約１．５Ｖ程度の電圧が加わる必要があ
る。このようにベース間の電圧が０．７Ｖから１．５Ｖ
になるまでに信号によって駆動されない電圧領域が存在
する。このような領域が存在することによって出力端子
４に出力される信号に歪みが生じる。

【００１０】また、従来の出力回路にはダイオード特性
を備えた素子が必要であり、大電流が駆動できる例えば
二重拡散型ＭＯＳ（ＤＭＯＳ）トランジスタを採用する
ことができないでいた。

【００１１】

【課題を解決するための手段】上記従来の課題を解決す
るために請求項１の発明で講じた解決手段は、信号が入
力される信号端子と、一端を前記信号端子に接続した第
１の抵抗器と、第１の入力端に固定電圧源を接続し、第
２の入力端に前記第１の抵抗器の他端を接続し、前記第
１，第２の入力端の電圧差に応じた信号電圧を出力端か
ら出力する差動増幅回路と、前記信号電圧と或る固定電
圧とを比較して、前記固定電圧に対する前記信号電圧の
差電圧の極性が第１の極性である時に第１の信号電流を
発生して第１の電流経路に供給すると共に、前記差電圧
の極性が第２の極性である時に第２の信号電流を発生し
て第２の電流経路に供給する入力部、前記第１の電流経
路の第１の信号電流を電流増幅する第１の電流ミラー回
路、及び前記第２の電流経路の第２の信号電流を電流増
幅する第２の電流ミラー回路を有し、前記第１の電流ミ
ラー回路の出力用ＤＭＯＳトランジスタと前記第２の電
流ミラー回路の出力用ＤＭＯＳトランジスタとが第１の
電源端子と接地点との間に直列に接続されている出力回
路と、前記第１および第２の電流ミラー回路の出力用Ｄ
ＭＯＳトランジスタの中間接続点に接続された出力端子
と、前記出力端子に一端が接続されたコイルと、このコ
イルに流れる電流を検出して電流検出信号を出力する検
出手段と、この検出手段の出力端と前記差動増幅回路の
第２の入力端との間に接続された第２の抵抗器とを備え
たものである。

【００１２】この構成により、信号端子に入力された信
号が第１の抵抗器を介して差動増幅回路に入力され、差
動増幅回路で比較された結果の信号電圧は出力回路にお
いて比較される。出力回路の固定電圧に対して信号電圧
との差である差電圧が正極性であれば第１の電流経路に
信号電流を流し、その差電圧が負極性であれば第２の電
流経路に電流を流すことができる。尚、極性と電流経路
の選択については後述の閉ループが負帰還を形成するよ
うに選択される。次に、第１の電流経路に流れる電流値
に応じた電流が増幅されて出力回路の出力端子を介して
流出し、第２の電流経路に流れる電流値に応じた電流が
増幅されて出力端子を介して出力回路内部に流入され
る。出力端子にはコイルが接続されており、コイルに流
れる電流の極性及び値は検出手段で検出されて電流検出
信号が出力され、この電流検出信号は第２の抵抗器を介
して差動増幅回路の入力端子に入力される。ここで、信
号端子に入力された信号と検出手段の電流検出信号とが
第１の抵抗器と第２の抵抗器との比に応じて合成されて
差動増幅回路に入力される。このようにして１つの閉ル
ープが形成されるので、そのループの応答が最適となる
ようにループを構成する各構成要素の定数を調整して安
定な動作を確保することができる。

【００１３】請求項２で講じた解決手段は、出力回路の
入力部が、差動増幅回路の出力端子と、第１導電型トラ
ンジスタ及び第２導電型トランジスタの共通接続点との
間に挿入接続された第３の抵抗器と、前記第１導電型ト
ランジスタ及び前記第２導電型トラジスタのベース間に
直列に接続され直流電流が供給された第１及び第２のダ
イオードによるダイオード直列接続体と、前記第１導電
型トランジスタ若しくは前記第２導電型トランジスタの
ベースに接続された電圧源と、前記第１導電型トランジ
スタのコレクタに接続された第１の電流経路と、前記第
２導電型トランジスタのコレクタに接続された第２の電
流経路とを備えたものである。

【００１４】この構成を有することによって差動増幅回
路の出力端子の電圧と第１、第２導電型トランジスタの
エミッタの共通接続部の電圧が比較され出力端子と共通
接続部との間に挿入接続された抵抗によって電流に変換
される。共通接続部の電圧に対して前記出力端子の電圧
が低いときには、例えば第１導電型のトランジスタのコ
レクタからエミッタを介して抵抗に電流が流れ、電圧が
高いときには抵抗から第２導電型トランジスタのエミッ
タを介してコレクタに電流が流れる。ここで、共通接続
部と出力端子の電圧が等しいときには抵抗を介して電流
の流れは生じない。このとき第１導電型トランジスタと
第２導電型トランジスタが遮断状態となることを回避す
るために各トランジスタに小電流を流す構成を有する。
具体的には、第１、第２のダイオードに所定の電流を流
すことによってこの電流と等しい値の電流を第１導電型
トランジスタと第２導電型トランジスタのコレクタ間に
流すものである。このようにしてトランジスタ動作の遮
断状態を回避するので信号による電流が加わったときに
も連続したトランジスタ動作を確保することができる。
このようにして各コレクタに生じた電流は第１の電流経
路、第２の電流経路に個々に伝達される。

【００１５】

【００１６】

【００１７】請求項３で講じた解決手段は、出力回路が
第１の電流ミラー回路及び第２の電流ミラー回路とを備
えており、前記第１の電流ミラー回路においては、第１
及び第２のＤＭＯＳトランジスタのゲートが第１の電流
経路に接続され、前記第１のＤＭＯＳトランジスタのゲ
ート・ドレイン間に第１の抵抗が接続され、前記第１及
び第２のＤＭＯＳトランジスタのソース間に第２の抵抗
が接続され、出力用トランジスタとしての第２のＤＭＯ
Ｓトランジスタはソースを出力端子に接続していると共
に、ドレインを第１の電源端子に接続しており、前記第
２の電流ミラー回路においては、第３及び第４のＤＭＯ
Ｓトランジスタのゲートが第２の電流経路に接続され、
前記第３のＤＭＯＳトランジスタのゲート・ドレイン間
に第３の抵抗が接続され、前記第３及び第４のＤＭＯＳ
トランジスタのソース間に第４の抵抗が接続され、出力
用トランジスタとしての第４のＤＭＯＳトランジスタは
ドレインを出力端子に接続していると共に、ソースを接
地点に接続しているものである。

【００１８】この構成により、第１の電流経路から供給
される電流は、第１のＤＭＯＳトランジスタと第２のＤ
ＭＯＳトランジスタとで電流増幅され、第２のＤＭＯＳ
トランジスタのソースから出力端子に増幅した電流を供
給する。第１の出力部の電流増幅度は第１の抵抗と第２
の抵抗の比に応じて調整される。一方、第２の電流経路
から供給される電流は、第３のＤＭＯＳトランジスタと
第４のＤＭＯＳトランジスタとで電流増幅され、第４の
ＤＭＯＳトランジスタのドレインに出力端子から電流が
供給される。第２の出力部の電流増幅度は第３の抵抗と
第４の抵抗の比に応じて調整される。

【００１９】請求項４で講じた解決手段では、第１の電
流経路は、第１，第２のＤＭＯＳトランジスタのゲート
にコレクタを接続した第１のトランジスタと、前記第１
のトランジスタのベースにコレクタ及びベースを接続し
た第２のトランジスタとを備え、前記第１，第２のトラ
ンジスタのエミッタを第２の電源端子に接続して構成さ
れているものである。

【００２０】第１，第２のＤＭＯＳトランジスタのゲー
ト電圧は、第１の電流経路の電流値と第１の抵抗の値と
の積に応じた電圧が第１のＤＭＯＳトランジスタのゲー
ト・ソース間電圧に対して上昇する。この電圧値は、第
１の電源端子（Ｖｃｃ）の電圧値を越える場合があり、
これに対処して第２の電源端子（Booster vol.）から第
１，第２のトランジスタのエミッタに、第１の電源端子
（Ｖｃｃ）の電圧よりも高い電圧を供給する。第２のト
ランジスタが飽和しない程度に高めた電圧を第２の電源
端子から与えることで、第１の電流経路に流れる電流波
形の歪みを無くすことができる。

【００２１】

【発明の実施の形態】図１は、本発明の一実施の形態に
おける電流駆動回路を示すものである。図１において、
入力端子５に入力された信号は差動増幅回路１の一端に
抵抗３０を介して入力される。差動増幅回路１はトラン
ジスタ１１及び１２、１３、１４を備える。ここでトラ
ンジスタ１１とトランジスタ１２とで差動対を形成し、
トランジスタ１３とトランジスタ１４とで電流ミラー回
路を構成し、この電流ミラー回路を介してトランジスタ
１１のコレクタがトランジスタ１４のコレクタに接続さ
れる。さらにトランジスタ１１、１４のコレクタがトラ
ンジスタ４１のベースに接続され、このトランジスタ４
１のエミッタが接地に接続される。トランジスタ４１の
コレクタにはダイオード４３と４５が縦続に接続されダ
イオード４５のアノードから一定の電流が供給される。
この構成においてトランジスタ４１のベースに印加され
た電圧が反転増幅されてダイオード４３のカソード及び
ダイオード４５のアノードから取り出される。ダイオー
ド４５のアノードの電圧はトランジスタ４６を介して、
一方ダイオード４３のカソードの電圧はトランジスタ４
２を介して各トランジスタのエミッタに取り出される。
トランジスタ４６のエミッタとトランジスタ４２のエミ
ッタは接続され、電圧の変動に対して歪みなくトランジ
スタ４２、４６のエミッタに電圧を出力することができ
る。

【００２２】トランジスタ１１、１４のコレクタとトラ
ンジスタ４１のコレクタとの間に抵抗４４とコンデンサ
１８を直列に接続することでコイル駆動装置の周波数特
性を調整することができる。

【００２３】２は出力回路である。入力部において、Ｐ
ＮＰ型のトランジスタ５１及びＮＰＮ型のトランジスタ
５２のエミッタが接続されており、両トランジスタのベ
ース間にはダイオード５４及び５５が直列に接続され
る。ダイオード５４、５５に電流源５６の電流が供給さ
れ、トランジスタ５１のベースに電圧源５３の電圧が与
えられる。この構成を採用することでトランジスタ５２
のコレクタからトランジスタ５１のコレクタに向かって
電流源５６の電流値と等しい電流を常に流すことができ
る。

【００２４】ここで、トランジスタ４２、４６のエミッ
タ共通接続点とトランジスタ５１、５２のエミッタ共通
接続点との間に抵抗５０が接続され、抵抗５０の両端の
電圧の変動が電流に変換され、こうして変換された電流
がトランジスタ５１若しくはトランジスタ５２を介して
伝達される。トランジスタ５１、５２のエミッタ電圧に
対してトランジスタ４２、４６のエミッタ電圧が高いと
きには、その電圧差に応じた電流がトランジスタ５１の
コレクタから流出し、一方、トランジスタ５１、５２の
エミッタ電圧に対してトランジスタ４２、４６のエミッ
タ電圧が低いときには、その電圧差に応じた電流がトラ
ンジスタ５２のコレクタに流入する。トランジスタ５１
の後段には、トランジスタ５９〜６２、ＤＭＯＳトラン
ジスタ６８、６９及び抵抗６７、７０によって第２の電
流経路が形成される一方、トランジスタ５２の後段に
は、トランジスタ５７，５８、ＤＭＯＳトランジスタ６
４，６５及び抵抗６３、６６で第１の電流経路が形成さ
れている。

【００２５】第２の電流経路では、トランジスタ５９、
６０及びトランジスタ６１、６２によって個々に電流ミ
ラー回路を構成しており、トランジスタ６２のコレクタ
から電流が出力される。トランジスタ６２のコレクタは
抵抗６７の一端とＤＭＯＳトランジスタ６８、６９の各
ゲートに接続されている。抵抗６７の他端はＤＭＯＳト
ランジスタ６８のソースに接続され、さらに抵抗７０が
ＤＭＯＳトランジスタ６８のドレインと接地間に接続さ
れている。ＤＭＯＳトランジスタ６９のドレインが接地
され、このＤＭＯＳトランジスタ６９のソースは出力端
子４に接続されている。このようにして、ＤＭＯＳトラ
ンジスタ６８、６９と抵抗６７、７０で電流ミラー回路
を構成しており、トランジスタ６２のコレクタ電流値に
応じた電流が出力端子４からＤＭＯＳトランジスタ６９
のソースに流入する。この電流値は抵抗６７と抵抗７０
の比を変えて調整することができる。

【００２６】また、図１に示すように第１の電流経路で
は、ベースを共通接続したトランジスタ５７、５８は電
流ミラー回路を構成しており、トランジスタ５８のコレ
クタから電流が出力される。これらのトランジスタ５
７，５８はエミッタが第２の電源端子（Booster vol.）
に接続されており、トランジスタ５８のコレクタは抵抗
６３の一端とＤＭＯＳトランジスタ６４、６５の各ゲー
トに接続されている。抵抗６３の他端はＤＭＯＳトラン
ジスタ６４のドレインに接続され、さらに抵抗６６がＤ
ＭＯＳトランジスタ６４のソースと出力端子４との間に
接続されている。さらにＤＭＯＳトランジスタ６５のソ
ースが出力端子４に接続され、ドレインが電源端子（Ｖ
ｃｃ）に接続されている。ここで、ＤＭＯＳトランジス
タ６４、６５と抵抗６３、６６で電流ミラー回路を構成
しており、トランジスタ５８のコレクタ電流値に応じた
電流がＤＭＯＳトランジスタ６５のソースから出力端子
４に流出する。この電流値は抵抗６３と抵抗６６の比を
変えて調整することができるが、通常、抵抗６７と抵抗
７０の比と等しい値に設定される。

【００２７】以上の構成によって、トランジスタ５１、
５２のエミッタ電圧に対してトランジスタ４２、４６の
エミッタ電圧が高いときには、その電圧差に応じた電流
が出力端子４から出力回路２に流入し、トランジスタ５
１、５２のエミッタ電圧に対してトランジスタ４２、４
６のエミッタ電圧が低いときには、その電圧差に応じた
電流が出力端子４から流出する。また、トランジスタ５
１、５２のエミッタ電圧とトランジスタ４２、４６のエ
ミッタ電圧の値が等しいときには電流の流出及び流入が
なくなる。

【００２８】出力電流の流出流入がなくなる前後でもト
ランジスタ５１、５２には微少な電流を流すことができ
トランジスタの動作を停止させることがないので出力波
形の歪みを防止することができる。

【００２９】図２は、本実施形態のコイル駆動装置の周
波数特性を示したボード線図である。

【００３０】図２（ａ）において、特性ａはＤＭＯＳト
ランジスタ６８、６９と抵抗６７、７０で構成される電
流ミラー回路若しくはＤＭＯＳトランジスタ６４、６５
と抵抗６３、６６で構成される電流ミラー回路の周波数
特性を示したものである。この特性のカットオフ周波数
の位置はＤＭＯＳトランジスタのゲートとソースとの間
の寄生容量によって支配されている。これに対し特性ｂ
１はコンデンサ１８と抵抗４４で構成される高域通過フ
ィルタの特性を示したものである。特性ａのカットオフ
周波数に対して高いカットオフ周波数を特性ｂに設定さ
せている。特性ｃは入力端子５から出力端子４までの周
波数特性を特性ａとｂを除いた回路の周波数特性を示す
ものであるが、この特性はトランジスタ１１〜１４で構
成される回路の周波数特性によって決定づけられてい
る。入力端子５から出力端子４までの特性はｄ１は特性
ａ、ｂ１及びｃの合成として求められる。特性ａと特性
ｂ１のカットオフ周波数が異なるために特性ｄ１の減衰
度が急峻となる領域があり周波数帯域を狭めている。

【００３１】図２（ｂ）において、特性ａ及びｃは図２
（ａ）と同様な特性を有する。これに対し特性ｂ２はコ
ンデンサ１８と抵抗４４で構成される高域通過フィルタ
の特性を示したものである。特性ａのカットオフ周波数
に対応したカットオフ周波数を特性ｂ２に設定させるこ
とで、特性ａの高域での減衰を補正することができる。
入力端子５から出力端子４までの特性はｄ２によって示
される。この特性ｄ２は特性ａ、ｂ２及びｃの合成とし
て求められる。このように特性ａとｂ２のカットオフ周
波数を一致させることで図２（ａ）の場合に対して周波
数帯域を広げることができる。

【００３２】図３は、ＤＭＯＳトランジスタを用いた電
流ミラー回路を示す回路図である。図３において、抵抗
値Ｒ１の抵抗８０の一端とＤＭＯＳトランジスタ８１、
８２のゲートとが接続され、抵抗８０の他端がＤＭＯＳ
トランジスタ８１のドレインに接続され、さらにＤＭＯ
Ｓトランジスタ８１のソースが抵抗値Ｒ２の抵抗８３を
介して接地に接続されている。またＤＭＯＳトランジス
タ８２のソースが接地に接続されている。この構成にお
いて、抵抗８０の一端及びＤＭＯＳトランジスタ８１、
８２のゲートに電流Ｉｉｎが印加され、この電流値に応
じてＤＭＯＳトランジスタ８２のドレインに電流Ｉｏｕ
ｔが流入する。以下、その動作の詳細について説明す
る。

【００３３】ＤＭＯＳトランジスタのしきい値電圧をＶ
Ｔとし、トランジスタ８１のゲート・ソース間の電圧を
ＶＧＳ、ドレイン・ソース間の電圧をＶＤＳとする。こ
こで、ＶＤＳの値を飽和、非飽和状態に場合分けして説
明する。

【００３４】まず、ＶＤＳ ＜（ＶＧＳ−ＶＴ）／２の
とき（非飽和状態）においてＶＤＳを表す式は、 ＶＤＳ＝（Ｉｉｎ／２ｋ）×（ＶＧＳ−ＶＴ） ＝ｒ×Ｉｉｎ ・・・（１） である。尚、ｒは（ＶＧＳ−ＶＴ）／２ｋを示し、ｋは
ボルツマン定数を示す。

【００３５】次に、ＶＤＳ＞（ＶＧＳ−ＶＴ）／２のと
き（飽和状態）においてＩｉｎは、 Ｉｉｎ＝ｋ×（ＶＧＳ−ＶＴ）² ・・・（２） 次に、入力側の構成から次式が成り立つ。 ＶＤＳ＝ＶＧＳ−Ｒ１×Ｉｉｎ ・・・（３） 尚、入力側トランジスタ６１が飽和、非飽和の境界にお
いて、次式が成り立つ。 ＶＤＳ＝（ＶＧＳ−ＶＴ）／２ ・・・（４） この様子を横軸に電流Ｉｉｎをとり、縦軸に電圧ＶＤＳ
をとって図４において（１）式をｅで表し、（２）式を
ｆ、（３）式をｇで示した。

【００３６】（３）、（４）を電流Ｉｉｎについて解く
と、 Ｉｉｎ＝（ＶＧＳ＋ＶＴ）／２Ｒ１ ・・・（５） またＩｉｎは、境界においては、式（２）も満たしてい
るので、（２）、（５）からＶＧＳについて解くと、 ＶＧＳ＝｛１＋（１＋１６×Ｒ１×ｋ×ＶＴ）^(1/2)｝／４×Ｒ１×ｋ＋ＶＴ ・・・（６） が得られる。この（６）式を（５）式に代入して、 Ｉｉｎ＝［｛１＋（１＋１６×Ｒ１×ｋ×ＶＴ）^(1/2)｝／４×Ｒ１×ｋ＋２× ＶＴ］ ／ ２×Ｒ１ ・・・（７） が得られる。このときのＩｉｎをＩｉｎ１とする。

【００３７】以上から、トランジスタ８１の状態は次の
ようになる。Ｉｉｎ＜Ｉｉｎ１ （飽和状態）におい
て、 Ｉｉｎ＝ｋ×（ＶＧＳ−ＶＴ）² ＶＧＳ＝（Ｉｉｎ／ｋ）^(1/2)＋ＶＴ ・・・（８） Ｉｉｎ＞Ｉｉｎ１ （非飽和状態）において、（１）式
より ＶＤＳ＝Ｉｉｎ／２ｋ×（ＶＧＳ−ＶＴ）＝ｒ×Ｉｉｎ この式と式（３）より ＶＧＳ＝（Ｒ１＋ｒ）×Ｉｉｎ Ｒ１>>ｒ とすると ＶＧＳ＝Ｒ１×Ｉｉｎ ・・・（９） 図５（ａ）において、（８）式はｈで示され、（９）式
はｉで示される。

【００３８】またソース抵抗の効果を考慮すると、ゲー
ト電圧ＶＧは次のようになる。Ｉｉｎ＜Ｉｉｎ１ のと
き ＶＧ＝（Ｉｉｎ／ｋ）^(1/2)＋ＶＴ＋Ｒ２×Ｉｉｎ ・・・（１０） Ｉｉｎ＞Ｉｉｎ１ のとき ＶＧ＝（Ｒ１＋Ｒ２）×Ｉｉｎ ・・・（１１） 従って、Ｒ１とＲ２を適当に選ぶことによって、Ｉｉｎ
＝Ｉｉｎ１のポイントでミラー比を変えることができ
る。

【００３９】以上の結果を基に、図５（ｂ）に横軸を入
力電流Ｉｉｎとし、縦軸を出力電流Ｉｏｕｔとした特性
を示す。図５（ｂ）から、入力電流値がＩｉｎ１よりも
小さいときには出力電流と入力電流との関係は線形であ
り、入力電流がＩｉｎ１よりも大きくなると入力電流の
増加に対して急激に増加する出力電流を得ることができ
る。

【００４０】

【発明の効果】以上のように本発明によれば、第１の閉
ループの抵抗３０〜３４やコイル７３の値が個々の装置
によって異なっても、出力回路２の各定数をこれらの値
に対して変更する必要がない。

【００４１】また、出力回路２には大電流を駆動するこ
とのできる二重拡散型ＭＯＳ（ＤＭＯＳ）トランジスタ
を採用することができるので大電流を駆動することがで
きる。特に、ＤＭＯＳトランジスタで構成したミラー回
路内の抵抗値の比を調整することで立ち上がりを急峻と
した電流駆動回路を実現することができる。

【００４２】また、差動増幅回路に位相調整用のコンデ
ンサと抵抗を備えることで周波数特性を広くするように
調整することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るコイル駆動装置を
示す図

【図２】図１の周波数特性を示す図

【図３】図１に係るＤＭＯＳトランジスタを用いたミラ
ー回路を示す図

【図４】図３の各部の電圧電流特性を示す図

【図５】図３の各部の電圧電流特性を示す図

【図６】従来のハードデイスク装置を示す図

【図７】従来のコイル駆動装置を示す図

【符号の説明】 １ 差動増幅回路 ２ 出力回路 ３ 閉ループ回路 ４、５ 端子 ６ 反転アンプ ７ 比較器 ８、９ 端子 １１〜１６ トランジスタ １７ 電流源 １８ コンデンサ １９ トランジスタ ２１、２２ ダイオード ２３ 電流源 ２４〜２６ トランジスタ ２８、３０〜３４ 抵抗 ４１、４２ トランジスタ ４３ ダイオード ４４ 抵抗 ４５ ダイオード ４６ トランジスタ ５０ 抵抗 ５１、５２ トランジスタ ５３ 電圧源 ５４、５５ ダイオード ５６ 電流源 ５７〜６２ トランジスタ ６３ 抵抗 ６４、６５ ＤＭＯＳトランジスタ ６６、６７ 抵抗 ６８、６９ ＤＭＯＳトランジスタ ７０ 抵抗 ７１ アクチュエータ ７２ ヘッド ７３ コイル ７４ デイスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 慎二 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平５−304797（ＪＰ，Ａ) 実開 昭56−149598（ＪＰ，Ｕ) 実開 昭59−132395（ＪＰ，Ｕ) 実開 昭63−109597（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 6/00 - 6/24 H02P 5/00 H02P 5/28 - 5/412 H02P 7/00 - 7/01 H02P 7/36 - 7/632

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 信号が入力される信号端子と、 一端を前記信号端子に接続した第１の抵抗器と、 第１の入力端に固定電圧源を接続し、第２の入力端に前
   記第１の抵抗器の他端を接続し、前記第１，第２の入力
   端の電圧差に応じた信号電圧を出力端から出力する差動
   増幅回路と、前記信号電圧と或る固定電圧とを比較して、前記固定電
   圧に対する前記信号電圧の差電圧の極性が第１の極性で
   ある時に第１の信号電流を発生して第１の電流経路に供
   給すると共に、前記差電圧の極性が第２の極性である時
   に第２の信号電流を発生して第２の電流経路に供給する
   入力部、前記第１の電流経路の第１の信号電流を電流増
   幅する第１の電流ミラー回路、及び前記第２の電流経路
   の第２の信号電流を電流増幅する第２の電流ミラー回路
   を有し、前記第１の電流ミラー回路の出力用ＤＭＯＳト
   ランジスタと前記第２の電流ミラー回路の出力用ＤＭＯ
   Ｓトランジスタとが第１の電源端子と接地点との間に直
   列に接続されてい る出力回路と、前記第１および第２の電流ミラー回路の出力用ＤＭＯＳ
   トランジスタの中間接続点に接続された出力端子と、 前記出力端子に一端が接続されたコイルと、 このコイルに流れる電流を検出して電流検出信号を出力
   する検出手段と、 この検出手段の出力端と前記差動増幅回路の第２の入力
   端との間に接続された第２の抵抗器とを備えたコイル駆
   動装置。
2. 【請求項２】 出力回路の入力部が、 差動増幅回路の出力端と、第１導電型トランジスタ及び
   第２導電型トランジスタの共通接続点との間に挿入接続
   された第３の抵抗器と、 前記第１導電型トランジスタ及び前記第２導電型トラジ
   スタのベース間に直列に接続され直流電流が供給された
   第１及び第２のダイオードによるダイオード直列接続体
   と、前記 第１導電型トランジスタ若しくは前記第２導電型ト
   ランジスタのベースに接続された電圧源と、 前記第１導電型トランジスタのコレクタに接続された第
   １の電流経路と、 前記第２導電型トランジスタのコレクタに接続された第
   ２の電流経路と を備えていることを特徴とする請求項１
   記載のコイル駆動装置。
3. 【請求項３】 出力回路が第１の電流ミラー回路及び第
   ２の電流ミラー回路とを備えており、前記第１の電流ミラー回路においては、 第１及び第２の
   ＤＭＯＳトランジスタのゲートが第１の電流経路に接続
   され、前記第１のＤＭＯＳトランジスタのゲート・ドレ
   イン間に第１の抵抗が接続され、前記第１及び第２のＤ
   ＭＯＳトランジスタのソース間に第２の抵抗が接続さ
   れ、出力用トランジスタとしての第２のＤＭＯＳトラン
   ジスタはソースを出力端子に接続していると共に、ドレ
   インを第１の電源端子に接続しており、前記第２の電流ミラー回路においては、 第３及び第４の
   ＤＭＯＳトランジスタのゲートが第２の電流経路に接続
   され、前記第３のＤＭＯＳトランジスタのゲート・ドレ
   イン間に第３の抵抗が接続され、前記第３及び第４のＤ
   ＭＯＳトランジスタのソース間に第４の抵抗が接続さ
   れ、出力用トランジスタとしての第４のＤＭＯＳトラン
   ジスタはドレインを出力端子に接続していると共に、ソ
   ースを接地点に接続していることを特徴とする請求項１
   記載のコイル駆動装置。
4. 【請求項４】 第１の電流経路は、第１，第２のＤＭＯ
   Ｓトランジスタのゲートにコレクタを接続した第１のト
   ランジスタと、前記第１のトランジスタのベースにコレ
   クタ及びベースを接続した第２のトランジスタとを備
   え、前記第１，第２のトランジスタのエミッタを第２の
   電源端子に接続して構成されている請求項３記載のコイ
   ル駆動装置。