JP3353454B2 - 表面実装部品及びその製造方法 - Google Patents
表面実装部品及びその製造方法Info
- Publication number
- JP3353454B2 JP3353454B2 JP11137794A JP11137794A JP3353454B2 JP 3353454 B2 JP3353454 B2 JP 3353454B2 JP 11137794 A JP11137794 A JP 11137794A JP 11137794 A JP11137794 A JP 11137794A JP 3353454 B2 JP3353454 B2 JP 3353454B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- substrate
- face
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、基板の端面に抵抗体を
形成した表面実装部品及びその製造方法に関するもので
ある。
形成した表面実装部品及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】従来の基板の端面に抵抗体を形成した表
面実装部品は、実開平５−１３００４号公報に開示され
ており、その部分断面図を図５に示し、部分断面斜視図
を図６に示す。
面実装部品は、実開平５−１３００４号公報に開示され
ており、その部分断面図を図５に示し、部分断面斜視図
を図６に示す。
【０００３】図５及び図６において、３１は所望の内部
回路（図示せず）が形成された基板であり、基板３１の
表面から端面に回り込んで内部回路から引き出された内
部回路電極３２が形成され、内部回路電極３２の基板３
１の端面に形成された部分を覆うように抵抗体３３が形
成され、さらに、抵抗体３３を覆い内部回路電極３２と
絶縁した端面電極３４が形成されて、表面実装部品３５
が構成されている。
回路（図示せず）が形成された基板であり、基板３１の
表面から端面に回り込んで内部回路から引き出された内
部回路電極３２が形成され、内部回路電極３２の基板３
１の端面に形成された部分を覆うように抵抗体３３が形
成され、さらに、抵抗体３３を覆い内部回路電極３２と
絶縁した端面電極３４が形成されて、表面実装部品３５
が構成されている。
【０００４】なお、内部回路電極３２は、主に薄膜で形
成され、抵抗体３３は、例えば酸化ルテニウム又はカー
ボン等の厚膜材料が印刷、焼成されて形成されるか、若
しくは、ニッケルクローム合金、チッ化タンタル等の薄
膜が形成され、エッチングにより薄膜の不要部分が除去
されることにより形成される。また、端面電極３４は、
銀や銅などの厚膜材料が印刷、焼成されて形成される。
成され、抵抗体３３は、例えば酸化ルテニウム又はカー
ボン等の厚膜材料が印刷、焼成されて形成されるか、若
しくは、ニッケルクローム合金、チッ化タンタル等の薄
膜が形成され、エッチングにより薄膜の不要部分が除去
されることにより形成される。また、端面電極３４は、
銀や銅などの厚膜材料が印刷、焼成されて形成される。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
表面実装部品３５においては、内部回路電極３２と端面
電極３４が接近しているため、接触する危険があった。
特に、薄型の表面実装部品では、端面電極３４の高さｔ
を低くすることができないため、端面電極３４の上部
で、内部回路電極３２と端面電極３４とが接触すること
があった。
表面実装部品３５においては、内部回路電極３２と端面
電極３４が接近しているため、接触する危険があった。
特に、薄型の表面実装部品では、端面電極３４の高さｔ
を低くすることができないため、端面電極３４の上部
で、内部回路電極３２と端面電極３４とが接触すること
があった。
【０００６】また、内部回路電極３２、抵抗体３３及び
端面電極３４が、個々の基板３１ごとに形成されるた
め、その形成作業に時間がかかり量産化に適さず、表面
実装部品３５のコストが高くなっていた。
端面電極３４が、個々の基板３１ごとに形成されるた
め、その形成作業に時間がかかり量産化に適さず、表面
実装部品３５のコストが高くなっていた。
【０００７】本発明は、このような問題を解消するため
になされたものであり、マザー基板にスルーホールを形
成し、マザー基板の表裏面及びスルーホール内に、内部
回路電極、抵抗体及び端面電極を所定の形状にメッキに
より形成した後、スルーホールを通ってマザー基板を切
断することにより、抵抗体が基板の表裏面に回り込み、
内部回路電極と端面電極との接触を防止するとともに、
量産化に適した表面実装部品及びその製造方法を提供す
ることを目的とするものである。
になされたものであり、マザー基板にスルーホールを形
成し、マザー基板の表裏面及びスルーホール内に、内部
回路電極、抵抗体及び端面電極を所定の形状にメッキに
より形成した後、スルーホールを通ってマザー基板を切
断することにより、抵抗体が基板の表裏面に回り込み、
内部回路電極と端面電極との接触を防止するとともに、
量産化に適した表面実装部品及びその製造方法を提供す
ることを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の表面実装部品は、基板の表面から端面に回
り込んで第１の電極を形成し、前記基板の端面の前記第
１の電極上に抵抗体を形成し、該抵抗体上に第２の電極
を形成した表面実装部品において、前記抵抗体を前記基
板の表裏面に回り込んで形成するとともに、前記第２の
電極を前記基板の裏面に回り込んで形成したことを特徴
とする。
に、本発明の表面実装部品は、基板の表面から端面に回
り込んで第１の電極を形成し、前記基板の端面の前記第
１の電極上に抵抗体を形成し、該抵抗体上に第２の電極
を形成した表面実装部品において、前記抵抗体を前記基
板の表裏面に回り込んで形成するとともに、前記第２の
電極を前記基板の裏面に回り込んで形成したことを特徴
とする。
【０００９】また、本発明の表面実装部品の製造方法
は、マザー基板にスルーホールを形成し、該スルーホー
ルの内壁からマザー基板の表面にかけて第１の電極を形
成し、該第１の電極の少なくとも前記スルーホール内の
電極の表面及び前記マザー基板の表裏面に回り込んで抵
抗体を形成し、少なくとも前記抵抗体の表面に第２の電
極を形成し、前記スルーホールを通って前記マザー基板
を切断したことを特徴とする。
は、マザー基板にスルーホールを形成し、該スルーホー
ルの内壁からマザー基板の表面にかけて第１の電極を形
成し、該第１の電極の少なくとも前記スルーホール内の
電極の表面及び前記マザー基板の表裏面に回り込んで抵
抗体を形成し、少なくとも前記抵抗体の表面に第２の電
極を形成し、前記スルーホールを通って前記マザー基板
を切断したことを特徴とする。
【００１０】また、前記第１の電極、抵抗体及び第２の
電極をメッキにより形成したことを特徴とするものであ
る。
電極をメッキにより形成したことを特徴とするものであ
る。
【００１１】
【作用】上記の構成によれば、基板の端面の抵抗体が基
板の表裏面に回り込んで形成されているため、第１の電
極と第２の電極との距離が離れ、第１の電極と第２の電
極との接触を防止することができる。また、第１の電
極、抵抗体及び第２の電極が、スルーホールを形成した
マザー基板の状態でメッキにより形成されるため、その
形成作業時間が短縮される。
板の表裏面に回り込んで形成されているため、第１の電
極と第２の電極との距離が離れ、第１の電極と第２の電
極との接触を防止することができる。また、第１の電
極、抵抗体及び第２の電極が、スルーホールを形成した
マザー基板の状態でメッキにより形成されるため、その
形成作業時間が短縮される。
【００１２】
【実施例】以下、本発明による表面実装部品及びその製
造方法の実施例を図面を用いて説明する。図１に本発明
の実施例による表面実装部品の部分断面図を示す。図１
において、１は所望の内部回路（図示せず）が形成され
た基板であり、基板１の表面から端面に回り込んで内部
回路から引き出された内部回路電極２が形成され、基板
１の端面に形成された内部回路電極２を完全に覆うとと
もに、基板１の表裏面に回り込んで抵抗体３が形成さ
れ、さらに、基板１の端面の抵抗体３及び、基板１の裏
面の抵抗体３を覆い、内部回路電極２と接触しないよう
に端面電極４が形成され、表面実装部品５が構成されて
いる。
造方法の実施例を図面を用いて説明する。図１に本発明
の実施例による表面実装部品の部分断面図を示す。図１
において、１は所望の内部回路（図示せず）が形成され
た基板であり、基板１の表面から端面に回り込んで内部
回路から引き出された内部回路電極２が形成され、基板
１の端面に形成された内部回路電極２を完全に覆うとと
もに、基板１の表裏面に回り込んで抵抗体３が形成さ
れ、さらに、基板１の端面の抵抗体３及び、基板１の裏
面の抵抗体３を覆い、内部回路電極２と接触しないよう
に端面電極４が形成され、表面実装部品５が構成されて
いる。
【００１３】このように構成された表面実装部品５は、
抵抗体３が基板１の表裏面に回り込んで形成されている
ため、内部回路電極２と端面電極４との距離が離れ、内
部回路電極２と端面電極４との接触を防止することがで
きる。
抵抗体３が基板１の表裏面に回り込んで形成されている
ため、内部回路電極２と端面電極４との距離が離れ、内
部回路電極２と端面電極４との接触を防止することがで
きる。
【００１４】次に、表面実装部品５を方向性結合器に使
用した場合の製造方法を、図２乃至図４を用いて説明す
る。図２はマザー基板の平面図であり、図３は図２のＡ
−Ａ線断面図である。図２及び図３において、１１はマ
ザー基板であり、マザー基板１１には、切断線１１ａに
沿ってマザー基板１１の表裏面に貫通する複数のスルー
ホール１２が形成される。そして、内部回路電極とし
て、マザー基板１１の表面に方向性結合器を構成する、
入力ポート１３ａ及び第一の出力ポート１３ｂを有する
ストリップ線路１３と、第二の出力ポート１４ａ及びグ
ランドポート１４ｂを有するストリップ線路１４と、ス
ルーホール１２の内壁に、ストリップ線路１３，１４の
入力ポート１３ａ，出力ポート１３ｂ，出力ポート１４
ａ及びグランドポート１４ｂと接続される下地電極１５
が、例えば金や銅等を用いてメッキにより形成される。
なお、ストリップ線路１３，１４は、切断線１１ａで囲
まれた範囲内の全てに形成されるものであるが、図２に
おいては、一か所のみ記載し他の部分は省略している。
用した場合の製造方法を、図２乃至図４を用いて説明す
る。図２はマザー基板の平面図であり、図３は図２のＡ
−Ａ線断面図である。図２及び図３において、１１はマ
ザー基板であり、マザー基板１１には、切断線１１ａに
沿ってマザー基板１１の表裏面に貫通する複数のスルー
ホール１２が形成される。そして、内部回路電極とし
て、マザー基板１１の表面に方向性結合器を構成する、
入力ポート１３ａ及び第一の出力ポート１３ｂを有する
ストリップ線路１３と、第二の出力ポート１４ａ及びグ
ランドポート１４ｂを有するストリップ線路１４と、ス
ルーホール１２の内壁に、ストリップ線路１３，１４の
入力ポート１３ａ，出力ポート１３ｂ，出力ポート１４
ａ及びグランドポート１４ｂと接続される下地電極１５
が、例えば金や銅等を用いてメッキにより形成される。
なお、ストリップ線路１３，１４は、切断線１１ａで囲
まれた範囲内の全てに形成されるものであるが、図２に
おいては、一か所のみ記載し他の部分は省略している。
【００１５】次に、ストリップ線路１４のグランドポー
ト１４ｂと接続するスルーホール１２内の下地電極１５
の表面から、マザー基板１１の表裏面にかけて抵抗体１
６が、例えばニッケルリン等の導電率の低い金属を用い
てメッキにより形成される。
ト１４ｂと接続するスルーホール１２内の下地電極１５
の表面から、マザー基板１１の表裏面にかけて抵抗体１
６が、例えばニッケルリン等の導電率の低い金属を用い
てメッキにより形成される。
【００１６】その後、マザー基板１１の裏面及びスルー
ホール１２内の抵抗体１６の表面に、グランド電極１７
が、例えば金や銅等を用いてメッキにより形成される。
なお、グランド電極１７は、ストリップ線路１３の入力
ポート１３ａ，出力ポート１３ｂ及びストリップ線路１
４の出力ポート１４ａと接続されたスルーホール１２内
の下地電極１５と絶縁されている。
ホール１２内の抵抗体１６の表面に、グランド電極１７
が、例えば金や銅等を用いてメッキにより形成される。
なお、グランド電極１７は、ストリップ線路１３の入力
ポート１３ａ，出力ポート１３ｂ及びストリップ線路１
４の出力ポート１４ａと接続されたスルーホール１２内
の下地電極１５と絶縁されている。
【００１７】そして、マザー基板１１が切断線１１ａに
沿って切断され、図４に示すように、下地電極１５及び
グランド電極１７の抵抗体１６を覆う部分が端面に露出
された方向性結合器２０が得られる。なお、端面に露出
された下地電極１５及びグランド電極１７の抵抗体１６
を覆う部分は、外部回路と接続される端面電極となる。
また、抵抗体１６は、ストリップ線路１４のグランドポ
ート１４ｂとグランド電極１７との間に形成され、方向
性結合器２０の終端抵抗となり、その抵抗値は材料の導
電率、膜厚及び下地電極１５とグランド電極１７が対向
する面積により決定される。
沿って切断され、図４に示すように、下地電極１５及び
グランド電極１７の抵抗体１６を覆う部分が端面に露出
された方向性結合器２０が得られる。なお、端面に露出
された下地電極１５及びグランド電極１７の抵抗体１６
を覆う部分は、外部回路と接続される端面電極となる。
また、抵抗体１６は、ストリップ線路１４のグランドポ
ート１４ｂとグランド電極１７との間に形成され、方向
性結合器２０の終端抵抗となり、その抵抗値は材料の導
電率、膜厚及び下地電極１５とグランド電極１７が対向
する面積により決定される。
【００１８】以上の方法により、方向性結合器２０の表
裏面及び端面に設けられる、ストリップ線路１３，１
４，下地電極１５，抵抗体１６及びグランド電極１７
が、マザー基板１１の状態でメッキにより形成されるた
め、その形成作業時間が短縮される。なお、裏面に形成
されたグランド電極１７は、必要に応じて省略すること
ができる。
裏面及び端面に設けられる、ストリップ線路１３，１
４，下地電極１５，抵抗体１６及びグランド電極１７
が、マザー基板１１の状態でメッキにより形成されるた
め、その形成作業時間が短縮される。なお、裏面に形成
されたグランド電極１７は、必要に応じて省略すること
ができる。
【００１９】また、本発明は、方向性結合器を例にして
説明したが、方向性結合器以外に発振器、増幅器等、抵
抗体が必要な表面実装部品についても適用することが可
能である。
説明したが、方向性結合器以外に発振器、増幅器等、抵
抗体が必要な表面実装部品についても適用することが可
能である。
【００２０】
【発明の効果】以上説明したように、本発明にかかる表
面実装部品及びその製造方法によれば、基板の端面に形
成された抵抗体が、基板の表裏面に回り込んでいるた
め、内部回路電極と端面電極との距離が離れ、内部回路
電極と端面電極との接触を防止することができる。ま
た、内部回路電極、抵抗体及び端面電極が、スルーホー
ルを形成したマザー基板の状態でメッキにより形成され
るため、その形成作業時間が短縮されて量産化が図れ、
低コストの表面実装部品を提供することができる。
面実装部品及びその製造方法によれば、基板の端面に形
成された抵抗体が、基板の表裏面に回り込んでいるた
め、内部回路電極と端面電極との距離が離れ、内部回路
電極と端面電極との接触を防止することができる。ま
た、内部回路電極、抵抗体及び端面電極が、スルーホー
ルを形成したマザー基板の状態でメッキにより形成され
るため、その形成作業時間が短縮されて量産化が図れ、
低コストの表面実装部品を提供することができる。
【図１】本発明の実施例による表面実装部品の部分断面
図である。
図である。
【図２】本発明の実施例による表面実装部品の製造方法
を示す、マザー基板の平面図である。
を示す、マザー基板の平面図である。
【図３】図２のＡ−Ａ線断面図である。
【図４】本発明の実施例による表面実装部品の、（ａ）
は平面図であり、（ｂ）は底面図である。
は平面図であり、（ｂ）は底面図である。
【図５】従来の表面実装部品の部分断面図である。
【図６】図５の部分断面斜視図である。
１ 基板 ２ 内部回路電極 ３，１６ 抵抗体 ４ 端面電極 ５ 表面実装部品 １１ マザー基板 １２ スルーホール １３，１４ ストリップ線路 １５ 下地電極 １７ グランド電極 ２０ 方向性結合器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/40 Ｄ
Claims (3)
- 【請求項１】基板の表面から端面に回り込んで第１の電
極を形成し、前記基板の端面の前記第１の電極上に抵抗
体を形成し、該抵抗体上に第２の電極を形成した表面実
装部品において、前記抵抗体を前記基板の表裏面に回り
込んで形成するとともに、前記第２の電極を前記基板の
裏面に回り込んで形成したことをを特徴とする表面実装
部品。 - 【請求項２】マザー基板にスルーホールを形成し、該ス
ルーホールの内壁からマザー基板の表面にかけて第１の
電極を形成し、該第１の電極の少なくとも前記スルーホ
ール内の電極の表面及び前記マザー基板の表裏面に回り
込んで抵抗体を形成し、少なくとも前記抵抗体の表面に
第２の電極を形成し、前記スルーホールを通って前記マ
ザー基板を切断したことを特徴とする表面実装部品の製
造方法。 - 【請求項３】 前記第１の電極、抵抗体及び第２の電極
をメッキにより形成したことを特徴とする請求項２に記
載の表面実装部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11137794A JP3353454B2 (ja) | 1994-05-25 | 1994-05-25 | 表面実装部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11137794A JP3353454B2 (ja) | 1994-05-25 | 1994-05-25 | 表面実装部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07320905A JPH07320905A (ja) | 1995-12-08 |
| JP3353454B2 true JP3353454B2 (ja) | 2002-12-03 |
Family
ID=14559650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11137794A Expired - Fee Related JP3353454B2 (ja) | 1994-05-25 | 1994-05-25 | 表面実装部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353454B2 (ja) |
-
1994
- 1994-05-25 JP JP11137794A patent/JP3353454B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07320905A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353454B2 (ja) | 表面実装部品及びその製造方法 | |
| JPS6214667Y2 (ja) | ||
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH0574526A (ja) | プリント基板とコネクタおよびその接続方法 | |
| JP4285751B2 (ja) | 配線基板、及びその製造方法 | |
| JPS5924542B2 (ja) | 半導体装置用基板の製造方法 | |
| JPH07106144A (ja) | 表面実装型電子部品及びその製造方法 | |
| JP2519449B2 (ja) | プリント基板の製造方法 | |
| JPS6348145Y2 (ja) | ||
| JP2582757Y2 (ja) | 電子部品の端子構造 | |
| JP4126712B2 (ja) | 表面実装型電子部品 | |
| JPS6348111Y2 (ja) | ||
| JPH0134340Y2 (ja) | ||
| JPS5814645U (ja) | 高周波用開閉器における接地端子 | |
| JPS5863704U (ja) | チツプ抵抗器 | |
| JPS6452272U (ja) | ||
| JP2001156202A (ja) | セラミック多層基板 | |
| JPH10126201A (ja) | 表面実装型電子部品およびその製造方法 | |
| JPH02136301U (ja) | ||
| JPS63244696A (ja) | 複合回路基板の製造方法 | |
| JPS58116791A (ja) | 小型電子部品 | |
| JPH03265206A (ja) | チップ形圧電部品とその製造方法 | |
| JPH02137069U (ja) | ||
| JPS5851465U (ja) | プリント基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |