JPS6348145Y2 - - Google Patents
Info
- Publication number
- JPS6348145Y2 JPS6348145Y2 JP1981056578U JP5657881U JPS6348145Y2 JP S6348145 Y2 JPS6348145 Y2 JP S6348145Y2 JP 1981056578 U JP1981056578 U JP 1981056578U JP 5657881 U JP5657881 U JP 5657881U JP S6348145 Y2 JPS6348145 Y2 JP S6348145Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- circuit
- conductor
- ground
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000919 ceramic Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
〔考案の目的〕
(産業上の利用分野)
この考案は、セラミツク基板が用いられ、主と
して高周波用にあてられるハイブリツド集積回路
に関する。
して高周波用にあてられるハイブリツド集積回路
に関する。
(従来の技術)
主としてマイクロ波帯で用いられるハイブリツ
ド集積回路は、セラミツク基板面に金属導体を真
空蒸着した薄膜回路やペースト状の導体パターン
を印刷し焼成したいわゆる厚膜印刷回路がしばし
ば用いられている。
ド集積回路は、セラミツク基板面に金属導体を真
空蒸着した薄膜回路やペースト状の導体パターン
を印刷し焼成したいわゆる厚膜印刷回路がしばし
ば用いられている。
この型のハイブリツド集積回路現行例の高周波
スイツチを第2図に示す。この図例ではPINダイ
オード1は、バイアス端子2に印加する制御電圧
によつて、順方向あるいは逆方向にバイアスされ
高周波コネクタ3から入出力する高周波信号をオ
ン、オフする機能を備える。なお、チツプキヤパ
シタ4は、セラミツク基板5の表側の回路導体に
ハンダ付けされ、セラミツク基板の裏側に形成さ
れた接地導体6は、筐体7に接地されている。
スイツチを第2図に示す。この図例ではPINダイ
オード1は、バイアス端子2に印加する制御電圧
によつて、順方向あるいは逆方向にバイアスされ
高周波コネクタ3から入出力する高周波信号をオ
ン、オフする機能を備える。なお、チツプキヤパ
シタ4は、セラミツク基板5の表側の回路導体に
ハンダ付けされ、セラミツク基板の裏側に形成さ
れた接地導体6は、筐体7に接地されている。
(考案が解決しようとする問題点)
上記従来の回路構成に用いられているセラミツ
ク基板には、製作や加工工程で生じた固有の機械
的反りが認められる。実際使用状態にある基板を
仔細にみると、第3図a,bのいづれかの様式、
すなわち、接地導体側に凸または基板側に凸の様
式が一般的であるが、基板の高周波的な接地を確
実にするためや、基板の割れが少ない等の理由か
ら、aよりはbの配置が好まれよく用いられてき
た。しかし金属薄膜で接地導体が形成されている
場合、セラミツク基板端部で接地導体6がエツチ
ング液でオーバーエツチされたり、あるいはセラ
ミツク基板が基板端部で部分的に欠けがあつたり
して基板裏面の接地導体6が筐体7に完全に接地
されないことがある。
ク基板には、製作や加工工程で生じた固有の機械
的反りが認められる。実際使用状態にある基板を
仔細にみると、第3図a,bのいづれかの様式、
すなわち、接地導体側に凸または基板側に凸の様
式が一般的であるが、基板の高周波的な接地を確
実にするためや、基板の割れが少ない等の理由か
ら、aよりはbの配置が好まれよく用いられてき
た。しかし金属薄膜で接地導体が形成されている
場合、セラミツク基板端部で接地導体6がエツチ
ング液でオーバーエツチされたり、あるいはセラ
ミツク基板が基板端部で部分的に欠けがあつたり
して基板裏面の接地導体6が筐体7に完全に接地
されないことがある。
上記欠点を避けるために接地導体6と筐体7の
間に、第4図に示す様な突起8を備えた銅箔9を
はさんで接地をとるか、あるいは金箔やインジウ
ム箔等の比較的展性に富む金属を接地導体6と筐
体7間にはさんだり、接地導体6の一部あるいは
全面にウエルデイングして筐体7との確実な接地
をとることが行われている。しかし、第2図の高
周波回路では特に入出力コネクタ直下の接地を確
実にとるという事が高周波特性上重要であるが、
中央部での接地は、基板端部での接地が確実であ
る限りほとんど問題とならない。それ故このよう
な現行のハイブリツド回路では接地工程を余分に
要し作業時間を要している点で不都合である。
間に、第4図に示す様な突起8を備えた銅箔9を
はさんで接地をとるか、あるいは金箔やインジウ
ム箔等の比較的展性に富む金属を接地導体6と筐
体7間にはさんだり、接地導体6の一部あるいは
全面にウエルデイングして筐体7との確実な接地
をとることが行われている。しかし、第2図の高
周波回路では特に入出力コネクタ直下の接地を確
実にとるという事が高周波特性上重要であるが、
中央部での接地は、基板端部での接地が確実であ
る限りほとんど問題とならない。それ故このよう
な現行のハイブリツド回路では接地工程を余分に
要し作業時間を要している点で不都合である。
この考案は上記従来の問題点に鑑み、改良され
たハイブリツド回路の構造を提供するものであ
る。
たハイブリツド回路の構造を提供するものであ
る。
(問題点を解決するための手段)
この考案にかかるハイブリツド集積回路は、セ
ラミツク基板の一面に回路が形成され、他面全面
に接地導体が設けられているハイブリツド集積回
路において、前記セラミツク基板上の回路の入出
力部の直下の接地導体面に形成された接地電極導
体膜を具備することを特徴とする。
ラミツク基板の一面に回路が形成され、他面全面
に接地導体が設けられているハイブリツド集積回
路において、前記セラミツク基板上の回路の入出
力部の直下の接地導体面に形成された接地電極導
体膜を具備することを特徴とする。
(作用)
この考案はこのような欠点を除去するもので、
セラミツク基板の表面上の回路の入出力部の直下
のセラミツク基板裏面に接地電極導体膜を設け、
この接地電極導体膜と筐体との接地を確実にする
ことで、セラミツク基板裏面の接地を量産に適す
るよう良好にする。
セラミツク基板の表面上の回路の入出力部の直下
のセラミツク基板裏面に接地電極導体膜を設け、
この接地電極導体膜と筐体との接地を確実にする
ことで、セラミツク基板裏面の接地を量産に適す
るよう良好にする。
(実施例)
以下、この考案の一実施例につき図面を参照し
て説明する。第1図は、この例の高周波スイツチ
を示すもので、aは斜視図、bはその横断面図で
ある。この例では、接地電極導体膜10がセラミ
ツク基板の表面上に形成された回路の入出力部直
下のセラミツク基板裏面に設けられている。な
お、符号1〜5及び7は第2図と同義に用いてあ
る。このような接地電極導体膜は二枚のスクリー
ンを用い、厚膜導体ペーストをまず接地面に塗
り、焼成した後、さらに周辺域にのみ選択的にス
クリーン印刷し、再び焼成して作ることができ
る。
て説明する。第1図は、この例の高周波スイツチ
を示すもので、aは斜視図、bはその横断面図で
ある。この例では、接地電極導体膜10がセラミ
ツク基板の表面上に形成された回路の入出力部直
下のセラミツク基板裏面に設けられている。な
お、符号1〜5及び7は第2図と同義に用いてあ
る。このような接地電極導体膜は二枚のスクリー
ンを用い、厚膜導体ペーストをまず接地面に塗
り、焼成した後、さらに周辺域にのみ選択的にス
クリーン印刷し、再び焼成して作ることができ
る。
この例では、高周波コネクタ3の直下、すなわ
ち、回路の入出力部直下の接地電極導体膜10が
筐体7に接地されることになるため、高周波がセ
ラミツク基板裏面の接地導体と筐体間にまわり込
むのが防止され接地導体中央域が第1図bに示す
ように筐体7と離れていても問題を生じない。ま
た、反りのあるセラミツク基板に厚膜印刷をして
接地導体を形成した場合でも、電極導体膜を設け
ることにより接地を不完全にすることがない。さ
らに、上に述べたように高周波回路の接地が完全
にできる点以外にも、第1図に示す様に直流電流
を流すループが接地部分を含んで形成されている
時、筐体の機械的歪、振動等に対し直流電流値が
安定であるという利点も数えられる。
ち、回路の入出力部直下の接地電極導体膜10が
筐体7に接地されることになるため、高周波がセ
ラミツク基板裏面の接地導体と筐体間にまわり込
むのが防止され接地導体中央域が第1図bに示す
ように筐体7と離れていても問題を生じない。ま
た、反りのあるセラミツク基板に厚膜印刷をして
接地導体を形成した場合でも、電極導体膜を設け
ることにより接地を不完全にすることがない。さ
らに、上に述べたように高周波回路の接地が完全
にできる点以外にも、第1図に示す様に直流電流
を流すループが接地部分を含んで形成されている
時、筐体の機械的歪、振動等に対し直流電流値が
安定であるという利点も数えられる。
この考案で接地電極導体膜は厚膜導体に限定さ
れない。しかしセラミツク基板の反りは通常基板
の長さ10mm当り0.03mm程度あるので、厚膜導体を
用いることが有効である。厚膜導体は、例えば銀
(Ag)およびパラジウム(Pd)を適当なバイン
ダに分散し、セラミツク基板の上に印刷し高温で
焼成したもので良く、薄膜導体に比べ高周波損失
が多少大きいが、接地導体に用いる場合はその影
響は微少であり高周波損失はほとんど増大しな
い。
れない。しかしセラミツク基板の反りは通常基板
の長さ10mm当り0.03mm程度あるので、厚膜導体を
用いることが有効である。厚膜導体は、例えば銀
(Ag)およびパラジウム(Pd)を適当なバイン
ダに分散し、セラミツク基板の上に印刷し高温で
焼成したもので良く、薄膜導体に比べ高周波損失
が多少大きいが、接地導体に用いる場合はその影
響は微少であり高周波損失はほとんど増大しな
い。
上に述べたようにこの考案によれば、セラミツ
ク基板表面上の回路の入出力部の直下の裏面に接
地電極導体膜を設けることで接地を確実、容易に
し、しかも量産化に適したハイブリツド集積回路
を提供できたものである。
ク基板表面上の回路の入出力部の直下の裏面に接
地電極導体膜を設けることで接地を確実、容易に
し、しかも量産化に適したハイブリツド集積回路
を提供できたものである。
第1図aはこの考案の高周波スイツチを示す斜
視図、第1図bは断面図、第2図は従来の高周波
スイツチを示す斜視図、第3図a,bは第2図の
スイツチでセラミツク基板と筐体との接触状態を
示すいずれも断面図、第4図は第2図のスイツチ
に適用するための突起を有する銅箔の斜視図であ
る。 1…PINダイオード、2…バイアス端子、3…
高周波コネクタ、4…チツプキヤパシタ、5…セ
ラミツク基板、6…接地導体、7…筐体、8…突
起、9…銅箔、10…接地電極導体膜。
視図、第1図bは断面図、第2図は従来の高周波
スイツチを示す斜視図、第3図a,bは第2図の
スイツチでセラミツク基板と筐体との接触状態を
示すいずれも断面図、第4図は第2図のスイツチ
に適用するための突起を有する銅箔の斜視図であ
る。 1…PINダイオード、2…バイアス端子、3…
高周波コネクタ、4…チツプキヤパシタ、5…セ
ラミツク基板、6…接地導体、7…筐体、8…突
起、9…銅箔、10…接地電極導体膜。
Claims (1)
- セラミツク基板の一面に回路が形成され、他面
全面に接地導体が設けられているハイブリツド集
積回路において、前記セラミツク基板上の回路の
入出力部の直下の接地導体面に形成された接地電
極導体膜を具備することを特徴とするハイブリツ
ド集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981056578U JPS6348145Y2 (ja) | 1981-04-21 | 1981-04-21 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981056578U JPS6348145Y2 (ja) | 1981-04-21 | 1981-04-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57170569U JPS57170569U (ja) | 1982-10-27 |
JPS6348145Y2 true JPS6348145Y2 (ja) | 1988-12-12 |
Family
ID=29853078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981056578U Expired JPS6348145Y2 (ja) | 1981-04-21 | 1981-04-21 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6348145Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5085877A (ja) * | 1973-12-04 | 1975-07-10 |
-
1981
- 1981-04-21 JP JP1981056578U patent/JPS6348145Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5085877A (ja) * | 1973-12-04 | 1975-07-10 |
Also Published As
Publication number | Publication date |
---|---|
JPS57170569U (ja) | 1982-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6348145Y2 (ja) | ||
JPH09238041A (ja) | 圧電素子板の接続端子構造及びその製造方法 | |
JPH1155008A (ja) | 高周波用電力抵抗器 | |
JP2585337B2 (ja) | 高周波回路基板装置 | |
US5484962A (en) | Electrical device provided with three terminals | |
JP2557081Y2 (ja) | マイクロ・ストリップラインフィルタ | |
JP2869913B2 (ja) | ストリップラインフィルタ | |
JP2961896B2 (ja) | 伝送線路 | |
KR0123080B1 (ko) | 마이크로파 트랜지스터의 장착구조 | |
JPH0729658Y2 (ja) | 回路基板 | |
JP2556410Y2 (ja) | 集合電子部品 | |
JPH01112793A (ja) | 回路基板 | |
JPS62269349A (ja) | 半導体装置 | |
JPH08162356A (ja) | チップ電子部品 | |
JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
JP2561023Y2 (ja) | 高周波回路装置 | |
JPH09275001A (ja) | 薄膜回路基板 | |
JP3353454B2 (ja) | 表面実装部品及びその製造方法 | |
JPH10284927A (ja) | 平面アンテナ構造 | |
JPS5814645U (ja) | 高周波用開閉器における接地端子 | |
JPS58219702A (ja) | チツプ抵抗器の製造方法 | |
JPS60184306U (ja) | プリント化アンテナ | |
JPH0583008A (ja) | マイクロ波ic型アイソレータ | |
JPH0580010U (ja) | チップストリップライン | |
JPS61187204A (ja) | チツプ形抵抗器の製造方法 |