JP3350237B2 - エッチング方法及び装置 - Google Patents

エッチング方法及び装置

Info

Publication number
JP3350237B2
JP3350237B2 JP20395694A JP20395694A JP3350237B2 JP 3350237 B2 JP3350237 B2 JP 3350237B2 JP 20395694 A JP20395694 A JP 20395694A JP 20395694 A JP20395694 A JP 20395694A JP 3350237 B2 JP3350237 B2 JP 3350237B2
Authority
JP
Japan
Prior art keywords
thin film
mask plate
substrate
etching
active gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20395694A
Other languages
English (en)
Other versions
JPH0869993A (ja
Inventor
治樹 森
幸二 下村
幸正 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20395694A priority Critical patent/JP3350237B2/ja
Priority to US08/520,109 priority patent/US5766494A/en
Publication of JPH0869993A publication Critical patent/JPH0869993A/ja
Application granted granted Critical
Publication of JP3350237B2 publication Critical patent/JP3350237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体素子製造プロ
セス又はその他の分野の薄膜のエッチング方法及び装置
に関するもので、特に半導体ウェ−ハ上に形成された多
結晶シリコン又はシリコン窒化物薄膜を所望の形状に加
工するために使用されるものである。
【0002】
【従来の技術】半導体素子等の製造プロセスにおいて
は、半導体ウェ−ハ上に多結晶シリコンやシリコン窒化
膜を形成する工程と、この薄膜の所望のパタ−ン部分を
マスクとして不要部分をエッチング除去する工程とが交
互に行われる。
【0003】所望パタ−ン巾が10-6〜10-7mレベル
の微細寸法の加工が必要な場合は、感光性有機薄膜であ
るフォトレジストを写真蝕刻法により加工した膜をマス
クとして不要部分をエッチングする方法が用いられる。
【0004】
【発明が解決しようとする課題】ところで、例えば半導
体ウェ−ハの裏面側や端面部分に形成された膜を除去す
る場合のように所望パタ−ン巾が10-3mレベルである
場合も同様にフォトレジストをマスクとして用いて加工
すると、工程数が多くなり多大な時間とコストがかかる
という問題点がある。
【0005】また、フォトレジストを用いない簡便なマ
スク方法として、所望のパタ−ン形状を有するマスク板
片を半導体ウェ−ハ上に接触させて設置し、これをマス
クとしてドライエッチングする方法が考えられる。この
方法では、時間及びコストが低減されるが、半導体ウェ
−ハ表面に傷が入ったり、塵埃が付着するなどの問題点
がある。
【0006】また、上記のようにマスク板片をウェ−ハ
上に接触させるのではなく、マスク板片をウェ−ハ表面
と近接した位置に対向させる方式では、ウェ−ハ表面に
傷等がつくことはないが、マスク特性の劣化という問題
点がある。この問題点とは、ウェ−ハ表面とマスク板片
の端部との間から活性ガスが侵入し、除去してはならな
い所望のパタ−ン部分の薄膜をエッチングしてしまい、
パタ−ンの端部に数mmにわたり薄膜の厚さが傾斜を持
って分布する部分ができてしまうことである。
【0007】この発明は上記のような事情を考慮してな
されたものであり、その目的は、所望のパタ−ン巾寸法
が10-3mレベルである場合、時間とコストを低減する
と同時にパタ−ンにおける傷や塵埃の発生を防止し、且
つマスク端部からの活性ガスの侵入によるマスク特性の
劣化を低減したエッチング方法及び装置を提供すること
にある。
【0008】
【課題を解決するための手段】この発明は、上記課題を
解決するため、被処理基板の表面上に第1の薄膜を形成
する工程と、前記第1の薄膜のマスクとして使用され、
かつ前記第1の薄膜よりも面積の小さいマスク板片の表
面上に、前記第1の薄膜をエッチングするための活性ガ
スを消費する第2の薄膜を形成する工程と、前記第1の
薄膜と前記第2の薄膜とが100μm以下の間隔を設け
て対向するように、前記被処理基板と前記マスク板片と
を固定する工程と、前記マスク板片をマスクとして、前
記活性ガスの一部を前記第2の薄膜で消費するととも
に、前記マスク板片で覆われていない前記第1の薄膜を
前記活性ガスによりエッチングする工程と、を具備する
ことを特徴としている。
【0009】また、前記活性ガスは、励起した弗素元素
を含むガスであることを特徴としている。また、前記第
2の薄膜は、単結晶シリコン、多結晶シリコン、P又は
Asをドーピングした多結晶シリコン、シリコン窒化
またはニッケルのうちのいずれかであることを特徴
としている。
【0010】また、反応容器と、前記反応容器内に設け
られ、表面に第1の薄膜が形成された被処理基板を支持
する支持手段と、前記支持手段の上方に設けられ、前記
第1の薄膜よりも小さな面積を有し、表面に前記第1の
薄膜をエッチングするための活性ガスを消費する第2の
薄膜が形成されたマスク板片を前記被処理基板の表面と
100μm以下の間隔を設けて対向させた状態で固定す
る固定手段と、前記マスク板片をマスクとして、前記活
性ガスの一部を前記第2の薄膜で消費するとともに、前
記マスク板片で覆われていない前記第1の薄膜を前記活
性ガスによりエッチングする際、前記被処理基板に前記
活性ガスを供給する活性ガス供給手段と、を具備するこ
とを特徴としている。
【0011】また、前記第2の薄膜を加熱又は冷却する
手段をさらに含むことを特徴としている。また、前記被
処理基板の反りを矯正する手段をさらに含むことを特徴
としている。
【0012】
【作用】この発明は、フォトレジストをマスクとして用
いて加工するのではなく、マスク板片をマスクとして用
いて被処理基板上の薄膜を加工しているため、工程数を
少なくすることができる。この結果、時間とコストを低
減することができる。
【0013】また、被処理基板の表面とマスク板片との
間に所定の間隔を設けているため、被処理基板の表面に
おける傷や塵埃の発生を防止することができる。また、
被処理基板の表面とマスク板片との間に所定の間隔を設
けているため、被処理基板をエッチングするとき、その
間隔から活性ガスが侵入する。この際、マスク板片の表
面に前記活性ガスを消費する薄膜を設けているため、こ
の薄膜によって前記活性ガスが消費される。これによ
り、被処理基板上の所望パタ−ンの薄膜が前記活性ガス
によってエッチングされることを抑制することができ
る。この結果、パタ−ンの端部に薄膜の厚さが傾斜を持
って分布する部分を少なくすることができる。したがっ
て、マスク板片の端部と被処理基板との隙間からの活性
ガスの侵入によるマスク特性の劣化を低減することがで
きる。
【0014】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。図1は、この発明の第1の実施例によ
るエッチング装置を示す構成図である。反応容器1には
活性ガスを導入するガス導入口1a及び反応生成ガス等
を図示せぬ排気ポンプによって排気するガス排気口1b
が設けられている。反応容器1内には支持台2が設けら
れており、この支持台2の上には被処理基板3を支持す
る支持棒4が設けられている。この支持棒4の上方には
所望の形状を有するマスク板片5を固定する固定棒6が
設けられている。前記支持棒4は、マスク板片5と被処
理基板3との間の距離を10〜100μmに調整できる
ように構成されている。
【0015】前記ガス導入口1aには輸送管7の一端が
設けられており、この輸送管7の他端には石英放電管8
の一端が設けられている。この石英放電管8の外側には
μ波アプリケ−タ−9が放電管8を覆うように設けられ
ており、このμ波アプリケ−タ−9には図示せぬμ波電
源からμ波を導入するμ波導入口9aが設けられてい
る。前記石英放電管8の他端にはガス供給口8aが設け
られている。
【0016】次に、この発明の第1の実施例によるエッ
チング方法を、図1に示すエッチング装置を参照しなが
ら説明する。先ず、支持棒4の上には被処理基板3とし
てシリコンウェ−ハ3が載置される。このシリコンウェ
−ハ3は、その表面上に厚さが100nmの図示せぬ熱
酸化膜が形成され、この熱酸化膜の上にCVD(Chemica
l Vapor Deposition) 法により厚さが400nmの図示
せぬ多結晶シリコン膜が堆積されている。
【0017】この後、固定棒6には直径が前記シリコン
ウェ−ハ3のそれより6mm小さい第1のマスク板片5
が固定される。この際、第1のマスク板片5の表面をシ
リコンウェ−ハ3の表面に対向させて固定し、マスク板
片5とシリコンウェ−ハ3との間の距離を支持棒4の上
下移動により10μmに調整すると共に、第1のマスク
板片5の中心軸をシリコンウェ−ハ3のそれに合わせ
る。これによって、このシリコンウェ−ハ3の最外周3
mmを除く内側部分は第1のマスク板片5によりマスク
される。前記第1のマスク板片5は、シリコンウェ−ハ
5の表面上に厚さが800nmの図示せぬ熱酸化膜が形
成され、この熱酸化膜の上にCVD法により厚さが40
0nmの図示せぬ多結晶シリコン膜が堆積されている。
【0018】次に、流量が150sccmに調節された
CF4 と流量が60sccmに調節されたO2 との混合
ガスは、ガス供給口8aから石英放電管8内に供給され
る。この後、μ波電源によって、出力が700Wで、
2.45GHzのμ波がμ波アプリケ−タ−9のμ波導
入口9aから石英放電管8に供給される。これにより、
石英放電管8の内部において、放電が発生し、励起した
弗素元素を含む図示せぬ活性ガスが形成される。
【0019】この後、この活性ガスは、輸送管7を経
て、ガス導入口1aから反応容器1内に入れられる。次
に、この反応容器1内において、第1のマスク板片5を
マスクとしてシリコンウェ−ハ3が前記活性ガスにより
2.2分間エッチングされる。これにより、シリコンウ
ェ−ハ3表面上の最外周3mmの部分の多結晶シリコン
膜がエッチング除去され、シリコンウェ−ハ3表面上の
内側部分の多結晶シリコン膜が残される。この際の反応
容器1内の圧力は、排気系のコンダクタンス調整により
40Paとされている。この後、前記エッチングによる
反応生成ガス及び未反応ガスは、排気口1bより排気ポ
ンプによって排気される。
【0020】尚、前記活性ガスによるエッチング時間を
2.2分間としたのは、次のような予備実験の結果によ
るものである。前記第1のマスク板片5をマスクとし
て、前記シリコンウェ−ハ3の最外周3mmの部分の多
結晶シリコン膜を、第1の実施例と同様の条件において
エッチングした場合のエッチング速度を求めると、約2
00nm/minであった。また、シリコンウェ−ハ3
上の最外周3mmの部分の多結晶シリコン膜は完全に除
去する必要がある。したがって、前記エッチング速度よ
り下記式(1)の通り、1割の時間を安全係数として見
込んだエッチング時間を設定した。 (エッチング時間)=(多結晶シリコン膜厚)×(安全係数)/(エッチング速度 ) =400nm×1.1/200nm/min =2.2min …(1) 上記第1の実施例によりエッチングされたシリコンウェ
−ハと比較するために、次のような実験を行った。第2
のマスク板片5aとしては、シリコンウェ−ハ5aの表
面上に厚さが800nmの図示せぬ熱酸化膜が形成され
たものを用いている。これ以外は、第1の実施例と同様
なものを用いて、同様なエッチング条件で被処理基板3
であるシリコンウェ−ハ3aをエッチングしている。
【0021】図2は、第1の実施例により被処理基板が
エッチングされた場合及び前記実験により被処理基板が
エッチングされた場合それぞれの被処理基板上の直径方
向の距離と被処理基板上の多結晶シリコン膜厚との関係
を示すグラフである。活性ガスによるエッチングの終了
した被処理基板3について、その直径方向において多結
晶シリコン膜の膜厚の測定を行い、この測定結果をプロ
ットしたものである。マスク板片5、5aの端部に当た
る部分を基準点、即ちX=0としている。
【0022】参照符号11は、第1の実施例における第
1のマスク板片5をマスクとしてエッチングされた被処
理基板3上の多結晶シリコン膜の厚さと被処理基板上の
位置との関係をプロットしたものである。参照符号12
は、前記実験における第2のマスク板片5aをマスクと
してエッチングされた被処理基板3a上の多結晶シリコ
ン膜の厚さと被処理基板3a上の位置との関係をプロッ
トしたものである。
【0023】この図から、第1の実施例による場合及び
前記実験による場合それぞれにおけるシリコンウェ−ハ
3、3aの外周部分では多結晶シリコン膜の残膜は見ら
れないことがわかる。
【0024】また、マスク板片5aとして前記実験によ
るものを用いた場合、X>3mmの領域では多結晶シリ
コン膜が全くエッチングされていないが、0mm<X<
3mmの領域12aでは多結晶シリコン膜が一部エッチ
ングされている。これは、エッチングの際、マスク板片
5aの端部とシリコンウェ−ハ3との間dから活性ガス
が侵入することによって、所望パタ−ンの端部に数mm
にわたって多結晶シリコン膜の厚さが傾斜をもってしま
う現象12aが発生していることを示している。
【0025】これに対して、マスク板片5として第1の
実施例によるものを用いた場合、X>1.5mmの領域
では多結晶シリコン膜が全くエッチングされていない
が、0mm<X<1.5mmの領域11aでは多結晶シ
リコン膜が一部エッチングされている。これは、所望パ
タ−ンの端部に多結晶シリコン膜の厚さが傾斜を持って
分布する現象11aそのものは発生しているが、その巾
は前記実験によるものの3mmに対して1.5mm程度
に減少しているから、第1の実施例におけるマスク板片
5の方がマスクとしてより良好であることを示してい
る。
【0026】つまり、上記第1の実施例における第1の
マスク板片5をマスクとして被処理基板3をエッチング
した方が前記実験における第2のマスク板片5aをマス
クとして被処理基板3aをエッチングするより、所望パ
タ−ンの端部に多結晶シリコン膜の厚さが傾斜を持って
分布するという現象を抑えることができる。
【0027】この理由について次に説明する。エッチン
グマスクとして用いた前記実験における第2のマスク板
片5aの表面に形成された熱酸化膜は、被処理基板上の
多結晶シリコン膜と比較して、活性ガスとして用いた弗
素原子を含む活性種との反応性が低い。このため、第2
のマスク板片5aの端部と被処理基板3aとの隙間dか
ら侵入した活性ガスは、マスク板片5a上の熱酸化膜と
はほとんど反応せず、被処理基板3a上の多結晶シリコ
ン膜とのみ反応する。これにより、前記活性ガスは前記
隙間から被処理基板3aの中心部に向かってより長い距
離にわたって侵入し、被処理基板3a上の所望のパタ−
ンの多結晶シリコン膜のエッチングが起こる。
【0028】これに対して、第1の実施例における第1
のマスク板片5の表面に形成された多結晶シリコン膜
は、被処理基板3上の多結晶シリコン膜と比較して、活
性ガスとの反応性が全く同じである。このため、第1の
マスク板片5の端部と被処理基板3との隙間dから侵入
した活性ガスは、被処理基板3上の多結晶シリコン膜と
マスク板片5上の多結晶シリコン膜との両方に反応し、
活性ガスの消費又は失活が前記実験における場合の2倍
となる。これにより、前記隙間から侵入した活性ガスの
濃度は被処理基板3の中心部に向かうに従い急減少し、
多結晶シリコン膜のエッチング速度は急低下する。この
結果、被処理基板3上において所望パタ−ンの端部に多
結晶シリコン膜の厚さが傾斜を持って分布する領域を小
さくすることができる。
【0029】尚、上記第1の実施例では、被処理基板3
の上に多結晶シリコン膜を形成し、この多結晶シリコン
膜を、表面に多結晶シリコン膜が形成された第1のマス
ク板片5をマスクとしてエッチングしているが、被処理
基板3の上に他の膜を形成し、この他の膜を第1のマス
ク板片5をマスクとしてエッチングすることも可能であ
る。
【0030】また、被処理基板3の上の多結晶シリコン
膜を、表面に多結晶シリコン膜が形成された第1のマス
ク板片5をマスクとしてエッチングしているが、被処理
基板3の上の多結晶シリコン膜を、表面に他の膜が形成
された第1のマスク板片5をマスクとしてエッチングす
ることも可能である。この他の膜とは、例えば単結晶シ
リコン、多結晶シリコン、P又はAsをド−ピングした
多結晶シリコン、シリコン窒化物、シリコン酸化物、ま
たはニッケル等である。
【0031】また、第1のマスク板片5とシリコンウェ
−ハ3との間の距離を支持棒4の上下移動により10μ
mとしているが、前記距離は10μm以上100μm以
下であれば、他の距離であっても良い。
【0032】上記第1の実施例によれば、フォトレジス
トをマスクとして用いて加工するのではなく、第1のマ
スク板片5をマスクとして用いて被処理基板3上の多結
晶シリコン膜を加工しているため、工程数を少なくする
ことができる。この結果、時間とコストを低減すること
ができる。
【0033】また、被処理基板3の表面と第1のマスク
板片5との間に約10μmの間隔を設けているため、被
処理基板3の表面における傷や塵埃の発生を防止するこ
とができる。
【0034】また、被処理基板3の表面と第1のマスク
板片5との間に約10μmの間隔を設けているため、そ
の間隔から活性ガスが侵入する。この際、第1のマスク
板片5の表面に多結晶シリコン膜を設けているため、こ
の多結晶シリコン膜によって前記活性ガスが消費又は失
活される。これにより、被処理基板3上の所望パタ−ン
の多結晶シリコン膜が前記活性ガスによってエッチング
されることを抑制することができる。この結果、パタ−
ンの端部に薄膜の厚さが傾斜を持って分布する部分を少
なくすることができる。したがって、マスク板片5の端
部と被処理基板3との隙間からの活性ガスの侵入による
マスク特性の劣化を低減することができる。
【0035】尚、上記第1の実施例では、被処理基板3
よりも直径が6mm小さいシリコンウェ−ハをマスク板
片5として用いているが、マスク板片の形状は円形など
に限るものではなく、他の形状であっても良い。例え
ば、表面上に多結晶シリコン膜を成膜したシリコン基板
を図3に示す形状に加工したマスク板片15をマスクと
して用いることも可能である。
【0036】図4は、図3に示すマスク板片15をマス
クとしてエッチングするための被処理基板としての半導
体基板を示す平面図であり、この半導体基板の表面に形
成された素子の配列の一例を示すものである。被処理基
板であるシリコン基板16の表面上には正方形からなる
素子領域14が32個形成されている。即ち、この被処
理基板上には、正方形からなる素子領域14が縦6個、
横6個の配列から四隅の素子領域を欠落させた32個の
素子領域14が形成されている。
【0037】図3に示すマスク板片15は、前記32個
の素子領域14の形状よりも外側へ2mmずつ大きく余
裕を取った形状を有するものである。このマスク板片1
5を用いて図4に示すシリコン基板16上に形成された
多結晶シリコン膜はエッチングされる。これにより、シ
リコン基板16の表面上における前記32個の素子領域
14以外の領域17の多結晶シリコン膜は除去される。
【0038】図5は、この発明の第2の実施例によるエ
ッチング装置を示す構成図であり、図1と同一部分には
同一符号を付し、第1の実施例と異なる部分についての
み説明する。
【0039】支持棒4の上方にはマスク板片5を加熱す
る加熱手段である熱板21が設けられている。この熱板
21は所望の形状を有しており、マスク板片5は熱板2
1と同じ形状を有する。この熱板21の上には熱板21
を固定する固定棒6が設けられている。この固定棒6を
通して熱板21には電流が供給され、熱板21における
第1のマスク板片5が取り付けられた部分を加熱するこ
とができる構造とされている。
【0040】次に、この発明の第2の実施例によるエッ
チング方法を、図5に示すエッチング装置を参照しなが
ら説明する。この際、第1の実施例と同一部分について
の説明は省略する。
【0041】支持棒4の上にシリコンウェ−ハ3が載置
された後、熱板21に第1のマスク板片5が取り付けら
れる。次に、固定棒6を通して熱板21に電流が供給さ
れることにより、熱板21における第1のマスク板片5
が取り付けられた部分は加熱される。そして、第1のマ
スク板片5の表面温度は200℃とされる。この後、混
合ガスは、ガス供給口8aから石英放電管8内に供給さ
れる。
【0042】上記第2の実施例においても第1の実施例
と同様の効果を得ることができる。また、第1のマスク
板片5の表面を200℃に加熱した状態で、このマスク
板片5をマスクとしてシリコンウェ−ハ3表面上の多結
晶シリコン膜を活性ガスによりエッチングしている。こ
のため、このエッチングの際、第1のマスク板片5の端
部とシリコンウェ−ハ3との間から侵入した活性ガス
は、シリコンウェ−ハ3上の多結晶シリコン膜に比べ
て、第1のマスク板片5上の多結晶シリコン膜とより多
く反応する。つまり、第1のマスク板片5上の多結晶シ
リコン膜の温度を200℃とすることで、この多結晶シ
リコン膜の反応性はシリコンウェ−ハ3上のそれに比べ
て約2倍に上昇する。この結果、図2に示す1.0mm
<Xの領域で被処理基板3上の多結晶シリコン膜は、ほ
とんどエッチングされなかった。即ち、被処理基板3上
の多結晶シリコン膜と同等以上に活性ガスと反応する物
質を第1のマスク板片5上に設けることにより、第1の
マスク板片5の端部と被処理基板3との間に活性ガスが
侵入した際、この活性ガスをマスク板片5上の物質と優
先的に反応させることができる。したがって、前記活性
ガスが被処理基板3上の多結晶シリコン膜と反応するこ
とを、第1の実施例の場合より抑えることができる。
【0043】尚、上記第2の実施例では、支持棒4の上
方にはマスク板片5の表面上の薄膜を加熱する加熱手段
21を設けているが、支持棒4の上方にはマスク板片5
の表面上の薄膜を冷却する冷却手段を設けることも可能
である。
【0044】図6は、この発明の第3の実施例によるエ
ッチング装置を示す構成図であり、図1と同一部分には
同一符号を付し、第1の実施例と異なる部分についての
み説明する。
【0045】反応容器1内には被処理基板3を載置する
サセプター23が設けられている。このサセプター23
は静電気力によって被処理基板3を密着させて載置する
ことができる構造となっている。即ち、サセプター23
は、被処理基板3に反りがある場合、その反りを静電気
力によって矯正することができるように構成されてい
る。このサセプター23の上方にはマスク板片5を固定
する固定棒6が設けられている。この固定棒6は、上下
移動させることができるようになっており、マスク板片
5と被処理基板3との間の距離を10〜100μmに調
整できるように構成されている。
【0046】次に、この発明の第3の実施例によるエッ
チング方法を、図6に示すエッチング装置を参照しなが
ら説明する。この際、第1の実施例と同一部分について
の説明は省略する。
【0047】先ず、サセプター23の上には被処理基板
3としてのシリコンウェ−ハ3が載置される。この際、
シリコンウェ−ハ3の反りはサセプター23の静電気力
によって矯正される。この後、固定棒6には第1のマス
ク板片5が固定される。この際、マスク板片5とシリコ
ンウェ−ハ3との間の距離を固定棒6の上下移動により
10μmに調整する。
【0048】上記第3の実施例においても第1の実施例
と同様の効果を得ることができる。しかも、サセプター
23の静電気力によってシリコンウェ−ハ3の反りを矯
正しているため、第1のマスク板片5の端部とシリコン
ウェ−ハ3との隙間からの活性ガスの侵入によるマスク
特性の劣化をさらに低減させることができる。
【0049】
【発明の効果】以上説明したようにこの発明によれば、
マスク板片の表面上に活性ガスを消費するための薄膜を
形成している。したがって、時間とコストを低減できる
と同時にパタ−ンにおける傷や塵埃の発生を防止でき、
且つマスク端部からの活性ガスの侵入によるマスク特性
の劣化を低減することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例によるエッチング装置
を示す構成図。
【図2】この発明の第1の実施例により被処理基板がエ
ッチングされた場合及び実験により被処理基板がエッチ
ングされた場合それぞれの被処理基板上の直径方向の距
離と被処理基板上の多結晶シリコン膜厚との関係を示す
グラフ。
【図3】この発明の第1の実施例によるエッチング方法
に用いるマスク板片の変形例を示す平面図。
【図4】図3に示すマスク板片をマスクとしてエッチン
グするための被処理基板としての半導体基板を示す平面
図。
【図5】この発明の第2の実施例によるエッチング装置
を示す構成図。
【図6】この発明の第3の実施例によるエッチング装置
を示す構成図。
【符号の説明】
1 …反応容器、1a…ガス導入口、1b…ガス排気口、2 …
支持台、3 …被処理基板(シリコンウェ−ハ)、4 …支
持棒、5 …第1のマスク板片、5a…第2のマスク板片、
6 …固定棒、7 …輸送管、8 …石英放電管、8a…ガス供
給口、9 …μ波アプリケ−タ−、9a…μ波導入口、11…
第1の実施例における第1のマスク板片をマスクとして
エッチングされた被処理基板上の多結晶シリコン膜の厚
さと被処理基板上の位置との関係をプロットしたもの、
11a …0mm<X<1.5mmの領域(所望パタ−ンの
端部に多結晶シリコン膜の厚さが傾斜を持って分布する
現象)、12…実験における第2のマスク板片をマスクと
してエッチングされた被処理基板上の多結晶シリコン膜
の厚さと被処理基板上の位置との関係をプロットしたも
の、12a …0mm<X<3mmの領域(所望パタ−ンの
端部に数mmにわたって多結晶シリコン膜の厚さが傾斜
をもってしまう現象)、14…素子領域、15…マスク板
片、16…シリコン基板(被処理基板)、17…素子領域以
外の領域、21…熱板(加熱手段)、23…サセプター、d
…マスク板片の端部とシリコンウェ−ハとの間。
フロントページの続き (56)参考文献 特開 平4−116822(JP,A) 特開 平5−326466(JP,A) 特開 平10−56006(JP,A) 特開 昭59−100900(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C23F 4/00

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 被処理基板の表面上に第1の薄膜を形成
    する工程と、 前記第1の薄膜のマスクとして使用され、かつ前記第1
    の薄膜よりも面積の小さいマスク板片の表面上に、前記
    第1の薄膜をエッチングするための活性ガスを消費する
    第2の薄膜を形成する工程と、 前記第1の薄膜と前記第2の薄膜とが100μm以下
    間隔を設けて対向するように、前記被処理基板と前記マ
    スク板片とを固定する工程と、 前記マスク板片をマスクとして、前記活性ガスの一部を
    前記第2の薄膜で消費するとともに、前記マスク板片で
    覆われていない前記第1の薄膜を前記活性ガスによりエ
    ッチングする工程と、 を具備することを特徴とするエッチング方法。
  2. 【請求項2】 前記活性ガスは、励起した弗素元素を含
    むガスであることを特徴とする請求項1記載のエッチン
    グ方法。
  3. 【請求項3】 前記第2の薄膜は、単結晶シリコン、多
    結晶シリコン、P又はAsをドーピングした多結晶シリ
    コン、シリコン窒化物、またはニッケルのうちのいずれ
    かであることを特徴とする請求項2記載のエッチング方
    法。
  4. 【請求項4】 前記被処理基板の反りを矯正する工程を
    さらに含むことを特徴とする請求項1記載のエッチング
    方法。
  5. 【請求項5】 前記間隔は、10μm以上100μm以
    下であることを特徴とする請求項1記載のエッチング方
    法。
  6. 【請求項6】 前記第1の薄膜は、多結晶シリコンであ
    ることを特徴とする請求項2記載のエッチング方法。
  7. 【請求項7】 前記エッチング工程の前に、前記マスク
    板片を加熱する工程をさらに含むことを特徴とする請求
    項1記載のエッチング方法。
  8. 【請求項8】 反応容器と、 前記反応容器内に設けられ、表面に第1の薄膜が形成さ
    れた被処理基板を支持する支持手段と、 前記支持手段の上方に設けられ、前記第1の薄膜よりも
    小さな面積を有し、表面に前記第1の薄膜をエッチング
    するための活性ガスを消費する第2の薄膜が形成された
    マスク板片を前記被処理基板の表面と100μm以下
    間隔を設けて対向させた状態で固定する固定手段と、 前記マスク板片をマスクとして、前記活性ガスの一部を
    前記第2の薄膜で消費するとともに、前記マスク板片で
    覆われていない前記第1の薄膜を前記活性ガスによりエ
    ッチングする際、前記被処理基板に前記活性ガスを供給
    する活性ガス供給手段と、 を具備することを特徴とするエッチング装置。
  9. 【請求項9】 前記活性ガスは、前記反応容器内とは別
    の領域より励起した弗素元素を含むガスであることを特
    徴とする請求項記載のエッチング装置。
  10. 【請求項10】 前記第2の薄膜は、単結晶シリコン、
    多結晶シリコン、P又はAsをドーピングした多結晶シ
    リコン、シリコン窒化物、またはニッケルのうちのいず
    れかであることを特徴とする請求項記載のエッチング
    装置。
  11. 【請求項11】 前記第2の薄膜を加熱又は冷却する手
    段をさらに含むことを特徴とする請求項記載のエッチ
    ング装置。
  12. 【請求項12】 前記被処理基板の反りを矯正する手段
    をさらに含むことを特徴とする請求項記載のエッチン
    グ装置。
  13. 【請求項13】 前記間隔は、10μm以上100μm
    以下であることを特徴とする請求項記載のエッチング
    装置。
  14. 【請求項14】 前記第1の薄膜は、多結晶シリコンで
    あることを特徴とする請求項記載のエッチング装置。
JP20395694A 1994-08-29 1994-08-29 エッチング方法及び装置 Expired - Fee Related JP3350237B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20395694A JP3350237B2 (ja) 1994-08-29 1994-08-29 エッチング方法及び装置
US08/520,109 US5766494A (en) 1994-08-29 1995-08-28 Etching method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20395694A JP3350237B2 (ja) 1994-08-29 1994-08-29 エッチング方法及び装置

Publications (2)

Publication Number Publication Date
JPH0869993A JPH0869993A (ja) 1996-03-12
JP3350237B2 true JP3350237B2 (ja) 2002-11-25

Family

ID=16482451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20395694A Expired - Fee Related JP3350237B2 (ja) 1994-08-29 1994-08-29 エッチング方法及び装置

Country Status (2)

Country Link
US (1) US5766494A (ja)
JP (1) JP3350237B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2333821A4 (en) * 2008-09-01 2014-07-30 Japan Science & Tech Agency PLASMA METHOD, PLASMA COUNTER DEVICE AND METHOD FOR PRODUCING A PHOTONIC CRYSTAL
JP5953531B2 (ja) * 2012-05-09 2016-07-20 株式会社Joled 薄膜製造方法および表示パネルの製造方法、tft基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612432A (en) * 1984-09-14 1986-09-16 Monolithic Memories, Inc. Etching plasma generator diffusor and cap
JPH03237715A (ja) * 1990-02-15 1991-10-23 Fujitsu Ltd エッチング方法
JP2797667B2 (ja) * 1990-07-13 1998-09-17 住友金属工業株式会社 プラズマエッチング装置
US5539609A (en) * 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
US5290382A (en) * 1991-12-13 1994-03-01 Hughes Aircraft Company Methods and apparatus for generating a plasma for "downstream" rapid shaping of surfaces of substrates and films
US5292400A (en) * 1992-03-23 1994-03-08 Hughes Aircraft Company Method and apparatus for producing variable spatial frequency control in plasma assisted chemical etching
JP3242166B2 (ja) * 1992-11-19 2001-12-25 株式会社日立製作所 エッチング装置
US5298103A (en) * 1993-07-15 1994-03-29 Hughes Aircraft Company Electrode assembly useful in confined plasma assisted chemical etching

Also Published As

Publication number Publication date
JPH0869993A (ja) 1996-03-12
US5766494A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
US5552017A (en) Method for improving the process uniformity in a reactor by asymmetrically adjusting the reactant gas flow
US4985372A (en) Method of forming conductive layer including removal of native oxide
JP4913603B2 (ja) プラズマ反応器のエッチング速度ドリフトを低減するための温度制御されたホットエッジリングアセンブリ
US6514347B2 (en) Apparatus and method for plasma treatment
JP3590416B2 (ja) 薄膜形成方法および薄膜形成装置
JP3164956B2 (ja) Cvdにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法
KR20100035177A (ko) 플라즈마 강화 화학적 증착 및 경사형 에지 에칭을 위한 시스템
JPH1174333A (ja) 基板の平面度を静電的に維持する方法及び装置
US20020173164A1 (en) Multideposition SACVD reactor
EP0473344B1 (en) Process for etching a conductive bi-layer structure
JP3150957B2 (ja) 自己洗浄真空処理反応装置
JPH1072672A (ja) 非プラズマ式チャンバクリーニング法
JP3350237B2 (ja) エッチング方法及び装置
US5439850A (en) Method for forming a layer of uniform thickness on a semiconductor wafer during rapid thermal processing
JP2005175028A (ja) プラズマ処理方法およびプラズマ処理装置
JP3057744B2 (ja) 減圧cvd装置
JPH10116822A (ja) ドライエッチング装置およびドライエッチング方法
JPH0610140A (ja) 薄膜堆積装置
JP3180438B2 (ja) プラズマ処理装置被処理基板固定方法
JPH09275092A (ja) プラズマ処理装置
JP3201970B2 (ja) 半導体成膜方法
JP3303651B2 (ja) ドライエッチング方法
JPH05121362A (ja) Ecrプラズマ処理装置
JP3488804B2 (ja) Cvd装置及びcvd装置用のサセプタ
JP3028364B2 (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070913

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees