JP3343963B2 - 多層セラミック配線基板 - Google Patents

多層セラミック配線基板

Info

Publication number
JP3343963B2
JP3343963B2 JP30306292A JP30306292A JP3343963B2 JP 3343963 B2 JP3343963 B2 JP 3343963B2 JP 30306292 A JP30306292 A JP 30306292A JP 30306292 A JP30306292 A JP 30306292A JP 3343963 B2 JP3343963 B2 JP 3343963B2
Authority
JP
Japan
Prior art keywords
land
area
wiring board
multilayer ceramic
ceramic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30306292A
Other languages
English (en)
Other versions
JPH06132665A (ja
Inventor
博文 砂原
康信 米田
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP30306292A priority Critical patent/JP3343963B2/ja
Publication of JPH06132665A publication Critical patent/JPH06132665A/ja
Application granted granted Critical
Publication of JP3343963B2 publication Critical patent/JP3343963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層セラミック配線基板
に関する。
【0002】
【従来の技術】この種の多層セラミック配線基板は、多
層化した無機絶縁層(セラミック層)の内部に信号ライ
ンやグランド層等を形成し、この無機絶縁層の最上層に
表面実装部品用の搭載ランドや、信号の授受あるいは給
電にあずかる端子である入出力ランドが形成されたもの
である。この多層セラミック配線基板には、搭載ランド
上に表面実装部品がハンダで接合され、入出力ランド上
に入出力端子がハンダで接合される。
【0003】従来の多層セラミック配線基板では、表面
実装部品や入出力端子とランドとの接合面積がランドの
面積と等しくなっていた。つまり、ランド全体が接合さ
れていた。
【0004】
【発明が解決しようとする課題】しかしながら、一般に
多層セラミック配線基板においては、セラミック基板
(無機絶縁層)と配線及びランド形成用材料と接合用の
ハンダとでは熱膨張係数が各々異なり、配線及びランド
形成用材料の方がセラミック基板よりも熱膨張係数が大
きい。
【0005】このため、連続的なヒートサイクルによっ
て、特にランド周辺部のセラミック基板に応力が集中
し、そこからクラックが発生して成長する。こうして成
長したクラックは、ランドとセラミック基板の接合強度
を劣化させる原因となっていた。
【0006】また、表面実装部品や入出力端子をランド
にハンダで接合した時、ランドと表面実装部品等との間
に残留応力が発生し、接合信頼性を低下させていた。
【0007】本発明は叙上の背景技術に鑑みてなされた
ものであり、その目的とするところは、実装部品や入出
力端子をランドに接合させたときの残留応力や、温度変
化に起因する熱応力を緩和し、セラミック基板−ランド
間及びランド−実装部品等間の接合信頼性を向上させる
ことにある。
【0008】
【課題を解決するための手段】本発明の多層セラミック
配線基板は、セラミック基板もしくは該基板上に形成さ
れた無機絶縁層の上に、表面実装部品または信号入出力
端子を接合させるためのランドを設けた多層セラミック
配線基板において、ランドの上面に、フリット入りの電
極材料からなる非接合部が形成され、ランド全体の面積
をその表面実装部品または信号入出力端子の接合面積よ
りも大きくしたことを特徴としている。
【0009】具体的には、ランドの接合面積とランド全
体の面積との比が、 0<(ランドの接合面積/ランド全体の面積)≦0.9
9 であればよい。
【0010】
【作用】本発明にあっては、ランド全体の面積をその表
面実装部品または信号入出力端子の接合面積よりも大き
くし、接合に供しない応力緩和領域をランドに設けたの
で、表面実装部品や入出力端子をランドに接合させたと
きの残留応力や温度変化に起因する熱応力を緩和させる
ことができる。
【0011】このため、表面実装部品や入出力端子をラ
ンドに接合させたときの残留応力を緩和させることがで
き、ランドと実装用部品等との間の接合信頼性を向上さ
せることができる。
【0012】また、温度変化に伴って発生する熱応力を
緩和させることができるので、セラミック基板とランド
との間の接合信頼性も向上させることができる。
【0013】
【実施例】本発明の一実施例による多層セラミック配線
基板1の一部破断した平面図及び断面図をそれぞれ図1
及び図2に示す。この多層セラミック配線基板1では、
多層化した無機絶縁層(セラミック層)2の内部に信号
ライン3やグランド層4等を形成して基板部5とし、こ
の基板部5の上面に表面実装部品(図示せず)搭載用の
ランド6や、信号の授受あるいは給電にあずかる入出力
端子(図示せず)接合用のランド6を形成している。ま
た、ランド6の上面の外周縁には、ハンダ8の付着しな
い材料によって応力緩和用の非接合部7が形成されてい
る。ランド面積のうち非接合部7の設けられていない領
域の面積がハンダ8による接合面積となるものであり、 0<(接合面積/ランド面積)≦0.99 (例えば、接合面積/ランド面積=約0.9)となるよ
うに、非接合部7の面積が設定されている。
【0014】したがって、このランド6の上にハンダ8
を付着させると、図1及び図2に示すように、非接合部
7にはハンダ8が付着せず、ランド6の非接合部7によ
って囲まれた領域にのみハンダ8が付着し、このハンダ
8によってランド6が表面実装部品や入出力端子と接合
される。ランド6に表面実装部品や入出力端子を接合し
た状態では、ランド6は全体が接合されておらず、非接
合部7以外の領域でのみハンダ8により接合されてお
り、非接合部7はランド6と基板部5やランド6と表面
実装部品等との間において表面実装部品を搭載したとき
の応力や熱応力等を緩和させるための応力緩和領域とな
っている。なお、このときの接合面積とランド面積(接
合面積+非接合面積)の比は、非接合部7の面積によっ
て制御できる。
【0015】また、この多層セラミック配線基板1は、
例えば以下のようにして製作される。まず、Cuペース
トの印刷によってCu信号ライン3やCuグランド層4
が形成された無機絶縁層(セラミックグリーンシート)
を積層及び圧着し、その最上面にCuペーストを印刷す
ることによって表面実装部品搭載用のランド6や入出力
端子接合用のランド6を形成する。ついで、このランド
6の上に重ねてフリット入りのCuペーストを所定の面
積(非接合面積)となるように印刷した後同時焼成し、
多層セラミック配線基板1を得る。
【0016】図3は本発明の実施例による多層セラミッ
ク配線基板と従来例の多層セラミック配線基板のヒート
サイクル試験の結果を示している。実施例の試験用サン
プルは、基板部の上面に2mm角のランドを形成すると
共にランド面積の10%の非接合部を設けて(接合面積
/ランド面積)=0.9とした。また、従来例の試験用
サンプルは、同様に基板部の上面に2mm角のランドを
形成したが、ランド面積の全体を接合部とし、(接合面
積/ランド面積)=1とした。ヒートサイクル試験は、
これらの試験用サンプルのランドにL形に曲げた直径
0.8mmのハンダメッキ銅線をハンダ付けし、−55
℃と125℃との間で繰り返し温度を変化させ、ヒート
サイクル回数と引張強度の変化との関係を調べた。実施
例におけるヒートサイクル試験の結果は図3に実線で示
されており、従来例におけるヒートサイクル試験の結果
は図3に鎖線で示されている。
【0017】実施例においては、ハンダ周辺のランドに
集中した応力はハンダ接合されていない非接合部の塑性
変形によって緩和されるため、試験用サンプルの引張強
度はヒートサイクル回数100サイクルまで劣化は見ら
れなかった。
【0018】一方、従来例のサンプルでは、ランド周辺
の基板部に応力が集中し、応力緩和層がないため、わず
か5サイクルで1/8以下に劣化してしまった。
【0019】なお、上記実施例では、電極材にCuを用
いたが、これに限るものでなく、Ag、Ag/Pd、A
u、Ni、Mo、Wなど電極材料として使用できる材料
であればよい。また、上記実施例では、非接合部によっ
てハンダの広がりを抑えるためランドの外周縁に非接合
部を設けたが、中央部に設けても良く、また、数個に分
散して設けても差し支えない。
【0020】
【発明の効果】本発明によれば、表面実装部品や入出力
端子をランドに接合させたときの残留応力を緩和させる
ことができ、ランドと表面実装部品等との間の接合信頼
性を向上させることができる。また、温度変化に伴って
発生する熱応力を緩和させることができるので、セラミ
ック基板とランドとの間の接合信頼性も向上させること
ができる。
【0021】したがって、本発明によれば、ランドの剥
離や表面実装部品の脱落などの事故のない接合信頼性の
高い多層セラミック配線基板を製作することができる。
【図面の簡単な説明】
【図1】本発明の一実施例による多層セラミック配線基
板の一部破断した平面図である。
【図2】図1のX−X線断面図である。
【図3】本発明の実施例及び従来例の各多層セラミック
配線基板のヒートサイクル試験の結果を表わす図であ
る。
【符号の説明】
5 基板部 6 ランド 7 非接合部 8 ハンダ
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 3/28 H05K 3/34

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 セラミック基板もしくは該基板上に形成
    された無機絶縁層の上に、表面実装部品または信号入出
    力端子を接合させるためのランドを設けた多層セラミッ
    ク配線基板において、ランドの上面に、フリット入りの電極材料からなる非接
    合部が形成され、 前記 ランド全体の面積をその表面実装部品または信号入
    出力端子の接合面積よりも大きくしたことを特徴とする
    多層セラミック配線基板。
  2. 【請求項2】 ランドの接合面積とランド全体の面積と
    の比が、 0<(ランドの接合面積/ランド全体の面積)≦0.9
    9 であることを特徴とする請求項1に記載の多層セラミッ
    ク配線基板。
JP30306292A 1992-10-14 1992-10-14 多層セラミック配線基板 Expired - Lifetime JP3343963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30306292A JP3343963B2 (ja) 1992-10-14 1992-10-14 多層セラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30306292A JP3343963B2 (ja) 1992-10-14 1992-10-14 多層セラミック配線基板

Publications (2)

Publication Number Publication Date
JPH06132665A JPH06132665A (ja) 1994-05-13
JP3343963B2 true JP3343963B2 (ja) 2002-11-11

Family

ID=17916450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30306292A Expired - Lifetime JP3343963B2 (ja) 1992-10-14 1992-10-14 多層セラミック配線基板

Country Status (1)

Country Link
JP (1) JP3343963B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
JP2006086453A (ja) * 2004-09-17 2006-03-30 Yamato Denki Kogyo Kk 表面処理方法、および電子部品の製造方法

Also Published As

Publication number Publication date
JPH06132665A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
JP3083416B2 (ja) ディレイライン素子およびその製造方法
JP3382677B2 (ja) ハイブリッド回路
KR930020640A (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
JPH0888470A (ja) 電子部品実装用セラミック多層基板及びその製造方法
JP3343963B2 (ja) 多層セラミック配線基板
JP3198661B2 (ja) 誘電体共振器装置およびその実装構造
US4967175A (en) Inductor and carrier suitable for attaching to a hybrid substrate or the like
JPH01168045A (ja) 気密封止回路装置
JPH04212277A (ja) プリント配線板への端子の接続法
JP2961859B2 (ja) 多層セラミック基板
JPH0236508A (ja) リードタイプチップコンデンサおよびその製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH05109919A (ja) 混成集積回路
JP3847220B2 (ja) 配線基板
JPH0742162U (ja) ハイブリッドicの構造
JPH0697618A (ja) 混成集積回路装置とその製造方法
JP3847216B2 (ja) 配線基板
JP3279846B2 (ja) 半導体装置の製造方法
JPH0513011Y2 (ja)
JP3847219B2 (ja) 配線基板
JPH0590984U (ja) 印刷回路基板
JP3134234B2 (ja) メタライズ基板及びその製造方法
JP3780503B2 (ja) 配線基板
JP3722737B2 (ja) 配線基板
JPH05206606A (ja) 回路基板間の端子接続構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100830

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100830

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130830

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130830

Year of fee payment: 11