JP3343963B2 - 多層セラミック配線基板 - Google Patents
多層セラミック配線基板Info
- Publication number
- JP3343963B2 JP3343963B2 JP30306292A JP30306292A JP3343963B2 JP 3343963 B2 JP3343963 B2 JP 3343963B2 JP 30306292 A JP30306292 A JP 30306292A JP 30306292 A JP30306292 A JP 30306292A JP 3343963 B2 JP3343963 B2 JP 3343963B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- area
- wiring board
- multilayer ceramic
- ceramic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
に関する。
層化した無機絶縁層(セラミック層)の内部に信号ライ
ンやグランド層等を形成し、この無機絶縁層の最上層に
表面実装部品用の搭載ランドや、信号の授受あるいは給
電にあずかる端子である入出力ランドが形成されたもの
である。この多層セラミック配線基板には、搭載ランド
上に表面実装部品がハンダで接合され、入出力ランド上
に入出力端子がハンダで接合される。
実装部品や入出力端子とランドとの接合面積がランドの
面積と等しくなっていた。つまり、ランド全体が接合さ
れていた。
多層セラミック配線基板においては、セラミック基板
(無機絶縁層)と配線及びランド形成用材料と接合用の
ハンダとでは熱膨張係数が各々異なり、配線及びランド
形成用材料の方がセラミック基板よりも熱膨張係数が大
きい。
て、特にランド周辺部のセラミック基板に応力が集中
し、そこからクラックが発生して成長する。こうして成
長したクラックは、ランドとセラミック基板の接合強度
を劣化させる原因となっていた。
にハンダで接合した時、ランドと表面実装部品等との間
に残留応力が発生し、接合信頼性を低下させていた。
ものであり、その目的とするところは、実装部品や入出
力端子をランドに接合させたときの残留応力や、温度変
化に起因する熱応力を緩和し、セラミック基板−ランド
間及びランド−実装部品等間の接合信頼性を向上させる
ことにある。
配線基板は、セラミック基板もしくは該基板上に形成さ
れた無機絶縁層の上に、表面実装部品または信号入出力
端子を接合させるためのランドを設けた多層セラミック
配線基板において、ランドの上面に、フリット入りの電
極材料からなる非接合部が形成され、ランド全体の面積
をその表面実装部品または信号入出力端子の接合面積よ
りも大きくしたことを特徴としている。
体の面積との比が、 0<(ランドの接合面積/ランド全体の面積)≦0.9
9 であればよい。
面実装部品または信号入出力端子の接合面積よりも大き
くし、接合に供しない応力緩和領域をランドに設けたの
で、表面実装部品や入出力端子をランドに接合させたと
きの残留応力や温度変化に起因する熱応力を緩和させる
ことができる。
ンドに接合させたときの残留応力を緩和させることがで
き、ランドと実装用部品等との間の接合信頼性を向上さ
せることができる。
緩和させることができるので、セラミック基板とランド
との間の接合信頼性も向上させることができる。
基板1の一部破断した平面図及び断面図をそれぞれ図1
及び図2に示す。この多層セラミック配線基板1では、
多層化した無機絶縁層(セラミック層)2の内部に信号
ライン3やグランド層4等を形成して基板部5とし、こ
の基板部5の上面に表面実装部品(図示せず)搭載用の
ランド6や、信号の授受あるいは給電にあずかる入出力
端子(図示せず)接合用のランド6を形成している。ま
た、ランド6の上面の外周縁には、ハンダ8の付着しな
い材料によって応力緩和用の非接合部7が形成されてい
る。ランド面積のうち非接合部7の設けられていない領
域の面積がハンダ8による接合面積となるものであり、 0<(接合面積/ランド面積)≦0.99 (例えば、接合面積/ランド面積=約0.9)となるよ
うに、非接合部7の面積が設定されている。
を付着させると、図1及び図2に示すように、非接合部
7にはハンダ8が付着せず、ランド6の非接合部7によ
って囲まれた領域にのみハンダ8が付着し、このハンダ
8によってランド6が表面実装部品や入出力端子と接合
される。ランド6に表面実装部品や入出力端子を接合し
た状態では、ランド6は全体が接合されておらず、非接
合部7以外の領域でのみハンダ8により接合されてお
り、非接合部7はランド6と基板部5やランド6と表面
実装部品等との間において表面実装部品を搭載したとき
の応力や熱応力等を緩和させるための応力緩和領域とな
っている。なお、このときの接合面積とランド面積(接
合面積+非接合面積)の比は、非接合部7の面積によっ
て制御できる。
例えば以下のようにして製作される。まず、Cuペース
トの印刷によってCu信号ライン3やCuグランド層4
が形成された無機絶縁層(セラミックグリーンシート)
を積層及び圧着し、その最上面にCuペーストを印刷す
ることによって表面実装部品搭載用のランド6や入出力
端子接合用のランド6を形成する。ついで、このランド
6の上に重ねてフリット入りのCuペーストを所定の面
積(非接合面積)となるように印刷した後同時焼成し、
多層セラミック配線基板1を得る。
ク配線基板と従来例の多層セラミック配線基板のヒート
サイクル試験の結果を示している。実施例の試験用サン
プルは、基板部の上面に2mm角のランドを形成すると
共にランド面積の10%の非接合部を設けて(接合面積
/ランド面積)=0.9とした。また、従来例の試験用
サンプルは、同様に基板部の上面に2mm角のランドを
形成したが、ランド面積の全体を接合部とし、(接合面
積/ランド面積)=1とした。ヒートサイクル試験は、
これらの試験用サンプルのランドにL形に曲げた直径
0.8mmのハンダメッキ銅線をハンダ付けし、−55
℃と125℃との間で繰り返し温度を変化させ、ヒート
サイクル回数と引張強度の変化との関係を調べた。実施
例におけるヒートサイクル試験の結果は図3に実線で示
されており、従来例におけるヒートサイクル試験の結果
は図3に鎖線で示されている。
集中した応力はハンダ接合されていない非接合部の塑性
変形によって緩和されるため、試験用サンプルの引張強
度はヒートサイクル回数100サイクルまで劣化は見ら
れなかった。
の基板部に応力が集中し、応力緩和層がないため、わず
か5サイクルで1/8以下に劣化してしまった。
いたが、これに限るものでなく、Ag、Ag/Pd、A
u、Ni、Mo、Wなど電極材料として使用できる材料
であればよい。また、上記実施例では、非接合部によっ
てハンダの広がりを抑えるためランドの外周縁に非接合
部を設けたが、中央部に設けても良く、また、数個に分
散して設けても差し支えない。
端子をランドに接合させたときの残留応力を緩和させる
ことができ、ランドと表面実装部品等との間の接合信頼
性を向上させることができる。また、温度変化に伴って
発生する熱応力を緩和させることができるので、セラミ
ック基板とランドとの間の接合信頼性も向上させること
ができる。
離や表面実装部品の脱落などの事故のない接合信頼性の
高い多層セラミック配線基板を製作することができる。
板の一部破断した平面図である。
配線基板のヒートサイクル試験の結果を表わす図であ
る。
Claims (2)
- 【請求項1】 セラミック基板もしくは該基板上に形成
された無機絶縁層の上に、表面実装部品または信号入出
力端子を接合させるためのランドを設けた多層セラミッ
ク配線基板において、ランドの上面に、フリット入りの電極材料からなる非接
合部が形成され、 前記 ランド全体の面積をその表面実装部品または信号入
出力端子の接合面積よりも大きくしたことを特徴とする
多層セラミック配線基板。 - 【請求項2】 ランドの接合面積とランド全体の面積と
の比が、 0<(ランドの接合面積/ランド全体の面積)≦0.9
9 であることを特徴とする請求項1に記載の多層セラミッ
ク配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30306292A JP3343963B2 (ja) | 1992-10-14 | 1992-10-14 | 多層セラミック配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30306292A JP3343963B2 (ja) | 1992-10-14 | 1992-10-14 | 多層セラミック配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06132665A JPH06132665A (ja) | 1994-05-13 |
JP3343963B2 true JP3343963B2 (ja) | 2002-11-11 |
Family
ID=17916450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30306292A Expired - Lifetime JP3343963B2 (ja) | 1992-10-14 | 1992-10-14 | 多層セラミック配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3343963B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2283863A (en) * | 1993-11-16 | 1995-05-17 | Ibm | Direct chip attach module |
JP2006086453A (ja) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | 表面処理方法、および電子部品の製造方法 |
-
1992
- 1992-10-14 JP JP30306292A patent/JP3343963B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06132665A (ja) | 1994-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3083416B2 (ja) | ディレイライン素子およびその製造方法 | |
JP3382677B2 (ja) | ハイブリッド回路 | |
KR930020640A (ko) | 배선기판 조립체와 그 전기적 접합부 형성방법 | |
JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
JP3343963B2 (ja) | 多層セラミック配線基板 | |
JP3198661B2 (ja) | 誘電体共振器装置およびその実装構造 | |
US4967175A (en) | Inductor and carrier suitable for attaching to a hybrid substrate or the like | |
JPH01168045A (ja) | 気密封止回路装置 | |
JPH04212277A (ja) | プリント配線板への端子の接続法 | |
JP2961859B2 (ja) | 多層セラミック基板 | |
JPH0236508A (ja) | リードタイプチップコンデンサおよびその製造方法 | |
JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
JPH05109919A (ja) | 混成集積回路 | |
JP3847220B2 (ja) | 配線基板 | |
JPH0742162U (ja) | ハイブリッドicの構造 | |
JPH0697618A (ja) | 混成集積回路装置とその製造方法 | |
JP3847216B2 (ja) | 配線基板 | |
JP3279846B2 (ja) | 半導体装置の製造方法 | |
JPH0513011Y2 (ja) | ||
JP3847219B2 (ja) | 配線基板 | |
JPH0590984U (ja) | 印刷回路基板 | |
JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
JP3780503B2 (ja) | 配線基板 | |
JP3722737B2 (ja) | 配線基板 | |
JPH05206606A (ja) | 回路基板間の端子接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |