JP3340308B2 - 半導体装置及び共鳴トンネルダイオード - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に係り、
特に電子の波としての干渉効果を制御する電界効果トラ
ンジスタに適用して好適な半導体装置に関する。

【０００２】

【従来の技術】近年、半導体中の伝導電子の干渉効果を
用いたデバイスが研究されており、高速かつ低消費電力
を実現するための半導体装置として期待されている。こ
れらの半導体では、金属と異なり、電気伝導度を、不純
物添加や電圧印加によって変化させることが可能なた
め、デバイスとしての重要性が高い。このようなデバイ
スとしては、例えば、共鳴トンネルダイオードが知られ
ている。

【０００３】このような電子波干渉デバイスでは、電子
が波として位相を保つ時間、すなわち位相緩和時間を、
干渉を行わせる動作領域を電子が通過する時間よりも長
く形成する必要がある。

【０００４】ところが一般に、位相緩和時間は、約１Ｋ
〜３Ｋ以下の低温で飽和することが多く、その飽和原因
については必ずしも明らかにはなっていない。また、半
導体電子導波路に対して、現実性の高い位相緩和時間制
御法も明らかにはなっていない。例えば、金属薄膜の場
合、位相緩和時間に飽和を生じさせるには、Ｆｅなどの
スピン不純物による強制汚染によってこれが可能である
ことが、文献「Ｐｈｙｓｉｃｓ Ｒｅｐｏｒｔ．１０
７，Ｎｏ．１．４０．」（１９８４年）中で、Ｇ．Ｂｅ
ｒｇｍａｎｎによって示されている。しかし、例えば、
文献「Ｊ．Ｐｈｙｓ．Ｃｏｎｄｅｎｓ．Ｍａｔｔｅｒ」
（２，７８４７．１９９０年）に、Ｊ．Ｐ．Ｂｉｒｄら
によって示されているように、そのような汚染の可能性
が少ない比較的移動度の高いＡｌＧａＡＳ／ＧａＡｓ半
導体においても、位相緩和時間の飽和が観測されてい
る。これらの飽和は、電子−電子散乱や格子散乱では生
じないとされている。ここで、電子−電子散乱による位
相緩和時間については、例えば、文献「Ｊ．Ｐｈｙｓ．
Ｃ１５，７３６７．」（１９８２年）のＢ．Ｌ．Ａｌ’
ｔｓｈｕｌｅｒ、Ａ．Ｇ．ＡｒｏｎｏｖおよびＤ．Ｅ．
Ｋｈｍｅｌｎｉｔｓｋｙによる報告、および文献「Ｐｈ
ｙｓ．Ｒｅｖ．Ｂ２７，５９７６」（１９８３年）の
Ｈ．ＦｕｋｕｙａｍａおよびＥ．Ａｂｒａｈａｍｓによ
る報告によれば、位相緩和時間がチャネル幅Ｗを電子が
横切る時間よりも長い場合については、例えば、

【０００５】

【数７】 および、

【０００６】

【数８】 の小さい方の値で与えられることがわかっている。ま
た、スピン−軌道相互作用による電子波位相緩和時間に
ついては、文献「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５
６，２１３３」（１９９０年）において、Ｙ．Ｋ．Ｆｕ
ｋａｉらによって報告されているように、

【０００７】

【数９】 で与えられることが知られている。ちなみに、これらの
式の中で、Ｅ_F はキャリアのフェルミエネルギ、μはキ
ャリアの移動度、ｍ^* はキャリアの有効質量、Ｔは絶対
温度、ｋはボルツマン定数、ｅは電気素量、ｈはプラン
ク定数、ｇはキャリアのｇ係数、Ｒはスピン軌道相互作
用を誘起する散乱体の散乱径、τ_m はキャリアの運動量
緩和時間を示している。

【０００８】逆に、この位相緩和時間を短く制御するこ
とは、別の重要性がある。つまり、電子の波としての干
渉効果によって、半導体では、低温において、不純物の
周りで生じる電子波干渉の効果によって、電気伝導度が
試料によって変化するという現象を生じる。この現象、
いわゆるＵＣＦ（Ｕｎｉｖｅｒｓａｌ Ｃｏｎｄｕｃｔ
ａｎｃｅ Ｆｌｕｃｔｕａｔｉｏｎｓ）は、個々の試料
の不純物位置によって変化する。このため、例えば、従
来のＭＩＳＦＥＴの構造で電気伝導度を一定に保には、
電子の波としての性質を抑制し、位相緩和時間を短くす
る必要がある。

【０００９】

【発明が解決しようとする課題】以上述べたように、従
来の半導体装置で、電子波の位相緩和時間を制御し、あ
る温度範囲でこれを一定に保つ方法としては、鉄などの
スピン不純物による故意の汚染により位相緩和時間を飽
和させる方法や、Ａｕなどの重金属を故意に添加してス
ピン−軌道相互作用を大きくさせる方法以外には明らか
にされていなかった。ところが、鉄などの遷移金属スピ
ン不純物やＡｕなどの重金属では、半導体中のミッドギ
ャップ付近に深い準位を生じたり、酸化膜中の禁制帯内
に準位を形成して耐圧特性を劣化させるため、トランジ
スタとしての電気的特性、例えば、ｐｎ接合のリーク電
流特性やキャリアのライフタイムを悪化させる原因とな
っていた。

【００１０】本発明は、上記のような従来技術の問題点
を解消し、電子を捕獲したドナー不純物、正孔を捕獲し
たアクセプタ不純物、または格子欠陥をスピン散乱不純
物として用いることにより、遷移金属不純物のようにミ
ッドギャップ付近に新たにエネルギー準位を導入するこ
となく、電子波の位相緩和時間を制御することを可能に
し、さらに、不純物および格子欠陥の位置および密度と
の関係を定量的に明らかにすることによって、位相干渉
時間を制御することを可能にした半導体装置を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】本発明の第１の半導体装
置は、半導体で形成されたキャリア伝導路と、そのキャ
リア伝導路内もしくは近傍にあり、奇数価に帯電し、キ
ャリア伝導路にキャリアを供給しうるドナーまたはアク
セプタとなりうる不純物と、格子欠陥と、の少なくとも
１つと、を有し、前記半導体キャリア伝導路領域からの
距離がｒからｒ＋ｄｒ［ｍ］までの範囲にある不純物も
しくは格子欠陥の体積密度をＮ_D （ｒ）〔ｍ^-3〕とし、
前記キャリア伝導路中の電子の面密度をＮ_s 〔ｍ^-2〕、
前記キャリア伝導路を電子が走行する時間をτとしたと
きに、この時間τよりも

【００１２】

【数１０】 が小さく、かつ

【００１３】

【数１１】 が電子−電子散乱時間およびスピン−軌道相互作用によ
るキャリアの位相緩和時間よりも短くなるように設定さ
れていることを特徴とするものとして構成される。

【００１４】本発明の第２の半導体装置は、半導体で形
成されたキャリア伝導路と、前記キャリア伝導路内もし
くは近傍にあり、奇数価に帯電し、キャリア伝導路にキ
ャリアを供給しうるドナーまたはアクセプタとなりうる
不純物と、格子欠陥と、の少なくとも１つを有し、前記
半導体キャリア伝導路領域からの距離が、ｒからｒ＋ｄ
ｒ〔ｍ〕までの範囲にある、不純物もしくは格子欠陥の
体積密度をＮ_D （ｒ）〔ｍ^-3〕とし、前記キャリア伝導
路中の電子の面密度をＮ_S 〔ｍ^-2〕とし、前記キャリア
伝導路を用いたデバイスのスイッチング時間をτとした
ときに、

【００１５】

【数１２】 よりもτが小さく、かつ

【００１６】

【数１３】 が電子−電子散乱時間およびスピン−軌道相互作用によ
るキャリアの位相緩和時間よりも長くなるように設定さ
れていることを特徴とするものとして構成される。

【００１７】なお、本発明におけるキャリア伝導路とは
電界効果トランジスタのチャネル、バイポーラ活性領
域、ダイオード伝導領域を含む。

【００１８】本発明によれば、電子波の位相緩和時間
を、

【００１９】

【数１４】 で決定されるスピン散乱時間によって、その上限を抑制
することができる。ここで、これらスピンを生じる原因
となるのは、電子または正孔を捕獲したドナーまたはア
クセプタ不純物もしくは格子欠陥であるため、Ｆｅなど
の遷移金属スピン不純物やＡｕなどの重金属と異なり、
ミッドギャップ付近に深い準位を生じない。このため、
ｐｎ接合のリーク電流や、絶縁膜耐圧を劣化させること
なく電子の位相緩和時間を制御することができる。

【００２０】さらに、これらスピンを生じる原因となる
ドナーおよびアクセプタは、スピン不純物となる遷移金
属やＡｕなどの重金属よりも拡散長が小さくできるもの
を選択することが可能なため、素子を微細化しても、電
子の波としての性質を用いた干渉素子ごとに位相緩和時
間を制御することができる。さらに、ドナーおよびアク
セプタを、半導体チャネルにキャリア供給および電位形
成に用いることにより、遷移金属や重金属を添加する工
程が不要となり、工程を短縮することができる。さら
に、このスピン散乱による位相緩和時間は、キャリアが
２次元気体として振る舞う範囲内では、不純物の位置と
密度によって決定され、電子−電子散乱と異なり、チャ
ネル幅Ｗやチャネル長Ｌに大きく依存しない。このた
め、ＷやＬが異なるデバイスでも、安定して位相緩和時
間を制御することができる。

【００２１】さらに、添加した不純物とキャリアとを空
間的に分離することができるので、キャリアを捕獲した
不純物と伝導キャリアとの相互作用を減少させることが
できる。このため、キャリアを捕獲した不純物によるス
ピンフリップ散乱頻度を低減させ、スピンフリップ散乱
による電子の位相緩和時間の制限を緩和することができ
る。

【００２２】さらに、ＡｌＧａＡｓ混晶に添加されたド
ナー不純物が、いわゆるＤＸセンタという伝導帯から
０．１ｅＶ以上深い準位を形成する。この深い準位は、
光の照射によってドナーとして振る舞う他に、ドナーに
トラップされた電子の波動関数が、通常の半導体中の電
子の波動関数の広がりよりもドナーに局在する。このた
め、このようなＤＸセンタになる条件で不純物添加を行
うことにより、伝導電子とドナーにトラップされた電子
との交換相互作用を減少させることが可能になり、ドナ
ー不純物と伝導電子の距離を小さくしても電子の位相緩
和時間を大きく確保することができる。

【００２３】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。 実施例１． 図１は、本発明の実施例１の半導体装置の斜視断面図で
あり、特に電界効果トランジスタ構造を例示するもので
ある。図２は、図１の矢視Ａ−Ａ’の断面図であり、伝
導帯ポテンシャル分布を示すものである。

【００２４】なお、本実施例では、電子を主キャリアと
して用いた素子を例示しているが、正孔を主キャリアと
して用いた素子については、相補的に得られるので、こ
こでは説明を省略するが、電子を正孔、ドナーをアクセ
プタ、伝導帯を価電子帯と読み替えれば、そのまま当て
はまる。

【００２５】図において示すように、トランジスタを形
成するための半導体チャネル７は、ＧａＡｓまたはＩｎ
ＧａＡｓで形成される半導体基板８の上に形成され、そ
の上に、Ａｌを含んだＧａＡｓまたはＩｎＧａＡｓまた
はＩｎＡｌＧａＡｓによる混晶構造で、スペーサ半導体
６および半導体キャリア供給層５が形成されている。

【００２６】半導体キャリア供給層５は、半導体チャネ
ル７に電子を供給するためにドナー不純物が添加されて
おり、不純物添加量は１０^１６〜１０^２０ｃｍ^−３で厚
さが０．０２〜１．００ミクロンｍの範囲にある。ドナ
ー不純物としては、Ｓｉ、Ｇｅ、Ｓｎが用いられる。な
お、アクセプタ不純物の場合は、Ｚｎ，ＢｅやＣが用い
られる。

【００２７】また、スペーサ半導体６は、ドナー不純物
によるクーロン散乱を防止するための半導体層であり、
厚さ０〜１ミクロンｍの範囲内にある。

【００２８】さらに、半導体キャリア供給層５の上に
は、通常、表面酸化を防止するためのＡｌの組成が０．
３以下の表面酸化防止半導体膜３が積層されている。も
ちろん、この表面酸化防止半導体膜３は、例えばシリコ
ン酸化膜などの絶縁体膜でもよい。また、表面酸化防止
半導体膜３は、半導体キャリア供給層５のＡｌの組成が
低い場合には、なくてもよい。

【００２９】ここで、半導体チャネル７の伝導キャリア
は、半導体基板８とスペーサ半導体６とのヘテロ接合に
挟まれた領域で閉じ込められ、図面水平方向には自由に
運動できる２次元電子ガスになっていることが望まし
い。

【００３０】表面酸化防止半導体膜３の上には、ゲート
電極１が形成され、このゲート電極１を挟んだ両端に
は、ソース電極２とドレイン電極４が形成されている。
これらのソース電極２、ドレイン電極４は、半導体チャ
ネル７と抵抗性接触するように形成されている。一方、
ゲート電極１は、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ積層膜、Ｔｉ
／Ｐｔ積層膜またはＴｉ／Ａｕ積層膜で形成してもよ
い。また、ソース電極２、ドレイン電極４は、ＡｕＧｅ
／Ｎｉ／Ａｕ積層膜で形成してもよい。また、ｐ型に対
するソース電極２、ドレイン電極４はＡｕＺｎで形成し
てもよい。

【００３１】すなわち、図１の構造は、このゲート電極
１の電圧を変化させることによって半導体チャネル７の
キャリア数を変化させることができるので、ＭＩＳＦＥ
Ｔを形成している。なお、その製造方法は、周知のＡｌ
ＧａＡｓ／ＧａＡｓ系のＭＯＤＦＥＴと同じであるの
で、ここでは説明を省略する。

【００３２】さて、図１の構造における伝導帯のポテン
シャル分布は図２に示す通りである。ちなみに、図２に
おいては、半導体キャリア供給層５に添加されたドナー
９不純物をまるの中に＋を入れたマークで示している。
ドナー９は正に帯電しているため、電子にとって吸引ポ
テンシャルを生じ、電子１０を捕獲することができる。
ドナー９が電子１０を捕獲している状況は、例えば、フ
ェルミ準位がドナー準位以上にある場合に発生し得る。
このような状況としては、例えば、ゲート電極１に正電
圧を印加し、キャリア数が飽和を生じる電圧で発生す
る。

【００３３】ここで、ドナー９に捕獲された電子１０が
奇数個の場合、スピンを有する不対電子となる。このた
め、伝導電子との間でスピンを介した相互作用を生じ、
伝導電子のスピンを反転させる。スピン反転した電子
は、スピンを反転しない電子状態の電子とは干渉効果を
生じないため、電子の位相緩和時間を制限する原因とな
る。ＡｌＧａＡｓ／ＧａＡｓ系について、この伝導電子
と、ドナー９に捕獲された電子１０との交換相互作用Ｊ
_kk´ （Ｅ_F ）を

【００３４】

【数１５】 の式で計算した。この式において、ψ１^* （ｒ１）はド
ナー９に捕獲された電子１０の波動関数、ψ２
^* （ｋ^2D，ｒ２）は伝導電子の波動関数、ｒ１、ｒ２は
座標、ｋ^2D、ｋ^´2D は伝導電子のスピン散乱前後の波
数、εは半導体の誘電率である。

【００３５】さらに、交換相互作用Ｊ_kk´ （Ｅ_F ）に
より、電子１０を捕獲したドナー９の１つについてのス
ピン散乱時間τ_S を、

【００３６】

【数１６】 の式によって計算した。この式において、Ｌ_O は伝導電
子波動関数の広がり長さ、θは散乱の角度である。

【００３７】次に、τ_s の伝導電子面密度Ｎ_2Dに対する
依存性を図３に示す。同図において横軸としては、ドナ
ー９と電子ガス界面までの距離（図２でｒ_a に相当）を
とっている。このτ_s は、Ｎ_2Dとｒ_a を用いて、

【００３８】

【数１７】 によって近似できる。図４は、電子導波路１５にスピン
散乱の影響を与える不純物と位置の関係を示す説明図で
あるが、この図４を参考に、電子導波路１５の全ての電
子１０を捕獲したドナー９、正孔１４を捕獲したアクセ
プタ１３の影響を考えると、それら散乱頻度１／τ_s の
重ね合わせにより、全スピン散乱による位相緩和時間
は、

【００３９】

【数１８】 で与えられる。

【００４０】図５に、図１の半導体キャリア供給層５と
半導体基板８との距離（図２ではＷ_spに相当）を変化さ
せたＡｌＧａＡｓ／ＧａＡｓ系量子細線試料について、
電子の位相緩和時間の温度依存性を測定したデータを示
す。図において示すように、Ｗ_spが３０ｎｍ以上である
試料では、Ｔ＜１Ｋ以下の低温でも、位相緩和時間には
飽和は観測されず、位相緩和時間の緩和には、大きなＷ
_sp依存性があることがわかる。

【００４１】また、図６には、数

【１６】で計算したスピンフリップ時間を横軸に、縦軸
に実測で得た位相緩和時間の最大値を示している。“ｎ
ｏｔ ｓａｔｕｒａｔｅｄ”とあるのは、低温において
も位相緩和時間の飽和が観測されなかった試料であり、
位相緩和時間の飽和による上限が観測されなかったもの
である。この図６に示されるように、Ｗ_spが増すにつ
れ、位相緩和時間の上限値も増大し、Ｗ_spを制御するこ
とによって位相緩和時間を制御できることが発見され
た。

【００４２】以上から、図１の構造で、電子の波として
の干渉効果を抑制するためには、電子を捕獲したドナー
９不純物の距離ｒ_a を小さくするか、その濃度を高めれ
ば良い。逆に、電子の波としての干渉効果を用いたデバ
イスでは、電子を捕獲したドナー９不純物の距離ｒ_a を
大きくするか、またはその濃度を低くめれば良い。そし
て、その位相緩和時間の飽和をもたらすスピンフリップ
散乱時間は、

【００４３】

【数１９】 で与えられる。

【００４４】ちなみに、この位相緩和時間を制御する方
法は、一見、移動度を高める方法、すなわち伝導電子の
チャネルとドナーとの場所を分離するリモートドーピン
グ法と同じように見られるが、本実施例が電子を捕獲し
たドナーの数と位置を制御するのに対して、リモートド
ーピング法の場合は、電子を捕獲していないイオン化し
たドナーの数および位置を制御しており、この点が異な
る。

【００４５】一般に、低温での移動度を決定するイオン
化不純物によるクーロン散乱は、散乱体の質量が伝導キ
ャリアに比較して非常に重いため、キャリアに対して
は、弾性散乱体として働き、電子の波としての位相を破
壊する原因とはならない。したがって、本実施例による
位相緩和時間の制御方式は、従来のリモートドーピング
法とは原理的に異なる。

【００４６】ここで、電子の位相緩和時間を短くする方
法としては、もちろん電子を捕獲したドナー不純物をチ
ャネル内に添加してもよい。また、伝導キャリアを供給
するドナー不純物と位相緩和時間を制御する不純物との
種類やドーピング位置を分けてもよい。つまり、位相緩
和時間を制御する不純物を、図１の構成では、半導体基
板８やスペーサ半導体６、半導体キャリア供給層５、表
面酸化防止半導体膜３またはゲート電極１のいずれに添
加してもよい。

【００４７】ここで、電子の波としての干渉効果を用い
たデバイスとして、例えば、図７の上面図に示すよう
な、電子導波路による電子波方向性結合スイッチや、図
８の上面図に示すような、電子導波路によるＡｈａｒｏ
ｎｏｖ Ｂｏｈｍ効果干渉スイッチが上げられる。

【００４８】ちなみに、図７に示す電子波方向性結合ス
イッチは、トンネルバリア絶縁体１６を挟んで電子導波
路１５が対で配置され、入力（１）に対応する出力
（１）と、入力（２）に対応する出力（２）を形成して
いる。そして、電子導波路１５の外側にはゲート絶縁膜
１１を介してゲート電極１が配置される。

【００４９】一方、図８に示すＡｈａｒｏｎｏｖ Ｂｏ
ｈｍ効果干渉スイッチは、入 、出力を挟んで円環状に
形成された電子導波路１５の一側端に、ゲート絶縁膜１
１を介してゲート電極１を配置した構成となっている。

【００５０】これらは、例えば、文献「ｉｎ Ｅｘｔ．
Ａｂｓｔｒ．２ｎｄ Ｉｎｔ．Ｓｙｍｐ．Ｎｅｗ Ｐｈ
ｅｎｏｍｅｎａ ｉｎ Ｍｅｓｏｓｃｏｐｉｃ Ｓｔｒ
ｕｃｔｕｒｅｓ，Ｈａｗａｉｉ，Ｕ．Ｓ．Ａ」（ｐ．４
８、Ｍ．Ｎｏｇｕｃｈｉ ｅｔ ａｌ、１９９２年）
や、文献「Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．」（５５，２
３４４，Ｓ．Ｄｅｔｔａ ｅｔ ａｌ．１９８５年）で
公知である。これらの構造では、電子の干渉効果を行う
長さ、すなわち干渉長Ｌｃ（図７中に記号で示すが、図
８の構成では点線で示す輪の長さ）が重要であり、位相
緩和時間をキャリアが通過する時間Ｌｃ／（キャリアの
群速度）以上に保つ必要がある。

【００５１】さて、実施例１では、半導体基板８として
ＡｌＧａＡｓ／ＧａＡｓ系ヘテロ結合を用いる場合を例
示したが、半導体基板８としてＩｎＰ上に形成したＩｎ
ＧａＡｓ基板を用い、半導体キャリア供給層５やスペー
サ半導体６としてＩｎＡｌＡｓを用いてもよい。この場
合、電子の有効質量を小さくできるため、高速度のスイ
ッチングが可能になる。また、これらとＰとの４元混晶
を用いても、ＧａＳｂ／ＡｌＳｂ／ＩｎＡｓを用いても
よい。さらに、ＳｉＧｅ系の混晶によるヘテロ結合系で
ももちろん可能であり、この場合、Ｓｉの組成比が低い
方がキャリアが閉じ込められる活性層として用いられる
ことが望ましい。ＳｉＧｅの場合、ドナー不純物として
は、Ａｓ、Ｐ、Ｓｂが用いられ、またアクセプタ不純物
としては、Ｉｎ、Ｂなどが用いられる。

【００５２】もちろん、本実施例の構造のように、チャ
ネル層よりも表面に不純物を添加した、いわゆる順ＨＥ
ＭＴ構造だけでなく、チャネル層の下にもキャリアを生
成する不純物を添加したダブルヘテロ構造や、チャネル
層の下にのみ不純物を添加した逆ＨＥＭＴ構造を用いる
こともできる。 実施例２． 図９は、本発明の実施例２の半導体装置の斜視断面図で
あり、特に電界効果トランジスタ構造を例示するもので
ある。図１０は、図９の矢視Ａ−Ａ’の断面図であり、
価電帯のポテンシャル分布を示すものである。なお、本
実施例では、正孔を主キャリアとして用いた素子を例示
しているが、電子を主キャリアとして用いた素子につい
ては、相補的に捕らえられるので、ここでは説明を省略
する。

【００５３】図９において、例えばシリコンからなる半
導体基板８の上部には、例えばシリコン酸化膜や窒化膜
からなるゲート電極１を介して、例えばシリコン多結晶
膜のゲート電極１が形成されている。このゲート電極１
の両側には、シリコン酸化膜や窒化膜からなるサイドウ
ォールスペーサ１２を挟んで、ソース電極２およびドレ
イン電極４が形成されている。このソース電極２および
ドレイン電極４は、例えばＢによって、Ｐ型拡散層を用
いて形成される。つまり、この素子は、いわゆるＰ型の
ＭＯＳＦＥＴになっている。

【００５４】この素子の製造方法としては、例えば、ボ
ロン濃度１０^１５ｃｍ^-3のＰ型層を形成した半導体基板
８に、例えば、燐やＡｓを５０ｋｅＶ〜７００ｋｅＶに
加速して、１０^１２〜１０^１４ｃｍ^−２にイオン注入
し、半導体基板８の濃度を最適化し、必要であればＢを
表面近くに５〜１００ｋｅＶに加速して、１０^１２〜１
０^１４ｃｍ^−２にイオン注入し、しきい値を制御する。

【００５５】さらに、例えば、４〜２０ｎｍ酸化または
窒化してゲート絶縁膜１１を形成し、ゲート電極１とな
るシリコン膜を全面に堆積し、ＰＯＣＩ_３拡散を行って
これを低抵抗化する。さらに、リソグラフィと反応性エ
ッチングにより加工して、ゲート電極１を形成する。つ
いで、異方性エッチングによって切り立ったゲート電極
１の側壁にサイドウォールスペーサ１２を残すことによ
り、ゲート電極１の側壁の絶縁膜を形成する。この側壁
膜と、リソグラフィーの直前に堆積したシリコン窒化膜
がゲート電極１を取り囲む形になり、ソース電極２、ド
レイン電極４と電気的絶縁を保つことが容易になる。さ
らに、全面に、例えばＢをイオン注入してＰ型拡散層を
形成する。

【００５６】以上のような構成によれば、基本的には実
施例１の構成と同様であるが、キャリアが正孔であるこ
とと、ＭＯＳＦＥＴ構造であるところが実施例１と異な
る。本実施例の構成で、ＳｉＧｅ混晶半導体を用いない
場合、キャリアと不純物とを空間的に分離する半導体基
板８中にヘテロ接合が存在しないため、キャリアの存在
する半導体チャネル７とポテンシャルおよびキャリア形
成に用いられる不純物が近い位置にあることが多い。こ
のため、例えば図１０で丸の中に横棒を引いた記号で示
してあるアクセプタ１３は負に帯電しているため、正孔
１４によって吸引ポテンシャルを生じ、正孔１４を捕獲
することができる。ここで、アクセプタ１３に捕獲され
た正孔１４が奇数個の場合、スピンを有する不対電子と
なる。このため、正孔１４との間でスピンを介した相互
作用を生じ、正孔１４のスピンを反転させる。スピン反
転した正孔１４は、スピンを反転しない状態の正孔１４
とは干渉効果を生じないため、電子の位相緩和時間を制
限する原因となる。

【００５７】このアクセプタ１３が正孔１４を捕獲して
いる状況は、例えば、フェルミレベルがアクセプタ１３
の準位以下にある場合で起こり得る。このような状況と
しては、例えばゲート電極１に負電圧を印加し、半導体
チャネル７にキャリアが誘起された状態で、キャリアが
存在するところにアクセプタ１３となるＰ型半導体が形
成されている場合、例えば、埋め込みチャネル構造のＰ
型ＭＯＳＦＥＴで生じ、より効果的に位相緩和時間を短
くすることができる。

【００５８】なお、本実施例では、Ｎ型Ｓｉ基板である
半導体基板８の上に半導体構造を形成する場合を例示し
たが、代わりにＰ型Ｓｉ基板やＳＯＩ基板、ＳｉＧｅ混
晶を用いてもよい。 実施例３． 図１１は、本発明の実施例３の半導体装置の斜視断面図
であり、特に共鳴トンネルダイオード構造を例示するも
のである。図１２は、図１１の矢視Ａ−Ａ’の断面図で
あり、伝導帯のポテンシャル分布を示すものである。な
お、本実施例では、電子を主キャリアとして用いた素子
を例示しているが、正孔を主キャリアとして用いた素子
については、相補的に得られるので、ここでは説明を省
略する。

【００５９】図において示すように、ドレイン電極４の
上には、ＧａＡｓまたはＩｎＧａＡｓからなるＮ型の領
域として、半導体キャリア供給層５が形成されている。
半導体キャリア供給層５は、量子井戸１７の層に電子を
供給するため、もしくは直列寄生抵抗を減少させるため
に、ドナー不純物が添加された層である。そして、不純
物添加量は１０^１６〜１０^２０ｃｍ^-3で、ドナー不純物
としては、ＳｉやＧｅが用いられる。また、スペーサ半
導体６はドナー不純物によるクーロン散乱を防止するた
めのＧａＡｓまたはＩｎＧａＡｓからなる半導体の層で
あり、厚さ０〜０．１ミクロンｍの範囲にあり、場合に
よってはなくてもよい。さらに、スペーサ半導体６の上
には、Ａｌを含んだＧａＡｓまたはＩｎＧａＡｓ混晶ま
たはＡｌＡｓのトンネルバリア絶縁体１６が厚さ０．１
ミクロンｍ以下に形成されている。この層は、量子井戸
１７の層やスペーサ半導体６の層に比較して伝導帯の底
の高さが高くなるようになっており、電子に対する障壁
層となっている。さらに、トンネルバリア絶縁体１６の
上に、量子井戸１７が積層されている。量子井戸１７の
厚さは、電子の波としての位相緩和を生じない程度に十
分に小さな距離、例えば、５〜１００ｎｍに設定されて
いる。さらに、その上に、トンネルバリア絶縁体１６、
スペーサ半導体６およびＮ型の半導体キャリア供給層５
が形成される。そして、その上にソース電極２が形成さ
れる。

【００６０】ソース電極２およびドレイン電極４は、半
導体キャリア供給層５と抵抗性接触するように形成され
ており、ＡｕＧｅ／Ｎｉ／Ａｕで形成してもよい。ま
た、Ｐ型に対するソース電極２およびドレイン電極４
は、ＡｕＺｎで形成してもよい。

【００６１】この共鳴ダイオードの構造は、量子井戸１
７に閉じ込められた電子１８の量子準位と、入射する電
子１０のフェルミエネルギとが一致したところで、電子
１８の等価係数が共鳴的に上昇する現象を用いた負性抵
抗素子であり、公知であるので詳しい動作原理の説明は
省略する。

【００６２】この共鳴ダイオードにおいては、量子井戸
１７の層内を電子１８が反射および伝播する間は、電子
の波としての位相を保つ必要がある。よって、電子１０
を捕獲したドナー９による位相緩和を、ドナーと量子井
戸との距離ｒ_a およびドナー濃度を調整することにより
防止することができる。

【００６３】ここで、共鳴トンネルダイオード構造を、
バイポーラトランジスタやホットエレクトロントランジ
スタの、エミッタやベース、コレクタ領域に挿入した形
式のトランジスタ構造としてもよい。

【００６４】さて、上記の各実施例において、ゲート絶
縁膜１１は、熱酸化による酸化膜形成法、３０ｋｅＶ程
度の低加速エネルギで酸素を注入した酸化膜形成法、絶
縁膜を堆積するような方法のいずれで形成しても、シリ
コン窒化膜を堆積する方法で形成しても、またこれらを
組み合わせた方法で形成してもよい。

【００６５】一方、素子分離膜や絶縁膜の形成法として
は、シリコンをシリコン酸化膜やシリコン窒化膜に変換
する以外の方法、例えば、酸素イオンを、堆積したシリ
コンに注入する方法や、堆積したシリコンを酸化する方
法などを適用してもよい。もちろん、この絶縁膜とし
て、シリコン窒化膜や、その他の、タンタル酸化膜、チ
タン酸ストロンチウム、チタン酸バリウム、チタン酸ジ
ルコニウム鉛などの強誘電体膜や常誘電体膜を用いるこ
とができる。また、これらは単層膜として用いても、こ
れらの複合膜として用いてもよい。

【００６６】一方、ゲート電極１としては、多結晶シリ
コン以外にも、例えば、単結晶シリコン、ポーラスシリ
コン、アモルファスシリコン、ＳｉＧｅ混晶、ＳｉＣ混
晶、ＧａＡｓを用いることが可能であり、さらに、Ｗ、
Ｔａ、Ｔｉ、Ｈｆ、Ｃｏ、Ｐｔ、Ｐｄなどの金属も、そ
のままあるいはそのシリサイドの形で用いることができ
る。さらに、ゲート電極１を、上記の各材料の複合膜で
構成してもよい。

【００６７】なお、上記実施例では、半導体の材料を限
って説明したが、これは説明の都合によるもので、本発
明の考え方は、実際には、いかなる材料であっても適用
可能である。この場合、各々の材料での半導体チャネル
７もしくは電子導波路１５のキャリアの有効質量、およ
び誘電率を数６および数５に入れて、τ_s を計算すれば
よい。

【００６８】以上各実施例で述べてきたように、本発明
の半導体装置は、電子波の位相緩和時間の上限を

【００６９】

【数２０】 で決定されるスピン散乱時間によって抑制することがで
きる。

【００７０】ここで、スピンを生じる原因となるのは、
電子または正孔を捕獲したドナーまたはアクセプタ不純
物もしくは格子欠陥であるため、Ｆｅなどの遷移金属ス
ピン不純物やＡｕなどの重金属と異なり、ミッドギャッ
プ付近に深い準位を生じない。このため、ｐｎ接合のリ
ーク電流や絶縁膜耐性を悪化させることなく電子の位相
緩和時間を制御することができる。

【００７１】また、これらスピンを生じる原因となるド
ナーおよびアクセプタは、スピン不純物となる遷移金属
やＡｕなどの重金属よりも拡散長を小さくできるものを
選択可能であるため、素子を微細化しても電子の波とし
ての性質を用いた干渉素子ごとに位相緩和時間を制御で
きる。

【００７２】さらに、ドナーおよびアクセプタを、半導
体チャネルのキャリア供給および電位形成に用いること
により、遷移金属や重金属を添加する工程が不要とな
り、工程を短縮することができる。さらに、このスピン
散乱による位相緩和時間は、キャリアが２次元気体とし
て振る舞う範囲では、不純物の位置と数によって決定さ
れるので、電子−電子散乱と異なり、チャネル幅やチャ
ネル長に大きく依存しない。このため、チャネル幅やチ
ャネル長が異なるデバイスでも安定して位相緩和時間を
制御できる。

【００７３】一方、上記各実施例によれば、添加した不
純物とキャリアとを空間的に分離することができるの
で、キャリアを捕獲した不純物と伝導キャリアとの相互
作用を低減することができる。このため、キャリアを捕
獲した不純物によるスピンフリップ散乱頻度を減少さ
せ、スピンフリップによる電子の位相緩和時間を制限を
緩和することができる。

【００７４】また、上記各実施例においては、ＡｌＧａ
Ａｓ混晶に添加されたドナー不純物が、いわゆるＤＸセ
ンタという伝導帯から０．１ｅＶ以上深い準位を形成す
る。この深い準位は光照射によってドナーとして振る舞
う他、ドナーにトラップされた電子の波動関数が、通常
の半導体中の電子の波動関数の広がりよりもドナーに局
在する。このため、このようなＤＸセンタになる条件で
不純物添加を行うことにより、伝導電子とドナーにトラ
ップされた電子との交換相互作用を減少させることが可
能となり、ドナー不純物と伝導電子の距離を小さくして
も電子の位相緩和時間を大きく確保することができる。

【００７５】

【発明の効果】以上述べたように、本発明の半導体装置
は、スピンを生じる原因となるドナーおよびアクセプタ
として拡散長を小さくできるものを選択可能で、これを
半導体チャネルのキャリア供給および電位形成に用いる
ようにしたので、電子波の位相緩和時間の上限を

【００７６】

【数２１】 で決定されるスピン散乱時間によって、制御および抑制
することができるという効果がある。

【００７７】また、本発明の半導体装置は、遷移金属や
重金属を添加する工程が不要となり、工程を短縮するこ
とができるという効果がある。

【００７８】さらに、本発明の半導体装置では、スピン
散乱による位相緩和時間が、キャリアが２次元気体とし
て振る舞う範囲では、不純物の位置と数によって決定さ
れるので、チャネル幅Ｗやチャネル長Ｌに大きく依存せ
ず、チャネル幅Ｗやチャネル長Ｌが異なるデバイスでも
安定して位相緩和時間を制御できる。

【００７９】一方、本発明の半導体装置は、添加した不
純物とキャリアとを空間的に分離することができるの
で、キャリアを捕獲した不純物と伝導キャリアとの相互
作用を低減することができるので、キャリアを捕獲した
不純物によるスピンフリップ散乱頻度を減少させ、スピ
ンフリップによる電子の位相緩和時間を制限を緩和する
ことができる。

【００８０】また、本発明の半導体装置は、ＡｌＧａＡ
ｓ混晶に添加されたドナー不純物が、ＤＸセンタという
伝導帯から０．１ｅＶ以上深い準位を形成し、この深い
準位が光照射によってドナーとして振る舞う他、ドナー
にトラップされた電子の波動関数が、通常の半導体中の
電子の波動関数の広がりよりもドナーに局在するので、
このようなＤＸセンタになる条件下で不純物添加を行う
ことにより、伝導電子とドナーにトラップされた電子と
の交換相互作用を減少させることが可能となり、ドナー
不純物と伝導電子の距離を小さくしても電子の位相緩和
時間を大きく確保することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１の半導体装置の斜視断面図で
ある。

【図２】図１の矢視Ａ−Ａ′の断面における伝導帯ポテ
ンシャル分布を示す断面図である。

【図３】電子を捕獲したドナー不純物と伝導電子との距
離とスピンフリップ時間の関係図である。

【図４】電子導波路にスピン散乱の影響を与える不純物
の位置の関係図である。

【図５】位相緩和時間の温度依存性の説明図である。

【図６】位相緩和時間と、ドナー不純物によるスピン反
転時間の相関を示す説明図である。

【図７】電子波双方向スイッチの電子導波路の上面図で
ある。

【図８】ＡｈａｒｏｎｏｖＢｏｈｍ効果干渉スイッチの
電子導波路の上面図である。

【図９】本発明の実施例２の半導体装置の斜視断面図で
ある。

【図１０】図９の矢視Ａ−Ａ′の断面における価電帯の
ポテンシャル分布を示す断面図である。

【図１１】本発明の実施例３の半導体装置の斜視断面図
である。

【図１２】図１１の矢視Ａ−Ａ′の断面における伝導帯
のポテンシャル分布を示す断面図である。

【符号の説明】

１ ゲート電極 ２ ソース電極 ３ 表面酸化防止半導体膜 ４ ドレイン電極 ５ 半導体キャリア供給層 ６ スペーサ半導体 ７ 半導体チャネル ８ 半導体基板 ９ ドナー １０，１８ 電子 １１ ゲート絶縁膜 １２ サイドウォールスペーサ １３ アクセプタ １４ 正孔 １５ 電子導波路 １６ トンネルバリア絶縁体 １７ 量子井戸

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 29/812 Ｈ０１Ｌ 29/78 ３０１Ｂ 29/88 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 29/205 H01L 29/66 H01L 29/778 H01L 29/78 H01L 29/812 H01L 29/88

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】電子または正孔からなるキャリアを注入す
   るソース領域と、 および前記キャリアを取り出すためのドレイン領域と、 および前記ソース領域とドレイン領域の間に形成され、
   半導体主面内に形成されたチャネル領域と、 および、チャネル領域上に半導体膜または絶縁体膜を介
   して形成されたゲート電極とを有する電界効果トランジ
   スタにおいて、 そのチャネル領域内または積層して形成され、奇数価に
   帯電し、チャネル領域にキャリアを供給しうるドナーま
   たはアクセプタとなりうる不純物を添加した領域を有
   し、前記チャネル領域からの距離がｒからｒ＋ｄｒ
   ［ｍ］までの範囲にある前記不純物添加領域内の不純物
   の体積密度をＮ_D（ｒ）［ｍ^-3］とし、前記チャネル領
   域のキャリアの面密度をＮ_s ［ｍ^-2］、前記チャネル領
   域をキャリアが通過する時間をτとしたときに、この時
   間τよりも 【数１】 が小さく、かつ 【数２】 が電子−電子散乱時間およびスピン−軌道相互作用によ
   るキャリアの位相緩和時間よりも短くなるように設定さ
   れ、 前記チャネル領域のキャリアの面密度Ｎ_Ｓは５×１０
   ^１４［ｍ^−２］から５×１０^１５［ｍ^−２］にあること
   を特徴とする半導体装置。
2. 【請求項２】電子または正孔からなるキャリアを注入す
   るソース領域、 および前記キャリアを取り出すためのドレイン領域、 および前記ソース領域とドレイン領域の間に形成され、 第１のトンネルバリア層と第２のトンネルバリア層の間
   に積層形成された半導体量子井戸層を有する共鳴トンネ
   ルダイオードにおいて、 前記半導体量子井戸領域に前記第１または第２のトンネ
   ルバリア層を介して積層して形成され、奇数価に帯電
   し、半導体量子井戸領域にキャリアを供給しうるドナー
   またはアクセプタとなりうる不純物を添加した領域を有
   し、前記半導体量子井戸領域からの距離がｒからｒ＋ｄ
   ｒ［ｍ］までの範囲にある前記不純物添加領域内の不純
   物の体積密度をＮ_D（ｒ）［ｍ^-3］とし、前記半導体量
   子井戸領域のキャリアの面密度をＮ_s ［ｍ^-2］、前記半
   導体量子井戸領域をキャリアが伝播する時間をτとした
   ときに、前記 【数３】 よりもτが小さく、かつ 【数４】 が電子−電子散乱時間およびスピン−軌道相互作用によ
   るキャリアの位相緩和時間よりも長くなるように設定さ
   れて、 前記半導体量子井戸領域のキャリアの面密度Ｎ_Ｓは５×
   １０^１４［ｍ^−２］から５×１０^１５［ｍ^−２］の範囲
   にあることを特徴とする共鳴トンネルダイオード。
3. 【請求項３】電子または正孔からなるキャリアを注入す
   るソース領域、 および前記キャリアを取り出すためのドレイン領域、 および前記ソース領域とドレイン領域の間に形成され、
   半導体主面内に形成されたチャネル領域、 および、チャネル領域上に半導体膜または絶縁体膜を介
   して形成されたゲート電極とを有する電界効果トランジ
   スタにおいて、 そのチャネル領域内または積層して形成され、奇数価に
   帯電し、チャネル領域にキャリアを供給しうるドナーま
   たはアクセプタとなりうる不純物を添加した領域を有
   し、前記チャネル領域からの距離がｒからｒ＋ｄｒ
   ［ｍ］までの範囲にある前記不純物添加領域内の不純物
   の体積密度をＮ_D（ｒ）［ｍ^-3］とし、前記チャネル領
   域のキャリアの面密度をＮ_s ［ｍ^-2］、前記チャネル領
   域をキャリアが通過する時間をτとしたときに、この時
   間τよりも 【数５】 が小さく、かつ 【数６】 が電子−電子散乱時間およびスピン−軌道相互作用によ
   るキャリアの位相緩和時間よりも短くなるように設定さ
   れ、 前記ゲート電極に電圧を印加した場合に前記Ｎ_Ｓは飽和
   する電圧領域にあることを特徴とする半導体装置。
4. 【請求項４】前記不純物添加領域はチャネル領域を含む
   ことを特徴とする請求項１または３に記載の半導体装
   置。
5. 【請求項５】前記チャネル領域は埋め込みチャネル構造
   となることを特徴とする請求項１または３に記載の半導
   体装置。
6. 【請求項６】前記チャネル領域はＳｉ、またはＳｉＧｅ
   混晶より構成されていることを特徴とする請求項１また
   は３に記載の半導体装置。
7. 【請求項７】第１の半導体装置と第２の半導体装置が前
   記半導体主面に形成され、第１の半導体装置のチャネル
   幅と第２の半導体装置のチャネル幅が異なることを特徴
   とする請求項１または３に記載の半導体装置。