JP3330813B2 - 画像圧縮装置および画像伸張装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像伸張装置に
関し、特に、圧縮データの転送に関する外部装置の負担
を軽減するための改良に関する。

【０００２】

【従来の技術】図１２は、この発明の背景となる従来の
画像圧縮装置の構成を示すブロック図である。この従来
装置９６は、ビデオ信号デコーダ８１、画像データバッ
ファ８２、圧縮部８３、および、タイミング発生部８４
を備えている。外部から入力されたＮＴＳＣ信号などの
ビデオ信号１１は、ビデオ信号デコーダ８１によってデ
ジタル化される。デジタル化された画像信号は、画像デ
ータバッファ８２へ一時的に保持された後、圧縮部８３
によって読み出される。

【０００３】圧縮部８３は、画像信号を圧縮して圧縮画
像信号１３を生成し、外部に接続される外部装置８０へ
と出力する。外部装置８０は、例えば、画像信号を蓄積
する画像蓄積装置、あるいは、画像信号を伝送する伝送
経路などである。

【０００４】ビデオ信号デコーダ８１は、さらに、ビデ
オ信号１１から水平および垂直同期信号を抽出する。タ
イミング発生部８４は、これらの同期信号にもとづい
て、画像データバッファ８２の動作を制御する制御信号
を出力する。

【０００５】従来装置９６では、このようにしてビデオ
信号１１の圧縮が行われ、外部装置８０へと出力され
る。

【０００６】図１３は、この発明の背景となるもう一つ
の従来装置である画像伸張装置の構成を示すブロック図
である。この従来装置９７は、ビデオ信号エンコーダ７
１、画像データバッファ７２、伸張部７３、および、タ
イミング発生部７４を備えている。外部装置８０から入
力された圧縮画像信号１３は、伸張部７３によって伸張
される。伸張された画像信号は、画像データバッファ７
２へ一時的に保持された後、ビデオ信号エンコーダ７１
によって読み出される。

【０００７】ビデオ信号エンコーダ７１は、伸張された
デジタル画像信号からビデオ信号１１を再構成する。タ
イミング発生部７４は、画像データバッファ７２の動作
を制御する制御信号を出力するとともに、水平および垂
直同期信号を生成してビデオ信号エンコーダ７１へと供
給する。

【０００８】従来装置９７では、このようにして圧縮画
像信号１３の伸張が行われ、外部へと出力される。

【０００９】

【発明が解決しようとする課題】従来装置９６，９７
は、以上のように構成されているので、外部装置８０
は、圧縮画像信号１３を生成する圧縮部８３の動作に同
期して、圧縮画像信号１３を読み取る必要があった。ま
た、圧縮画像信号１３を伸張する伸張部７３の動作に同
期して、圧縮画像信号１３を出力する必要があった。

【００１０】圧縮部８３および伸張部７３における圧縮
画像信号１３の転送速度は、一般に、画面の中の部分的
な圧縮率によって随時変化する。したがって、圧縮率の
あらゆる変化に対応するために、外部装置８０は、瞬間
に必要とされる最高の速度で圧縮画像信号１３を転送し
得る能力を持っていることが必要とされていた。例え
ば、外部装置８０が伝送経路を有する場合には、伝送容
量の高い伝送経路を使用する必要があった。

【００１１】さらに、従来装置９７においては、静止画
像に対応するビデオ信号１１を出力する場合でも、外部
装置８０は同一画面の圧縮画像信号１３を、反復的に出
力する必要があった。このように、従来の画像圧縮装置
および画像伸張装置では、外部装置８０に対して、高速
で転送する能力や、冗長な転送を要求するという問題点
があった。

【００１２】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、圧縮データを
転送する上での外部装置の負担を軽減し得る画像伸張装
置を提供することを目的とする。

【００１３】

【課題を解決するための手段】この発明の装置は、外部
装置から入力された圧縮画像信号を伸張して出力する画
像伸張装置において、前記圧縮画像信号を伸張して画像
信号を得る伸張部と、前記伸張部と前記外部装置との間
に介在して、前記圧縮画像信号を一時的に保持する圧縮
データバッファと、前記圧縮データバッファにおける前
記圧縮画像信号の書込み動作および読出し動作を制御す
るデータ転送制御部と、を備え、前記データ転送制御部
は、前記圧縮データバッファが、前記外部装置からの書
込み要請に応じて前記圧縮画像信号を書き込み、前記伸
張部からの読出し要請に応じて前記圧縮画像信号を読み
出すように、前記圧縮データバッファを制御し、前記圧
縮画像信号が可変長符号のデータであり、前記伸張部
は、圧縮された単一のデータを復号する小規模デコーダ
と、前記小規模デコーダの略半分の処理速度特性を有し
圧縮された２個以上のデータを復号する大規模デコーダ
と、前記小規模デコーダおよび前記大規模デコーダへ同
時に前記圧縮された単一または二個以上のデータを与え
る入力データ制御手段と、前記小規模デコーダからの出
力データと大規模デコーダからの出力データとを切り替
えて出力する第１の切り替え手段と、前記第１の切り替
え手段からの出力データを単位時間だけ遅延させて出力
する遅延手段と、所定のタイミング信号に基づいて前記
第１の切り替え手段からの出力データと前記遅延手段か
らの出力データとを切り替えて出力する第２の切り替え
手段と、前記第２の切り替え手段を前記遅延手段からの
出力データから前記第１の切り替え手段からの出力デー
タに切り替えるための前記所定のタイミング信号を生成
するタイミング制御手段とを備え、前記小規模デコーダ
は、受けたデータが単一のデータか２個以上のデータか
を判定する判定手段を有し、前記タイミング制御手段
は、前記小規模デコーダの前記判定手段での判定信号に
基づいて、前記第１の切り替え手段が前記小規模デコー
ダからの出力データから前記大規模デコ ーダからの出力
データに切り替わった際に生じる不定データを検出する
不定タイミング検出手段と、前記不定タイミング検出手
段からの信号に基づいて前記所定のタイミング信号を前
記第２の切り替え手段へ出力するタイミング信号出力手
段とを備えることを特徴とする。

【００１４】

【発明の実施の形態】＜1.画像圧縮装置＞ 図１は、参考例となる画像圧縮装置の構成を示すブロッ
ク図である。図１に示すように、この装置９１は、ビデ
オ信号デコーダ１、圧縮部２、データ転送制御部３、圧
縮データバッファ４、および、タイミング発生部５を備
えている。装置９１を使用する際には、例えばテレビカ
メラ等の図示しない外部装置から、例えばＮＴＳＣ信号
などのビデオ信号１１が入力されるとともに、もう一つ
の外部装置９が接続される。外部装置９は、例えば圧縮
された画像信号を蓄積する画像蓄積装置、あるいは、画
像信号を伝送する伝送経路などである。

【００１５】ビデオ信号デコーダ１は、一般には動的画
像であるビデオ信号１１を受信し、このビデオ信号１１
を復調することによってデジタル画像信号１２を得ると
ともに、ビデオ信号１１から水平および垂直同期信号１
５を抽出する。また、圧縮部２は、ビデオ信号デコーダ
１で得られたデジタル画像信号１２を圧縮することによ
って、圧縮画像信号１３を得る。圧縮部２では、例えば
ＪＰＥＧを基本とした手法などの、フレーム内符号化の
アルゴリズムにもとづいて、画像の圧縮が行なわれる。

【００１６】タイミング発生部５は、同期信号１５にも
とづいて、圧縮部２へ制御信号１６を送出する。圧縮部
２は、この制御信号１６に同期して、デジタル画像信号
１２の圧縮を行う。また、圧縮データバッファ４は、圧
縮画像信号１３を一時的に蓄積する記憶媒体であり、好
ましくはＲＡＭを備えている。圧縮データバッファ４の
動作は、データ転送制御部３によって制御される。

【００１７】データ転送制御部３は、圧縮部２から送出
される圧縮画像信号１３の書き込みが行なわれるととも
に、一時的に蓄積された動作圧縮画像信号１３が外部装
置９へと読み出されるように、圧縮データバッファ４を
制御する。すなわち、圧縮データバッファ４は、データ
転送制御部３の働きによって、圧縮部２から外部装置９
への圧縮画像信号１３の転送を媒介する緩衝体としての
機能を果たす。

【００１８】データ転送制御部３は、圧縮部２から送出
される画面最終データ信号１７、圧縮データ生成信号１
８、および、外部装置９から送出される圧縮データ読み
出し要請信号２１、バンク切換要請信号２２にもとづい
て、メモリ制御信号１９、メモリアドレス信号２０を圧
縮データバッファ４へと出力する。このことによって、
圧縮データバッファ４の制御が行われる。これらの信号
の機能、およびデータ転送制御部３の内部構成について
は後述する。

【００１９】図２は、圧縮データバッファ４のメモリ空
間の構成例を示す模式図である。図２に示すように、圧
縮画像信号１３は、圧縮データバッファ４の中に、１画
面ごとに格納される。この１画面分の圧縮画像信号１３
が格納されるメモリエリアを、この明細書ではバンクと
称する。図２の例では、圧縮データバッファ４のメモリ
空間には、２個のバンクが設けられている。このような
メモリ空間の構成も、データ転送制御部３の制御によっ
て決定される。

【００２０】図３は、図２に例示した圧縮データバッフ
ァ４の動作を示す説明図である。図３に示すように、２
つのバンクの一方（バンク１）は圧縮画像信号１３の書
き込み用として機能し、他方（バンク２）は読み出し用
として機能する。しかも、これらの機能は、時刻の経過
にともなって交互に入れ替わる。

【００２１】すなわち、圧縮部２から送出される１画面
分の圧縮画像信号１３が、一方のバンクに書き込まれて
いる期間は、他方のバンクは読み出し可能状態となる。
このとき、他方のバンクからは、先に格納された１画面
分の圧縮画像信号１３が外部装置９へと読み出される。
２個のバンクの機能が、交互に切り換えられることによ
って、圧縮画像信号１３の書き込みと読み出しとが、同
時並列的に行われ得る。

【００２２】しかも、圧縮部２は、その圧縮動作に合わ
せて圧縮画像信号１３を圧縮データバッファ４へ書き込
むことが可能である一方、外部装置９は、１つのバンク
が読み出し可能となっている期間の間に１画面分の読み
出しを完了すればよく、圧縮部２の動作に同期して読み
出し動作を行う必要がない。このため、読み出し動作の
速度を平均化することができるので、外部装置９は高速
で読み出しを行う必要がなくなる。すなわち、圧縮画像
信号１３の転送能力に関する外部装置９の負担が軽減さ
れる。このことは、外部装置９が例えば伝送経路を有す
る場合には、伝送能力の低い簡便な伝送経路の使用をも
可能にする。

【００２３】なお、図２および図３では、圧縮データバ
ッファ４のメモリ空間が２つのバンクを有する例を示し
たが、一般には、複数のバンク構成が可能である。例え
ば、メモリ空間が３個以上のバンクを有し、１つのバン
クに対して書き込みが行われている期間に、外部装置９
からの要求に応じて、残りのバンクの一つが選択され、
読み出しが行われるように、圧縮データバッファ４およ
びデータ転送制御部３を構成してもよい。

【００２４】また、圧縮データバッファ４は、外部装置
９の個数に応じて、並列に複数個設けられてもよい。こ
のとき、圧縮部２から複数個の圧縮データバッファ４へ
と、圧縮画像信号１３が同時に書き込まれる。そして、
複数の圧縮データバッファ４から複数の外部装置９へ
と、それぞれ個別に読み出しが行われる。読み出し動作
の速度も、各外部装置９の要求速度に応じて、個別に設
定される。

【００２５】＜2.画像伸張装置＞ 図４は、この発明の実施の形態における画像伸張装置の
構成を示すブロック図である。図４に示すように、この
装置９２には、上述した装置９１と同様に、データ転送
制御部３、圧縮データバッファ４、および、タイミング
発生部５が備わっている。また、装置９１における圧縮
部２およびビデオ信号デコーダ１が、それぞれ伸張部６
およびビデオ信号エンコーダ７へと、あたかも置き換え
られている。さらに、ビデオ信号エンコーダ７とタイミ
ング発生部５とに信号を供給する同期信号発生部８が備
わっている。

【００２６】装置９２では、圧縮データバッファ４は、
外部装置９から伸張部６への圧縮画像信号１３の転送を
媒介する機能を果たす。すなわち、データ転送制御部３
は、外部装置９から送出される圧縮画像信号１３の書き
込みが行われるとともに、一時的に蓄積された圧縮画像
信号１３が伸張部６へと読み出されるように、圧縮デー
タバッファ４を制御する。

【００２７】データ転送制御部３は、伸張部６から送出
される画面最終データ信号１７、伸張データ要請信号２
３、および、外部装置９から送出される伸張データ書込
み要請信号２４、バンク切換要請信号２２にもとづい
て、メモリ制御信号１９、メモリアドレス信号２０を圧
縮データバッファ４へと出力する。このことによって、
圧縮データバッファ４の制御が行われる。

【００２８】同期信号発生部８は、水平および垂直同期
信号１５を発生する。また、タイミング発生部５は、同
期信号発生部８で生成された同期信号１５にもとづい
て、制御信号１６を伸張部６へと送出する。

【００２９】伸張部６は、圧縮データバッファ４から読
み取った圧縮画像信号１３を伸張することによって、デ
ジタル画像信号１２を再構成する。伸張部６は、フレー
ム内符号化のアルゴリズムにもとづいて、伸張動作を実
行する。また、伸張部６による伸張動作は、制御信号１
６に同期して行われる。

【００３０】ビデオ信号エンコーダ７は、再構成された
デジタル画像信号１２と、同期信号１５とから、例えば
ＮＴＳＣ信号の形式のビデオ信号１１を再構成して、外
部へと出力する。

【００３１】装置９２と装置９１とが、互いに対で使用
可能な関係にあるとき、すなわち、装置９１で得られた
圧縮画像信号１３を装置９２で伸張することによって、
ビデオ信号１１を再構成可能な関係にあるときには、伸
張部６と圧縮部２は、互いに逆の処理を実行する。例え
ば、圧縮部２がＪＰＥＧを基本としたアルゴリズムにも
とづいて、画像の圧縮を行なうときには、対応する伸張
部６は、ＪＰＥＧを基本としたアルゴリズムにもとづく
伸張を実行する。同様に、ビデオ信号エンコーダ７と、
対応するビデオ信号デコーダ１とは、互いに逆の処理を
実行する。

【００３２】装置９２における圧縮データバッファ４の
メモリ空間は、装置９１と同様に構成される。例えば、
圧縮データバッファ４のメモリ空間は、図２で示され
る。そして、その動作は、図５の説明図で示される。す
なわち、２つのバンクの一方（バンク１）から１画面分
の圧縮画像信号１３が、伸張部６によって読み出されて
いる期間は、他方のバンク（バンク２）は書込み可能状
態となる。このとき、他方のバンクには、１画面分の圧
縮画像信号１３が外部装置９から書き込まれる。これら
の２個のバンクの機能が、交互に切り換えられることに
よって、圧縮画像信号１３の書込みと読み出しとが、同
時並列的に行われる。

【００３３】伸張部６は、その伸張動作に合わせて圧縮
データバッファ４から圧縮画像信号１３を読み出すこと
が可能である一方、外部装置９は、１つのバンクが書込
み可能となっている期間の間に１画面分の書込みを完了
すればよく、伸張部６の動作に同期して書込み動作を行
う必要がない。このため、書込み動作の速度を平均化す
ることができるので、外部装置９は高速で書込みを行う
必要がなくなる。すなわち、圧縮画像信号１３の転送能
力に関する外部装置９の負担が軽減される。このこと
は、外部装置９が例えば伝送経路を有する場合には、伝
送能力の低い簡便な伝送経路の使用をも可能にする。

【００３４】また、外部装置９からデータ転送制御部３
への指示によって、一つのバンクに保持されている１画
面分の圧縮画像信号１３を、伸張部６へと反復的に読出
すことも可能である。このとき、外部装置９が同一の１
画面分の圧縮画像信号１３を反復的に圧縮データバッフ
ァ４へと書き込まなくても、静止画像に対応するビデオ
信号１１が再構成される。すなわち、静止画像を伸張す
るときに、外部装置９は、同一の圧縮画像信号１３を反
復的に供給する必要がない。

【００３５】このように、装置９２は、外部装置９の書
込み動作における冗長性をも解消する。このことも、圧
縮画像信号１３の転送に関する外部装置９の負担の軽減
に寄与する。

【００３６】なお、図５では、圧縮データバッファ４の
メモリ空間が２つのバンクを有する例を示したが、装置
９１と同様に、一般には複数のバンク構成が可能であ
る。また、装置９１と同様に、外部装置９の個数に応じ
て、複数個の圧縮データバッファ４を並列に設けること
も可能である。

【００３７】＜3.データ転送制御部＞ つぎに、装置９１，９２に共通に備わるデータ転送制御
部３の構成例と、その動作について詳述する。図６は、
図２、図３、および図５の動作を実現するデータ転送制
御部３の構成を示すブロック図である。図６に示すよう
に、データ転送制御部３は、アクセス調停部３０、メモ
リアドレス生成部３１、および、メモリ制御タイミング
生成部３９を備えている。

【００３８】アクセス調停部３０は、圧縮部２（または
伸張部６）と外部装置９との間で、圧縮データバッファ
４へのアクセス（すなわち、書込みまたは読出し動作）
の調停を行う。この調停は、圧縮部２（または伸張部
６）から送出される圧縮データ生成信号１８（または伸
張データ要請信号２３）と、外部装置９から送出される
圧縮データ読み出し要請信号２１（または伸張データ書
込み要請信号２４）とにもとづいて行われる。

【００３９】圧縮データ生成信号１８（または伸張デー
タ要請信号２３）は、圧縮データバッファ４に対して書
込み（または読出し）動作を指示する信号であり、圧縮
部２（または伸張部６）が書込み（または読出し）動作
を行うごとに送出される。また、圧縮データ読み出し要
請信号２１（または伸張データ書込み要請信号２４）
は、圧縮データバッファ４に対して読出し（または書込
み）動作を指示する信号であり、外部装置９が読出し
（または書込み）動作を行うごとに、外部装置９から送
出される。

【００４０】また、メモリ制御タイミング生成部３９
は、アクセス調停部３０によるアクセス調停の結果に応
答して、圧縮データバッファ４に付与するメモリ制御信
号１９、すなわち書込み動作および読出し動作を制御す
る信号を生成する。さらに、メモリアドレス生成部３１
は、圧縮データバッファ４に付与するメモリアドレス信
号２０を生成する装置部分である。このメモリアドレス
生成部３１は、レジスタ３２，３３，３５，３６、アド
レス生成部３４，３７、および、アドレス選択部３８を
備えている。

【００４１】レジスタ３２，３５は、１画面分の圧縮画
像信号１３のデータ長の値を一時的に保持する記憶媒体
を有している。このデータ長は、後述するように、アド
レス生成部３４，３７によって算出される。ただし、画
像伸張装置９２においては、外部装置９からデータ転送
制御部３へと、データ長の値が直接に送信され、この値
がレジスタ３２，３５に保持されるようにデータ転送制
御部３を構成してもよい。

【００４２】レジスタ３３，３６は、１画面分の圧縮画
像信号１３の先頭アドレスの値を一時的に保存する記憶
媒体である。この先頭アドレスの値は、外部装置９によ
って設定される。

【００４３】アドレス生成部３４，３７は、レジスタ３
２，３５に保持されるデータ長、レジスタ３３，３６に
保持される先頭アドレス、および、画面最終データ信号
１７にもとづいて、圧縮データバッファ４のアドレスを
指定するメモリアドレス信号２０を生成する。画面最終
データ信号１７は、１画面の終了を通知する信号であ
り、１画面の圧縮（または伸張）が終了するごとに、圧
縮部２（または伸張部６）から送出される。

【００４４】アドレス選択部３８は、画面最終データ信
号１７、バンク切換要請信号２２、および、アクセス調
停部３０による調停の結果にもとづいて、アドレス生成
部３４，３７が生成する２通りのメモリアドレス信号２
０の一方を選択して出力する。図６に示すように、アド
レス生成部３４，３７が２個備わっているのは、圧縮デ
ータバッファ４のメモリ空間における２つのバンクごと
に、アドレスを生成するためである。すなわち、アドレ
ス生成部３４，３７は、２つのバンクを個別に管理して
いる。

【００４５】アドレスは、圧縮データバッファ４へのア
クセスが行われるごとに、先頭アドレスに対してインク
リメントするように計算される。装置９１においては、
画面最終データ信号１７が入力された時点で先頭アドレ
スへと初期化される。装置９２においては、レジスタ３
２，３５に保持されるデータ長に相当するまでインクリ
メントが行われた時点で、先頭アドレスへと初期化され
る。

【００４６】２つのアドレス生成部３４，３７が管理す
るバンクの役割に応じて、これらのアドレス生成部３
４，３７の一方が、圧縮部２による書込み（または伸張
部６による読出し）のためのアドレスを生成するときに
は、他方は外部装置９からの読出し（または書込み）の
ためのアドレスを生成する。そして、アドレス生成部３
４，３７のこれらの機能も、それらが管理するバンクの
役割が交互に切り替えられるのに応じて、交互に切り替
えられる。

【００４７】この切換は、バンク切換要請信号２２によ
って指示される。また、この切り替えは、１画面分の圧
縮画像信号１３の最終データの書込みに同期して行われ
るので、外部装置９はバンク切換要請信号２２を送出す
るタイミングを正確に計る必要がない。

【００４８】バンクの役割が切り替えられるのに応じ
て、アドレス生成部３４，３７の機能も切り替えられる
ので、アドレス生成部３４，３７の各１は、１つのバン
クの書込みと読出しとの双方を管理することになる。し
たがって、それぞれが管理しているバンクに書き込まれ
た１画面分の圧縮画像信号１３の格納場所に関する情報
は、アドレス生成部３４，３７によって保持され、読出
しの際に生かされる。

【００４９】この切替えは、装置９２においても同様に
行われる。さらに装置９２では、バンク切換要請信号２
２が送出されるまでは、同一画面の圧縮画像信号１３を
反復して読み出すようにアドレスが生成される。このた
め、外部装置９は静止画像に相当する圧縮画像信号１３
を送出するときには、その期間にわたってバンク切換要
請信号２２の送出を停止するとよい。そうすることによ
って、外部装置９は、同一の圧縮画像信号１３を反復的
に送出することなく、同一の１画面分の圧縮画像信号１
３の伸張が反復的に実行される。その結果、ビデオ信号
エンコーダ７からは静止画像としてのビデオ信号１１が
得られる。

【００５０】なお、通常のメモリアクセスと同様に、外
部装置９からアドレスを直接に指定することによって、
外部装置９による圧縮画像信号１３の読出しおよび書込
みが実行されるようにデータ転送制御部３を構成しても
よい。

【００５１】図７は、アドレス生成部３４，３７を代表
して、アドレス生成部３４の構成例を示すブロック図で
ある。まず、このアドレス生成部３４が装置９１に組み
込まれている例について説明する。

【００５２】アドレス生成部３４は、オフセットレジス
タ４１、加算部４２、およびスイッチ部４３を備えてい
る。アドレス生成部３４が管理するバンクへ、圧縮部２
による書込みが行われるときには、オフセットレジスタ
４１は、１画面ごとの圧縮画像信号１３の切れ目に対応
する画面最終データ信号１７に応答して、保持する値を
ゼロに初期化する。その後、圧縮データ生成信号１８に
応答して、保持する値を１ずつインクリメントしてゆ
く。この動作を、つぎの画面最終データ信号１７が入力
されるまで継続する。

【００５３】また、オフセットレジスタ４１は、画面最
終データ信号１７が送出されるときには、１画面分の圧
縮画像信号１３のデータ長に相当する値を保持してい
る。このため、スイッチ部４３は、画面最終データ信号
１７に応答して、オフセットレジスタ４１が保持する値
をレジスタ３２へと転送する。

【００５４】加算部４２は、レジスタ３３から供給され
る先頭アドレスの値と、オフセットレジスタ４１が保持
する値とを加算することによって、メモリアドレス信号
２０を生成する。その結果、１画面分の圧縮画像信号１
３が、レジスタ３３に保持される先頭アドレスから、デ
ータ長に相当する範囲のメモリ空間に書き込まれる。

【００５５】アドレス生成部３４が管理するバンクから
外部装置９への読出しが行われるときには、まず、バン
ク切換要請信号２２によって、アドレス生成部３４が管
理するバンクが読み出し側に切り替えられる。このと
き、レジスタ３２，３３へ保持されている値は、読み出
すべき１画面分の圧縮画像信号１３の格納場所を指示し
ていることになる。

【００５６】オフセットレジスタ４１は、外部装置９か
ら圧縮データ読み出し要請信号２１が送信されるごと
に、保持する値をインクリメントしてゆき、バンク切換
要請信号２２が送信されると、これに応答してゼロへと
初期化する。また、読出しは、レジスタ３２が保持する
データ長に相当する回数だけ行われる。加算部４２が、
レジスタ３３が保持する先頭アドレスの値と、オフセッ
トレジスタ４１が保持する値とを加算することによっ
て、メモリアドレス信号２０を生成する点は、書込みの
際と同様である。

【００５７】読出しの際のアドレスがこのように生成さ
れることによって、レジスタ３３に保持される先頭アド
レスからデータ長に相当する範囲のメモリ空間に書き込
まれた１画面分の圧縮画像信号１３の読出しが行われ
る。

【００５８】つぎに、アドレス生成部３４が装置９２に
組み込まれている例について説明する。アドレス生成部
３４が管理するバンクに、外部装置９から圧縮画像信号
１３が書込まれるときには、レジスタ３２には１画面分
の圧縮画像信号１３のデータ長の値が入力される。オフ
セットレジスタ４１は、外部装置９から圧縮データバッ
ファ４へと圧縮画像信号１３が書き込まれるごとに送出
される伸張データ書込み要請信号２４に応答して、保持
する値をインクリメントする。その後、バンク切換要請
信号２２が送出されると、アドレス生成部３４が管理す
るバンクは、書込み動作から読出し動作へと切り替わ
る。

【００５９】オフセットレジスタ４１が保持する値は、
その値がレジスタ３２に保持されるデータ長に等しくな
った後に初期化される。その結果、バンク切換要請信号
２２が送出されるまでは、アドレス生成部３４が管理す
るバンクから、１画面分の同一の圧縮画像信号１３が、
伸張部６へと供給され続ける。

【００６０】なお、図７では、アドレス生成部３４が、
圧縮部２（または伸張部６）のアクセスだけでなく、外
部装置９のアクセスのためのアドレスをも生成するよう
に構成された例を示した。しかしながら、外部装置９自
身がアドレスを指示する機能を有する場合には、外部装
置９のアクセスのためのアドレスを生成しないように、
装置９１，９２を構成することも可能である。

【００６１】また、図６では、管理すべきバンクが２つ
の場合を例として示したが、図６の構成を拡張すること
によって、３個以上のバンクの管理も同様に行うことが
できる。

【００６２】＜4.画像圧縮伸張装置＞ 画像圧縮装置９１と画像伸張装置９２とは組み合わせて
使用されるのが通例である。ここでは、このような使用
に適した、装置９１と装置９２とが組み込まれてなる画
像圧縮伸張装置の例について説明する。

【００６３】図８は、画像圧縮伸張装置の構成例を示す
ブロック図である。この装置９３は、圧縮伸張部１０を
備えている。この圧縮伸張部１０は、圧縮部２と伸張部
６とを備えている。しかも、圧縮部２と伸張部６とは、
互いに逆のアルゴリズムにもとづいて演算を実行するよ
うに構成されている。また、装置９３は、それぞれが圧
縮データバッファ４と同一構成である圧縮データバッフ
ァ４Ａ，４Ｂを、さらに備えている。

【００６４】装置９３では、外部からビデオ信号デコー
ダ１へと入力されたビデオ信号１１を圧縮し、圧縮画像
信号１３の形式で外部装置９へと出力することが可能で
あるとともに、外部装置９から送出された圧縮画像信号
１３を伸張し、ビデオ信号エンコーダ７からビデオ信号
１１として出力することも可能である。すなわち、装置
９３は、装置９１，９２の双方の機能を併せ持ってい
る。また、双方の装置に共通の装置部分が共有されるの
で、双方を個別に製造するのに比べて、コストが低廉と
なる。

【００６５】なお、図８では、２つの圧縮データバッフ
ァ４Ａ，４Ｂを備える例を示したが、圧縮データバッフ
ァは圧縮部２と伸張部６とで、互いに共有可能であるの
で、一般には単一の圧縮データバッファ４のみが備わっ
ていてもよい。図８の例では、２つの圧縮データバッフ
ァ４Ａ，４Ｂが備わるので、複数の外部装置９が接続可
能である。

【００６６】また、圧縮部２で圧縮して得られた多数
（一般には複数）画面分の圧縮画像信号１３を、圧縮デ
ータバッファ４Ａ，４Ｂに保存しておき、その中から特
定の画面を外部からの指示に応じて任意に選択し、伸張
部６で伸張してビデオ信号１１を再構成し、静止画像と
して出力することも可能である。すなわち、外部装置９
を接続することなく、装置９３をあたかも独立した画像
蓄積装置として使用することも可能である。

【００６７】このように、圧縮データバッファ４Ａ，４
Ｂは、圧縮部２（または伸張部６）と外部装置９の間の
緩衝を目的とした使用だけでなく、圧縮画像信号１３を
蓄積する媒体としての使用にも供することができる。こ
のことは、圧縮データバッファ４Ａ，４Ｂの代わりに単
一の圧縮データバッファ４が備わる場合でも同様であ
る。

【００６８】 ＜5.圧縮部２および伸張部６の一般的構成＞ 以上の説明では、圧縮部２および伸張部６において、フ
レーム内符号化のアルゴリズムにもとづいて、画像の圧
縮および伸張が行なわれる例を示したが、この発明は、
フレーム間の相関をも考慮したフレーム間符号化のアル
ゴリズムにもとづいた圧縮、伸張が行われる装置に対し
ても適用可能である。

【００６９】ただし、フレーム内符号化にもとづく場合
には、フレーム間の相関を考慮する必要がないので、フ
レームバッファを設ける必要がないだけでなく、圧縮お
よび伸張動作が高速で行われるという利点が生まれる。
このことは、外部装置９を伝送経路とした双方向の通信
をも可能にする。

【００７０】フレーム内符号化にもとづく場合にはさら
に、圧縮データバッファ４に圧縮画像信号１３が１画面
単位で保持されるので、図２、図３、および図５〜図７
に例示したように、データ転送制御部３による制御が簡
単となる。特に、圧縮画像信号１３の１画面分の切出し
が可能となるために、すでに説明したように、静止画像
を出力する際の外部装置９の転送の冗長性を解消するこ
とができる。

【００７１】＜6.伸張部６の好ましい例＞ つぎに、伸張部６が取り扱う圧縮画像信号１３が可変長
符号であるときの、望ましい伸張部６の構成について説
明する。伸張部６が処理対象とする可変長符号の例とし
て、ハフマン符号化にもとづいて得られたハフマン符号
を取り上げるが、同様の構成は可変長符号一般に対して
適用可能である。

【００７２】＜6-1.原理＞ 一般に、画像データには同一のデータが連続することが
多く、したがって、互いに連続するデータの差分は
“０”になることが多い。特に、離散コサイン変換（Ｄ
ＣＴ）処理の場合、データが特定の領域（例えば低周波
数領域）に集中することが多いため、前記した差分が
“０”になる割合は極めて高い。例えば、差分が、 “０００５” …（１） となる場合、“０”のランレングス（以下、０ランレン
グスと称す）が「３」で、その次に“５”（すなわち
“０”以外のデータ）が来るという具合にして２次元的
にハフマンコードを割り当てることになる。この場合、
０ランレングスである「３」というデータと、その次に
来る“５”というデータを合わせてデコードするため、
前記（１）で示した数列の場合、１回のデコードで４個
のデータを処理できることになる。

【００７３】“２１３４” …（２） 一方、前記（２）で示す数列のように、差分データとし
て“０”以外のデータが連続、すなわち０ランレングス
が「０」となる場合、デコードすべきデータは“２”、
“１”、“３”、“４”というように、１回のデコード
について１個ずつのデータしか処理できない。

【００７４】これらのことを考慮すると、０ランレング
スが「０」であるか否かによって処理速度が少なくとも
２倍以上差があることがわかる。すなわち、０ランレン
グスが「１」以上である場合は、２個以上のデータを一
度にデコードするため、メモリールックアップに２サイ
クル懸かっても、最終的なデータ出力のタイミングとし
て１データにつき１回デコードするタイミングに対して
時間的な遜色がないことになる。そして、前記したよう
に、“０”以外のデータが連続するのは例えば低周波数
領域等の特定の領域に限定されるため、０ランレングス
が「０」であるか否かによって処理を偏向することが処
理速度向上のためには望ましいと言える。

【００７５】この実施の形態の伸張部６は、このことを
考慮して、まず０ランレングスが「０」であるか「１」
以上であるかを検出し、０ランレングスが「０」である
特定の領域のみを高速なハードウェアのデコーダで処理
し、０ランレングスが「１」以上の場合と異なるパスの
処理を行うことで、メモリルックアップの処理速度に依
存していた従来周知の装置に比べて、デコーダを高速化
することによる処理速度の向上を実現するものである。

【００７６】＜6-2.構成＞ 図９は、この実施の形態の伸張部６に備わる、０ランレ
ングスデータを用いた復号処理部の構成を示したもので
ある。図９中、５１は可変長データにおいて次に復号す
るデータを決める入力データ制御ブロック（入力データ
制御手段）である。

【００７７】また、５２は０ランレングスデータが
“０”に対応するハフマンコードだけをデコードするた
めの高速処理が可能なハードウェアデコーダ（小規模デ
コーダ：以下、ＨＷデコーダと称す）であり、該ＨＷデ
コーダ５２からの出力信号であるＨ／Ｕ信号（判定信
号）は該ＨＷデコーダ５２の内部データにヒットしたか
あるいはしなかったかを示すための信号である。

【００７８】具体的には、図１０中の（Ｂ）の如く、内
部データにヒットしたときはＨｉｇｈ信号を出力し、ヒ
ットしなかったときはＬｏｗ信号を出力する。このよう
な処理を行うため、ＨＷデコーダ５２の内部には、リフ
ァレンスとしての内部データを格納する内部データ格納
手段（メモリ）５２ａと、該内部データ格納手段５２ａ
の内部データと入力データ制御ブロック５１からのハフ
マンデータとを照合する照合手段（コンパレータ：判定
手段）５２ｂとを備えている。

【００７９】さらに、５３は０ランレングスが１以上に
割り当てられたハフマンコードをデコーダするためのメ
モリー（テーブル：大規模デコーダ）、５４はＨＷデコ
ーダ５２からのＨ／Ｕ信号に基づいてＨＷデコーダ５２
からの複合データとメモリー５３からの複合データを選
択する第１のマルチプレクサ（第１の切り替え手段：以
下、第１のＭＵＸと称す）、５５はメモリー５３でデコ
ードされた０ランレングスのデータを基に０ランレング
スの数だけデータの出力タイミングをおくらせるために
０ランレングスをカウントするランレングスカウンタ、
５６はデコーダのＨ／Ｕ信号および０ランレングスカウ
ンタの出力より、次のデータの復号処理を行なうか否か
のフラグを生成するデータイネーブル発生回路である。

【００８０】さらにまた、５７は、入力データ制御ブロ
ック５１からのハフマンデータがＨＷデコーダ５２の内
部データにヒットしなかった場合、メモリー５３のアク
セススピードが遅いため出力データが不定になるタイミ
ングができる（図１０中の（Ｆ）参照）ので、これを検
出してデータの出力タイミングをコントロールするため
のフラグ（図１０中の（Ｅ）参照）を発生する不定タイ
ミング検出回路（不定タイミング検出手段）である。

【００８１】また、５８は、第１のＭＵＸ５４より出力
された復号データから、これまで復号されたデータ量を
計算し、次に復号すべき圧縮データを出力させるための
補助データを作成する復号データ量算出回路、５９，６
０，６１，６２はデータ列をクロック信号ＣＫの１サイ
クル分だけ遅延させる遅延装置（ディレイ）、６３は前
記遅延装置６０（タイミング信号出力手段）からのタイ
ミング信号に基づいて遅延装置６１（遅延手段）からの
出力データから第１のＭＵＸ５４からの出力データに切
り替える第２のマルチプレクサ（第２の切り替え手段：
以下、第２のＭＵＸと称す）である。

【００８２】なお、前記不定タイミング検出回路５７お
よび前記遅延装置６０は、前記第２のＭＵＸ６３を切り
替えるための所定のタイミング信号を生成するタイミン
グ制御手段を構成する。

【００８３】＜6-3.動作＞ 上記構成の伸張部６の処理手順を説明する。図１０は本
実施例の画像圧縮伸張装置の動作を示すタイミングチャ
ートである。図１０中の（Ａ）に示されたデータは入力
データ制御ブロック５１からの出力を示すもので、デー
タａの０ランレングスが「０」、データｂの０ランレン
グスが「１」、データｃの０ランレングスが「０」、デ
ータｄの０ランレングスが「２」であるとする。

【００８４】まず、図１０中の（Ａ）のデータａが入力
データ制御ブロック５１から出力されると、図９の如
く、ＨＷデコーダ５２とメモリー５３に同時に入力され
る。ここで、ＨＷデコーダ５２内の比較手段（コンパレ
ータ）にて、受けたハフマンデータａがデコーダの内部
データにヒットしたか否かを検出する。

【００８５】そして、データａがＨＷデコーダ５２の内
部データにヒットした場合、ヒットした旨を示すフラグ
としてＨ／Ｕ信号（図１０中の（Ｂ））としてＨｉｇｈ
信号を出力するとともに、デコードした復号データ（図
１０中の（Ｃ）のデータＡ）を出力する。一方、データ
ａの０ランレングスが「１」以上の場合は、データａが
ＨＷデコーダ５２の内部データにヒットしないため、Ｈ
／Ｕ信号（図１０中の（Ｂ））としてＬｏｗ信号を出力
する。また、メモリー５３は、常にデータａのデコード
を実行し復号データを出力する。

【００８６】第１のＭＵＸ５４は、ＨＷデコーダ５２に
ヒットした旨を伝達された場合、Ｈ／Ｕ信号としてＨｉ
ｇｈ信号が入力され、これにしたがってＨＷデコーダ５
２からの複合データを選択する。一方、ヒットしなかっ
た場合は、Ｈ／Ｕ信号としてＬｏｗ信号が入力され、こ
れにしたがってメモリー５３からの復号データを選択す
る。また、メモリー５３から出力された０ランレングス
データは、０ランレングスカウンタ５５に入力され、デ
ータイネーブル発生回路５６を通して次のデータをデコ
ードするタイミングを０ランレングスの数だけ待たせる
処理を行なう。

【００８７】一方、復号データ量算出回路５８は、第１
のＭＵＸ５４より出力された復号データから、これまで
復号されたデータ量を計算し、次に復号すべき圧縮デー
タを出力させるための補助データを作成する。第２のＭ
ＵＸ６３は、不定タイミング検出回路５７で検出された
タイミング（図１０中の（Ｅ）のＨｉｇｈ信号）にした
がって正しいデータを埋め込み、最終的な復号データを
作成する（図１０中の（Ｈ）のデータＡ）。

【００８８】以上が図１０中の（Ａ）のデータａについ
て処理であるが、メモリー５３のルックアップが２サイ
クル懸かるため、該データａが出力されて、これに続く
サイクルは、図１０中の（Ｂ）においてデータＡとデー
タＢの間に示すように不定となる。すなわち、（Ａ）の
データｂがデコード（図１０中の（Ｂ）のデータＢ）さ
れるタイミングは、データＡの後２サイクル目になって
しまう。つまり、０ランレングスが「１」以上の場合、
不定の期間が１サイクル発生することになる。

【００８９】そこで、データ列の全体を遅延装置（ディ
レイ）６１で１サイクル分だけ遅延させ、遅延処理され
た前記不定の期間の部分（遅延装置６１からの出力：図
１０中の（Ｆ））に遅延処理をかけないタイミングで前
記データＢ（第１のＭＵＸ５４からの出力：図１０中の
（Ｃ））を埋め込めば、データＢに係るデータ列をＨＷ
デコーダ５２のサイクルと同速度で出力できることにな
る。

【００９０】また、図１０中の（Ａ）のデータｄのよう
に０ランレングスが「２」以上の場合、図１０中の
（Ｅ）で不定タイミング検出回路５７が、不定の期間
（ＨＷデコーダ５２でヒットしなかったとき）を検出し
た後の１サイクル後のデータは、図１０中の（Ｆ）のよ
うに、遅延装置６１からの出力は不定となる。また、図
１０中の（Ｆ）の不定のデータに続くデータは、データ
Ｄ，データＤと続く。そこで、不定のデータの部分に、
データＢのときと同様の処理を行ってデータＤを埋め込
めば、データＤに係るデータ列をＨＷデコーダ５２のサ
イクルと同速度で出力できることになる。

【００９１】このように、この実施の形態の伸張部６で
は、０ランレングスが「０」の場合のコードを復号する
ＨＷデコーダ５２は１クロック以内に復号データを出力
しなくてはならないが、０ランレングスが１以上を復号
するメモリー５３は２クロック以内にデータを出力すれ
ば良い。ここで用いているＨＷデコーダ５２は０ランレ
ングスが「０」の場合だけのハフマンコードに対応する
高速処理用のため、回路規模は小さくて済み、かつ処理
を非常に高速化することができる。

【００９２】この実施の形態の伸張部６が、装置９２，
９３に組み込まれたときには、圧縮データバッファ４お
よびデータ転送制御部３が存在するので、伸張部６の処
理速度、特にピーク速度が高いにも拘らず、外部装置９
へは同様の高い転送速度は要求されず、外部装置９の負
担は軽いものにとどまるという利点がある。すなわち、
装置９２，９３において、圧縮データバッファ４および
データ転送制御部３は、この実施の形態の伸張部６が備
わるときに、特にその効果を顕著に発揮する。

【００９３】＜6-4.変形例> この実施の形態では、ランレングスが“０”の場合と
“１”以上の場合で、デコーダとメモリに分解したが、
スピードと回路規模との兼合で、それ以外の分割方法を
適用できることは言うまでもない。

【００９４】 ＜7.圧縮部２および伸張部６の他の好ましい例＞ つぎに、圧縮部２および伸張部６が、パイプライン処理
を実行するときの、それらの好ましい構成例について説
明する。例えば、ＪＰＥＧを基本としたアルゴリズムに
もとづく処理は、パイプライン処理の代表例である。

【００９５】＜7-1.構成＞ 図１１は、この実施の形態の圧縮伸張部１０の構成を示
すブロック図である。図１１において、１０３−１，１
０３−２，１０３−３は圧縮伸張部１０の内部の各種信
号処理装置、１０４は前段の信号処理装置１０３−１，
１０３−２，１０３−３で信号処理したデータを後続す
る各パイプラインの出力に反映させるかどうかを、デー
タイネーブル発生回路１０６からのデータイネーブル信
号に基づいて判定する圧縮伸張部１０の内部判定装置
（処理制御手段）、１０５ａは内部判定装置１０４から
の内部信号を１クロック分遅延させる圧縮伸張部１０の
内部遅延装置（レジスタ）、１０５ｂはデータイネーブ
ル発生回路１０６からのデータイネーブル信号をパイプ
ラインの各段の信号処理装置１０３−１，１０３−２，
１０３−３の段数分に対応して１クロックずつ遅延させ
る圧縮伸張部１０の内部遅延装置（イネーブル信号遅延
手段：レジスタ）、１０６は外部からのＨＳＹＮＣ信号
（水平同期信号）およびＶＳＹＮＣ信号（垂直同期信
号）を基に有効データの期間だけイネーブルとするため
にデータイネーブル信号を発生するデータイネーブル発
生回路（イネーブル手段）である。

【００９６】ここで、内部判定装置１０４は、データイ
ネーブル発生回路１０６からのデータイネーブル信号を
受けたときのみパイプライン内の信号処理を許可し、デ
ータイネーブル信号を受けないときにパイプライン内の
信号処理を停止させるもので、一般的なマルチプレクサ
が用いられ、一対の入力端子のうち、一方は前段の信号
処理装置１０３−１，１０３−２，１０３−３の出力端
子が接続され、他方は後続する内部遅延装置１０５ａの
出力端子に帰還接続される。

【００９７】＜7-2.動作＞ 上記構成の圧縮伸張部１０の処理方法を説明する。ま
ず、圧縮時においてデータイネーブル発生回路１０６
は、ＨＳＹＮＣ信号およびＶＳＹＮＣ信号に基づいて入
力映像信号が有効な期間だけデータイネーブル信号を発
生する。圧縮装置内の各信号処理装置１０３−１，１０
３−２，１０３−３は入力された画像データをパイプラ
イン処理により逐次処理するが、各段の内部判定装置１
０４によって、次段に出力されるかあるいは前のデータ
を保持するかが決められる。

【００９８】つまり、各段のデータがバリッドの時だけ
データは処理され、そうでない時は、各段の内部遅延装
置１０５ａは、次にバリッド信号がくるまでデータを保
持していることとなる。このような処理を行なうこと
で、有効な入力映像信号だけを圧縮することができる。
次に伸張時の処理についてのべる。

【００９９】一方、伸張処理時においては、伸張処理を
開始してからパイプラインの段数分だけ映像信号が出力
されるタイミングが遅れる事になる。つまりＨＳＹＮＣ
信号およびＶＳＹＮＣ信号に合わせて伸張データを出力
しようとすると、データイネーブル発生回路１０６は有
効データを出すタイミングよりパイプラインの段数分だ
け先に処理を始めるようにデータイネーブル信号を出力
すれば良い。通常、映像信号はかなりの無効データを含
んでいるため、少々のパイプラインの段数があっても、
このような処理は問題なく可能である。

【０１００】この実施の形態の圧縮伸張部１０、あるい
はその構成要素である圧縮部２および伸張部６では、特
にピーク速度が高くなるが、これらが装置９２，９３に
組み込まれたときには、圧縮データバッファ４およびデ
ータ転送制御部３が存在するので、外部装置９へは同様
の高い転送速度は要求されず、外部装置９の負担は軽い
ものにとどまるという利点がある。すなわち、装置９
２，９３において、圧縮データバッファ４およびデータ
転送制御部３は、この実施の形態の圧縮部２あるいは伸
張部６が備わるときに、特にその効果を顕著に発揮す
る。

【０１０１】

【発明の効果】この装置では、伸張部と外部装置との間
に圧縮データバッファが介在しており、しかも、データ
転送制御部の働きによって、外部装置による圧縮画像信
号の書込み、および伸張部による読出しが、それぞれの
要請に応じて行われる。このため、圧縮画像信号の書込
みは外部装置に固有の転送速度で行われ、読出しは伸張
部に固有の転送速度で実行される。すなわち、外部装置
は伸張部の動作に同期して圧縮画像信号の転送を行う必
要がない。したがって、外部装置は伸張部の瞬間の最高
転送速度に対応した高速度の転送能力を有する必要がな
く、転送能力に関する外部装置の負担が軽減される。さ
らに、伸張部が小規模デコーダおよび大規模デコーダを
有し、処理速度の遅い大規模デコーダでの処理時に生じ
る不定データの不定タイミングを検出し、その際に所定
のタイミング信号を第２の切り替え手段へ出力し、遅延
手段にて遅延された不定のタイミングに第１の切り替え
手段 からの遅延されない出力データを埋め込むよう構成
されているので、復号されるデータが単一のときは処理
速度が早い小規模デコーダによりデータをデコーダし、
高速にデータを出力する一方、復号されるデータが２個
以上のときは、大規模デコーダによりデータをデコード
し、遅延手段にて遅延された不定のタイミングに第１の
切り替え手段からの遅延されない出力データを埋め込む
ことで、最終的に出力されるデータ列を補償し、大規模
デコーダの処理速度の遅さから生じるデータの損傷を防
止する。このことにより、相対的に伸張部全体の処理速
度を上げることができる。したがって、可変長符号の復
号伸張処理時の処理速度を従来周知の装置に比べて２倍
近く高めることが可能であり、これまで、リアルタイム
処理が困難であった映像信号に対しても対応化が可能と
なるという効果がある。

【図面の簡単な説明】

【図１】 実施形態の画像圧縮装置のブロック図であ
る。

【図２】 図１の装置の圧縮データバッファのメモリ空
間の模式図である。

【図３】 図１の装置の圧縮データバッファの動作を示
す説明図である。

【図４】 実施形態の画像伸張装置のブロック図であ
る。

【図５】 図４の装置の圧縮データバッファの動作を示
す説明図である。

【図６】 図１および図４の装置のデータ転送制御部の
ブロック図である。

【図７】 図６のアドレス生成部の内部構成を示すブロ
ック図である。

【図８】 実施形態の画像圧縮伸張装置のブロック図で
ある。

【図９】 伸張部の好ましい構成を示すブロック図であ
る。

【図１０】 図９の伸張部の動作を説明するタイミング
チャートである。

【図１１】 圧縮伸張部の好ましい構成を示すブロック
図である。

【図１２】 従来の画像圧縮装置のブロック図である。

【図１３】 従来の画像伸張装置のブロック図である。

【符号の説明】

２ 圧縮部 ３ データ転送制御部 ４ 圧縮データバッファ ６ 伸張部 ９ 外部装置 １１ ビデオ信号（画像信号） １３ 圧縮画像信号 ３４，３７ アドレス生成部 ３２，３３，３５，３６ レジスタ ３８ アドレス選択部 ５１ 入力データ制御ブロック ５２ ＨＷデコーダ ５２ａ 内部データ格納手段 ５２ｂ 照合手段 ５３ メモリー ５４ 第１のマルチプレクサ ５５ ランレングスカウンタ ５６ データイネーブル発生回路 ５７ 不定タイミング検出回路 ５８ 復号データ量算出回路 ５９，６０，６１，６２ 遅延装置 ６３ 第２のマルチプレクサ １０３−１，１０３−２，１０３−３ 信号処理装置 １０４ 内部判定装置 １０５ａ，１０５ｂ 内部遅延装置 １０６ データイネーブル発生回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−114333（ＪＰ，Ａ) 特開 平４−68684（ＪＰ，Ａ) 特開 平６−268829（ＪＰ，Ａ) 特開 平４−337990（ＪＰ，Ａ) 特開 平５−308622（ＪＰ，Ａ) 特開 平６−189285（ＪＰ，Ａ) 特開 平３−107294（ＪＰ，Ａ) 特開 平６−62262（ＪＰ，Ａ) 特開 平６−187434（ＪＰ，Ａ) 特開 平６−223170（ＪＰ，Ａ) 特開 平６−243243（ＪＰ，Ａ) 特開 平４−273672（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/24 - 7/68

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 外部装置から入力された圧縮画像信号を
   伸張して出力する画像伸張装置において、 前記圧縮画像信号を伸張して画像信号を得る伸張部と、 前記伸張部と前記外部装置との間に介在して、前記圧縮
   画像信号を一時的に保持する圧縮データバッファと、 前記圧縮データバッファにおける前記圧縮画像信号の書
   込み動作および読出し動作を制御するデータ転送制御部
   と、 を備え、 前記データ転送制御部は、前記圧縮データバッファが、
   前記外部装置からの書込み要請に応じて前記圧縮画像信
   号を書き込み、前記伸張部からの読出し要請に応じて前
   記圧縮画像信号を読み出すように、前記圧縮データバッ
   ファを制御し、 前記圧縮画像信号が可変長符号のデータであり、 前記伸張部は、 圧縮された単一のデータを復号する小規模デコーダと、 前記小規模デコーダの略半分の処理速度特性を有し圧縮
   された２個以上のデータを復号する大規模デコーダと、 前記小規模デコーダおよび前記大規模デコーダへ同時に
   前記圧縮された単一または二個以上のデータを与える入
   力データ制御手段と、 前記小規模デコーダからの出力データと大規模デコーダ
   からの出力データとを切り替えて出力する第１の切り替
   え手段と、 前記第１の切り替え手段からの出力データを単位時間だ
   け遅延させて出力する遅延手段と、 所定のタイミング信号に基づいて前記第１の切り替え手
   段からの出力データと前記遅延手段からの出力データと
   を切り替えて出力する第２の切り替え手段と、 前記第２の切り替え手段を前記遅延手段からの出力デー
   タから前記第１の切り替え手段からの出力データに切り
   替えるための前記所定のタイミング信号を生成するタイ
   ミング制御手段とを備え、 前記小規模デコーダは、受けたデータが単一のデータか
   ２個以上のデータかを判定する判定手段を有し、 前記タイミング制御手段は、 前記小規模デコーダの前記判定手段での判定信号に基づ
   いて、前記第１の切り替え手段が前記小規模デコーダか
   らの出力データから前記大規模デコーダからの出力デー
   タに切り替わった際に生じる不定データを検出する不定
   タイミング検出手段と、 前記不定タイミング検出手段からの信号に基づいて前記
   所定のタイミング信号を前記第２の切り替え手段へ出力
   するタイミング信号出力手段とを備えることを特徴とす
   る画像伸張装置 。