JP2002524007A

JP2002524007A - イメージ圧縮方法および装置

Info

Publication number: JP2002524007A
Application number: JP2000568051A
Authority: JP
Inventors: ヤオウートニーフン; ウェイチュンリー; シアフンチェン; ダーレンチュー; ウェイチュンソフィアカオ; カンファイワン; レンユーワン
Original assignee: ディヴィオインコーポレイテッド
Priority date: 1998-09-01
Filing date: 1999-09-01
Publication date: 2002-07-30
Also published as: EP1116168A2; WO2000013135A2; WO2000013135A8; WO2000013135A3; CN100338620C; CN1406360A; US6353685B1

Abstract

(57)【要約】入力端子に供給されたイメージデータを圧縮し、圧縮済みデータを出力端子に供給するイメージ圧縮装置は、入力端子に結合され、イメージデータを重み付けされた周波数データに変換するように構成された重み付けされた４ｘ４デジタルコサイン変換器（ＤＣＴ）を有する。ジグザグ回路は、ＤＣＴに結合され、周波数データをジグザグ処理し、かつ作成済みジグザグデータを生成するように構成される。Ｑ値エスッティメイタは、ＤＣＴに結合され、周波数データを推定し、かつＱ値を生成するように構成される。ＤＣ符号化回路は、ジグザグ回路に結合され、ジグザグデータを符号化し、かつＤＣ符号を生成するように構成される。量子化回路は、ジグザグ回路およびＱ値エスティメイタに結合され、Ｑ値に基づいてジグザグデータを量子化し、かつ量子化済みデータを生成するように構成される。ランレングス符号化回路は、ＤＣ符号化回路および量子化回路に結合され、可変レングスデータを出力端子への圧縮済みデータとして作成するために量子化済みデータを符号化するように構成される。この仕方において、元のイメージが圧縮される。本発明は特定のハードウェアに関して記述されるが、本発明は、ここで記述されるような機能を用いるソフトウェアにも実装可能である。本発明の利点には、高速かつ高効率のイメージ圧縮技法が含まれる。更に、本発明は、動くイメージにも適用可能な高速かつ高効率のイメージ圧縮技法を提供する。

Description

【発明の詳細な説明】

【０００１】（関連出願の参照）本出願は引用によってここに組み込み済みの暫定出願１９９８年９月２日出願
の第６０／０９８，８４４号、１９９８年９月１日出願の第６０／０９８，７７
２号、１９９８年９月１日出願の第６０／０９８，７２８号、１９９８年９月１
日出願の第６０／０９８，７５２号への優先位を請求するものである。

【０００２】（分野）本発明はイメージ圧縮方法および装置に関する。詳細には、本発明は、従来の
イメージ圧縮技法よりも更に高速かつ更に効率的なイメージ圧縮技法を提供する
。

【０００３】（背景）視覚的通信は、時期、可能性、又は、計画性の観点からはもはや検討される段
階にない。必要性および基礎となる技術は現在充分である。失われつつあるもの
は、禁止的でない経費において可能な最良の品質および性能のデジタルビデオの
可用性である。デジタルビデオカメラはＰＣ（パーソナルコンピュータ）にとっ
て大きな次期入力デバイスとなりつつある。高品質のビデオイメージをＰＣに取
り入れる唯一の方法はカメラを介して実施することである。ただし、莫大な量の
ビデオデータを伝送するためには大きい帯域幅が必要なので、実行可能な解決方
法を決定することでエンジニャは精一杯である。

【０００４】従来の解決方法は、カメラに結合された外部捕捉カードを使用することである
。この場合、カメラは、ビデオデータの全てのフレームを通常のケーブルを介し
て捕捉カードへ送り返す。本システムをインストールするためには、ユーザはコ
ンピュータハウジングを取り外し、カードを差し込み、システムを作動させるた
めに、ハードウェアとソフトウェア間の相克を潜在的に解決しなければならない
。この解決方法は、全フレーム速度および全色深度を支援できるが、幾分高価な
解決方法である。

【０００５】別の解決方法は、イメージを画定するデータサイズを縮小するための有益な技
法であるイメージ圧縮である。従来のイメージ圧縮技法は当該技術分野において
有名であり、これにはＪＰＥＧ（静止画像対象）およびＭＰＥＧ（動く画像対象
）が含まれる。ＪＰＥＧ規格は静止画像を対象とするが、イメージが各フレーム
ベースで通信される限り、動くイメージにも適用される。ＭＰＥＧ規格は、高度
の圧縮を提供する洗練された運動分析を用いるが、相当の処理能力をも必要とす
る。

【０００６】従来型ＪＰＥＧイメージ圧縮はイメージを領域（一般に画素の８ｘ８グループ
）化し、各領域をブロックとして特徴付ける。次に、この技法においては、離散
型コサイン変換（ＤＣＴ）を用いて、ブロックを時間ドメインから周波数ドメイ
ンに変換する。次に、データは量子化され、エントロピ符号化される。ＪＰＥＧ
は、対象イメージに応じて、イメージデータを非常に（５０−９０％だけ）減少
させることができる。ただし、ＪＰＥＧは、データを処理するために相当な処理
能力を必要とする。従って、従来型ＪＰＥＧの限界の１つは、ブロックサイズが
８ｘ８に固定されることであり、イメージを圧縮および圧縮解除するために相当
の処理能力を必要とする。

【０００７】本発明の目標は識別された限界を克服し、高速かつ高効率なイメージ圧縮技法
を提供するこである。その上、本発明の目標は、動くイメージに適用可能な高速
かつ高効率のイメージ圧縮技法を提供することである。

【０００８】（概要）本発明は識別された問題を克服し、高速かつ高効率のイメージ圧縮技法を提供
する。その上、本発明は動くイメージに適用可能な高速かつ高効率のイメージ圧
縮技法を提供する。ここでは、本発明はＪＰＥＧ−Ｌｉｔｅと呼ばれることもあ
る。入力端子へ供給されたイメージデータを圧縮し、圧縮されたデータを出力端
子へ供給するイメージ圧縮装置の典型的実施形態には、入力端子に結合され、イ
メージデータを重み付けされた周波数データへ変換するように構成された重み付
け済み４ｘ４デジタルコサイン変換器（ＤＣＴ）が含まれる。ジグザグ回路はＤ
ＣＴに結合され、周波数データをジグザグ処理し、作成済みジグザグデータを生
成するように構成される。Ｑ値エスティメイタはＤＣＴに結合され、周波数デー
タを推定し、Ｑ値を生成するように構成される。ＤＣ符号化回路はジグザグ回路
に結合され、ジグザグデータを符号化し、かつＤＣ符号を生成するように構成さ
れる。量子化回路はジグザグ回路およびＱ値エスティメイタに結合され、Ｑ値に
基づきジグザグデータを量子化し、量子化済みデータを生成するように構成され
る。ランレングス符号化回路はＤＣ符号化回路および量子化回路に結合され、出
力端子への圧縮済みデータとして可変レングスデータを作成するために量子化済
みデータを符号化するように構成される。この仕方において、元のイメージが圧
縮される。

【０００９】本発明の一態様において、本発明は、重み付けされた４ｘ４ＤＣＴを処理のた
めに２次元ＤＣＴに分割する。本発明の他の一態様において、２次元ＤＣＴは、
更に、処理のために１次元ＤＣＴに分割される。本発明のこれらの態様において
、高度の圧縮を達成するために特殊係数表が用いられる。量子化表は、相当量の
元のイメージの再現性を保持したままの状態で、高圧縮を達成するように選定さ
れる。ＤＣコーダも、圧縮を改良するように選定される。ランレングス符号化（
ＲＬＣ）及び可変レングス符号化（ＶＬＣ）も圧縮を改良するように用いられる
。

【００１０】本発明の一実施形態においては、イメージ捕捉デバイス（例えばカメラ）と記
憶デバイス（例えばコンピュータ）または再生デバイス（例えばモニタ）の間の
帯域幅が限定されている場合には、高品質イメージを維持した状態のままで、こ
の帯域幅を短縮するために動的ビットレートコントローラが用いられる。本発明
の他の一実施形態においては、エラー検出が実施され、その結果として、受信デ
バイスがエラーを識別し、エラーがイメージ全体を腐敗させるステップが用いら
れる。更に、本発明は特定のハードウェアに関して説明されたが、本発明は、こ
こに記述された機能を用いるソフトウェアにおいても実施可能である。

【００１１】本発明の利点には高速かつ高効率的のイメージ圧縮技法も含まれる。更に、本
発明は、動くイメージにも適用可能な高速かつ高効率的のイメージ圧縮技法を提
供する。

【００１２】本発明の追加的利点は、図面を参照して以下の詳細な記述を読むことにより明
白になるはずである。（詳細な記述）特定の構成に関して典型的実施形態について記述される。当該技術分野におけ
る当業者は、本特許請求の範囲内に留どまったままで、種々の改変および修正が
実施可能であることを理解するはずである。例えば、本発明は特定のハードウェ
ア実装に関して記述されるが、本発明はソフトウェアにおいて達成可能である。

【００１３】Ａ．ビデオ圧縮アーキテクチャ図１は本発明の実施形態にしたがったビデオ圧縮アーキテクチャ１０を示す。
イメージは、イメージデータと呼ばれる画素表現に基づいて入力端子１８に供給
される。フィルタ及びシャッフル回路２０は入力端子に結合され、イメージデー
タをシャッフルように構成される。４ｘ４デジタルコサイン変換（ＤＣＴ）回路
２２はフィルタおよびシャッフル回路に結合され、イメージデータを重み付けさ
れた周波数データに変換するように構成される。ＤＣＴの重み付けについては以
下に述べる。ジグザグ（折り畳み）回路２４はＤＣＴに結合され、周波数データ
をジグザグデータをジグザグ処理し、ジグザグデータを作成するように構成され
る。Ｑ値エスティメータ２６はＤＣＴに結合され、ジグザグ回路と平行に配置さ
れる。Ｑ値エスティメータは周波数データを推定し、Ｑ値を生成するように構成
される。ＤＣコード化回路２８はジグザグ回路に結合され、ジグザグデータをコ
ード化し、ＤＣコードを生成するように構成される。量子化回路３０はジグザク
回路およびＱ値エスティメータに結合され、Ｑ値エスティメータによって供給さ
れるＱ値に基づいてジグザグデータを量子化し、量子化済みデータを生成するす
るように構成される。ランレングス符号化回路（ＲＬＣ）３２はＤＣ符号化回路
および量子化回路に結合され、出力端子３４への圧縮済みデータとして可変レン
グスデータを作成するために量子化済みデータを符号化するように構成される。
一実施形態において、パッキング及びレングス推定回路３６は出力端子以前にラ
ンレングス符号化回路に結合される。ビットレートコントローラ（ＢＲＣ）３８
はパッキング及びレングス推定回路、および、ランレングスエンコーダ回路に結
合される。ＢＲＣは、ＶＬＣからの出力データを監視し、以下に説明するように
必要に応じてデータを減少させるように構成される。

【００１４】他の一実施形態において、出力端末３４に結合された受信デバイスはエラー検
出および圧縮済みデータ内のエラーを識別し、データ実行からエラーを防止する
ように構成されたリカバリ回路３６を含む。エラー検出およびリカバリ回路は、
受信デバイスがイメージを復元し、かつ後続するイメージの復元を妨害するエラ
ーを防止することを可能にする。

【００１５】Ｂ．濾波およびシャッフルこの設計の目的は４：２：２ＹＵＶビデオを４：１：１ＹＵＶビデオに変
換すること及びラスタからブロックへの変換（シャッフル）を実施することにあ
る。シャッフルする目的は入力ラスタフォーマットをブロック（４ｘ４）フォー
マットに変換することにある。Ｙ_m,nがｍ行の第ｎ画素を表すものとする。入力
ラスタフォーマットは図２Ａに示すように、１行当たり６４０画素を持つものと
する。図２Ｂに示すように、シャッフル用アルゴリズムは画素データを提供する
。

【００１６】ラスタからブロックへの変換を実施するには、画素データを一時的に記憶する
ためのオンチップメモリが有用である。メモリサイズが８行データを記憶するに
十分な大きさであれば、シャッフリングはハードウェアにおいて容易に達成可能
である。このメモリは各々が４行データを記憶する２つのバンクに分割される。
最初の４行データが完全にシャッフルされた後で、シャッフルされたデータが読
みとられ、同時に入来する次の４行データがもう一方のメモリバンクに記憶され
る。この方法を用いると、制御論理は直截的であり、静的ランダムアクセスメモ
リ（ＳＲＡＭ）アドレス技法は固定されるが、このメモリは依然として８行デー
タが必要とされる。ただし、８行データ用に必要なメモリサイズは、特に１行が
多数の画素を含む場合には重要である。実際には、シャフリング用メモリの最小
サイズは４行データである。メモリが４行データのみを記憶可能である場合には
、最初の４行データが完全にシャッフルされた後で、シャッフルされたデータは
読みとられ、同時に、その次の４行データのデータが受け取られ、シャッフルさ
れたデータが読みとられつつあスペースに記憶される。最初の４つの行の書込み
及び読取り順序は異なるので、ＳＲＡＭアドレススキームは各４行ブロックに関
して固定されない。図２Ｃは最初の４つの行に関する書込みアドレスを示す。図
２Ｄは最初の４行（シャッフルされたデータ用）に関する読取りアドレス、およ
び、その次の４行に関する書き込みアドレスを示す。

【００１７】この実装においては、シャッフリングアドレス技法は、バイト書込みコントロ
ールを備えた３２ビットＳＲＡＭを使用することによって更に簡素化可能である
。書込み段階に際して、バイト書込みコントロールによって選定された４つの８
ビットのなかの１つに８ビットデータが書き込まれる。読取り段階に際して、１
つの３２ビットワードが同時に読みとられる。このＳＲＡＭインタフェースを用
いて、本発明は４つのバイトを１つのダブルワードにパックできる。例えば、Ｙ _0,0 からＹ_0,3（Ｙ_0,0-3）までを一方のダブルワード内に、Ｙ_0,4からＹ_0,7（Ｙ₀ _,4-7 ）までをもう一方のダブルワード内へ記憶可能である。読みとり段階に際し
て、Ｙ_0,0からＹ_0,3までを含むダブルワードは同時に読みとられる。図２Ｅに示
すように、本発明は、最初の４行（第０行から第３行まで）に関する書込みアド
レスのアドレススキーム方式を再配置構成することが出来る。次に、最初の４行
（シャッフルされたデータ用）に関する読取りアドレス及びその次の４行に関す
る書込みアドレスを図２Ｆに示す。

【００１８】元の技法と比べると、幅３２ビットのＳＲＡＭを使用する本発明の態様はシャ
ッフルするためのＳＲＡＭアドレススキームを更に簡素化できる。このアドレス
スキームを計算可能にするアルゴリズムを次に示す。（１）１行当たりのデータ個数が与えられると、（４−１）行当たりのＤＰＬデ
ータ個数が決定される。（２）初期距離＝１（３）初期アドレス＝０（４）Ｘ＝現行アドレス＋距離を評価する。（５）（Ｘ＞ＤＰＬ）であれば、その次のアドレス＝Ｘ−ＤＰＬ他の場合には、その次のアドレス＝Ｘ（６）４つの行のエンドまでステップ（４）に戻る。（７）その次の４つの行に関する新規距へ距離を設定する。（８）イメージのエンドまでのステップ（３）に戻る。

【００１９】ステップ（７）において、本発明は、４つの行を書き込んだ後で、距離を設定
する。第２行内のデータの書き込みに際して、その次の４つの行に関する距離が
アドレスから導出されろ。この例から得られる第２行の第１データのアドレスは
０１６０であり、従って、本発明は、その次の４つの行に関する距離を０１６０
に設定する。最初の４つの行に関するシャッフルされたデータの読み取りに際し
て、距離は０１６０であり、第５行の最初のデータの書き込みに際して、本発明
は第８から第１１行までに関するアドレス０００２からの距離を求める。

【００２０】Ｃ．デジタルコサイン変換（ＤＣＴ）図３Ａ−Ｈを参照して、重み付けされた４ｘ４ＤＣＴについて説明する。４ｘ
４ＤＣＴは、例えば簡略化されたメモリ必要条件および高速演算のような利点を
もつ。本発明の一態様において、図３Ａに示すように、４ｘ４ＤＣＴは２次元Ｄ
ＣＴに簡略化される。２次元ＤＣＴは分離可能であるので、図３Ｂに示すように
２次元ＤＣＴは更に１次元ＤＣＴに簡略化される。マトリックスＡに用いられる
係数を図３Ｃに示す。１次元ＤＣＴを代替形式に書くことが可能であることを図
３Ｄに示す。表１の係数を用いた２次元ＤＣＴ重み付けを図３Ｅに示す。

【００２１】高周波成分を更にデエンファシスするために、これらのＤＣＴ係数Ｓ（ｖ，ｕ
）は、データ量を更に減少させることのできるＳｗ（ｖ，ｕ）になるように、係
数Ｗ（ｖ，ｕ）によって更に重み付けされる。本発明に用いられる重み付け係数
を表１に示す。表１：ＤＣＴ重み付け係数

【００２２】１次元ＤＣＴを組み合わせ、最終１次元ＤＣＴ方程式を重み付けした後の方程
式を図３Ｆに示す。図３Ｇは、一次元ＤＣＴの機能的なアーキテクチャを示す。
図３Ｈは、ハードウェアにおいてＤＣＴを実行する方法を示す。ＤＣＴの結果は
、重み付けされた周波数データの４ｘ４ブロックである。

【００２３】Ｄ．ジグザグ走査ジグザグ走査は順序ＡＣ係数を２次元配列から１次元線形配列に再配置構成す
る。順序は低周波成分から高周波成分までを走査する動作に近似する。各４ｘ４
ブロックにおける正確なジグザグ走査順序を図４に示す。

【００２４】ジグザグ走査順序に従い、４ｘ４領域は２つの異なる帯域に分割される。各帯
域は異なるＱ値に関連する量子化係数の自体集合を持つ。画素位置と帯域の間の
関係を図５に示す。

【００２５】Ｅ．Ｑ値エスティメータ符号化スペースを更に限定するためにはＡＣ係数の動的範囲を縮小しなければ
ならない。ここで使用される技法は量子化と呼ばれ、ＡＣ係数の各々を特定の事
前決数によって割り算する。事前決定数は量子化係数と呼ばれる。標準ＪＰＥＧ
において使用されるようにイメージ全体に関して一定した量子化係数が用いられ
るのとは対照的に、ＪＰＥＧ−Ｌｉｔｅアルゴリズム用現行４ｘ４ビデオブロッ
クの複雑性に従ってこれらの量子化係数は調節可能であなくてはならない。この
ように実施することは、個別ブロックの間で変化する複雑さへのエンコーダ適応
性を支援する。これらの係数に関連して、選択可能な４つのＱ値、即ち０、１、
２、３がある。ＡＣ係数の範囲に従って異なるＱが選定される。これらの関係は
表２に従って定義される。この表においてＡＣ_maxは各４ｘ４ブロック内の最大
ＡＣ係数である。表２Ｑ値決定判定基準

【００２６】表２によれば、最大ＡＣ係数が２４以上であればＱ値は３であり、最大ＡＣ係
数が１２以上であればＱ値は２であり、最大ＡＣ係数が６以上であればＱ値は１
であり、これら以外の場合にはＱ値は０である。数２４、１２、６は、ビデオの
品質を制御するために用いられる３つの調節可能なパラメータである

【００２７】Ｆ．量子化量子化係数の設定が異なれば異なるＱ値が関連する。ハードウェア計算必要条
件を簡略化するためには、量子化ステップと呼ばれる係数は２の累乗に設定され
る。従って、シフト演算は、除算（または乗算）演算の代わりに用いられる。

【００２８】同一Ｑに関して、帯域が異なれば量子化ステップが異なる。簡素化にために、
Ｙ、Ｕ、Ｖ成分は表３に示す同一量子化表を共有するものとする。量子化の後で
、ＤＣ係数は８ビット数（２の補数）に保持され、ＡＣ係数は５ビット数プラス
１符号ビットにクランプされる。これは、コードブックサイズおよび探索範囲を
限定することを助ける。表３Ｙ、Ｕ、Ｖ全ての成分に関する異なる帯域における量子化係数

【００２９】Ｇ．ＤＣ符号化セレクタ未加工の各生４ｘ４ブロックは１２８ビット（４ｘ４ｘ８＝１２８）を占有す
る。目標圧縮比率を４から６とすると、各ブロックにとって多くのスペースが利
用可能ではない（わずか２０−３０ビット）。その上、ＤＣ係数は最大８ビット
を占有する。オーバヘッドを減少させるために、前のＤＣ係数と現在のＤＣ係数
の差は、この差が＋１５／−１６未満であれば、伝達される。シミュレーション
によれば、イメージの複雑さに依存して約２ビット節減が可能である。差が用い
られるならば、ＤＣ＿ＴＹＰＥビットは１（微分モード）に設定される。そうで
なければ、ＤＣ＿ＴＹＰＥビットは０（直接モード）に設定される。パッキング
スキームにおいて、このビットはＱ数の後に付加される。

【００３０】この表現を選定する１つの理由は、全ゼロ２バイトヘッダとの混同を避けるた
めである。例えば、第１ＤＣ係数がゼロであれば、ＤＣ値は微分モードにおいて
ＤＣ＿ＴＹＰＥビット＝１と共に送られる。第１ＤＣが非ゼロであるならば、少
なくとも１つの非ゼロのビットを含む直接モードで送られる。従って、ビデオス
トリームの最初の２つのバイト内には「１」がなくてはならない。

【００３１】特殊パッキングメカニズムであるので、Ｙ０とＹ２は一緒にパックされ、Ｙ１
とＹ３は対である。これは、ＵとＶブロックに関して同じである。各Ｙブロック
はそのＤＣ値を正面におけるブロックと比較する。この場合には、Ｙ１はＹ０と
比較し、Ｙ２はＹ１と比較しＹ３はＹ０と比較する。ただし、ＵおよびＶブロッ
クはＤＣ値を相互ではなくてそれら自体のカラーブロックと比較する。このスキ
ームは色の連続性を最も良く組み込むことが可能であり、微分モードにおいて正
確に表すための機会は約８５％から９０％である。

【００３２】興味深い一点は各水平行の開始点（各フレームの開始点を含む）に所在する。
この場合、前のＤＣ値は、記録された最後のＤＣ値でなくて０に設定される。理
由は、上述の注記における説明と同じである。この規定に関する理由は、全ゼロ
の２バイトヘッダとの混同を避けようとする意図に関する上述の理由と同じであ
る。

【００３３】Ｈ．ランレングス符号化（ＲＬＣ）及び可変レングス符号化変（ＶＬＣ）ランレングス符号化は量子化済みＡＣ係数に適用される。２つの非ゼロＡＣ係
数の間のゼロは他の符号化パラメータとみなされる。これら１５ＡＣ係数の順序
は、（ｒｕｎ［０］，ａｍｐ［０］）、（ｒｕｎ［１］，ａｍｐ［１］）等々の
対として再編成され得る。これらの対は、図６に示すランレングス表に従った或
る特定の符号ビットストリームに対応する。最後の画素まで継続する連続したゼ
ロはその代りに記号ＥＯＢによって表される。復号効率の場合には、ＥＯＢは各
ブロックの端部に挿入される。これは、最後のＡＣ係数さえも非ゼロであること
を意味する。

【００３４】図６に示す表は、ＪＰＥＧ−Ｌｉｔｅスキームに使われるＲＬＣコードブック
である。最初に、多数の異なるイメージ（５０以上）が処理されて、異なる（ｒ
ｕｎ，ａｍｐ）対の統計値が生成する。次に、ハフマン符号化アルゴリズムが、
確率に従ってビットシーケンスを割り当てるために適用される。確率が高ければ
高い程、符号長さは更に短い。図６は本発明に用いられるランレングス符号表を
示す。

【００３５】表の底部のｒｒｒｒ」は４ビット数に符号化されたラン（ｒｕｎ）カウントを
表し、「ａａａａ」は同様に４ビット数に符号化された絶対振幅を表す。文字「
ｓ」は振幅の符号を表し、振幅が負であれば「１」である。

【００３６】対応する符号化スペースを図７に示す。中に数字が記入されたセルは、直接符
号化が可能であり、数字が長さを示すこれらの（ｒｕｎ，ａｍｐ）対である。単
斜線の引かれたセルは、０１００１１０接頭ビットを持ち、後続する３ビットラ
ンレングス、５ビット振幅、及び、１ビット符号によって符号化される（ｒｕｎ
，ａｍｐ）対を示す。複斜線の引かれたセルは、０１００１１１接頭ビットを持
ち、後続する４ビットランレングス、４ビット振幅、及び、１ビット符号によっ
て符号化される（ｒｕｎ，ａｍｐ）対を示す。５＜ｒｕｎ＜１４およびａｍｐ＞
１５である空白領域は、起こることなく無視される（ｒｕｎ，ａｍｐ）対を示す
。

【００３７】Ｉ．パッキング及び長さ推定可変レングス符号化の後で、異なる長さの符号は、伝送および記憶用として、
１６ビットワードにパックされなければならない。異なるブロックから成るビッ
トストリームを連結することによって、全体の長さを更に短縮することが可能で
ある。

【００３８】パックされた各符号は、Ｑ値数（２ビット）および第１ＹブロックのＤＣ符号
化タイプ（１ビット）によって開始する。ＤＣ係数が差として符号化される場合
には、その次の５ビットはＤＣ差である。そうでない場合には、その次の８ビッ
トはＤＣ係数である。次に、パックされたデータはＡＣランレングス符号化され
た結果によって継続される。符号化処理中に、非ゼロＡＣ係数が最大数に達した
場合には、ＲＬＣは、残りのＡＣ係数の符号化を停止し、完了するために「ＥＯ
Ｂ」トークンを送る。そうでない場合には、最後の係数に達して、「ＥＯＢ」ト
ークンによって後続されるまで、符号化処理は継続する。

【００３９】可変レングス符号化処理は第２Ｙブロック、第３ブロック、および、第４ブロ
ックに関して進行する。次に、１つのＵブロック及び１つのＶブロックから符号
が挿入される。各ブロック行の終端部まで同じ順序が繰り返される。各ブロック
行の開始に際して、新規な前のＤＣ値がゼロに設定されることは別として、ビッ
トストリームは継続する。１つのビデオフレームのちょうどその終端部において
、追加「１」ビットが最後のワードに添付され、完全な１６ビットワードを完成
させる。

【００４０】ＹブロックおよびＵＶブロックまでの非ゼロＡＣ係数の最大の数は、現行圧縮
統計に従って調節可能である。データの全体量が所要予算よりはるかに多い場合
には、これらの数は、現行ブロック行の終端部において減少させられる。

【００４１】図８はＹＵＶ４１１入力ストリームに関するパッキングスキームを示す。デー
タストリームはＹ０、Ｙ１、Ｙ２、Ｙ３、Ｕ、Ｖの順序で入来し、パッキング順
序が同様に後続する。ビデオデータビットストリームは、各フレームの最初にお
いて、ワード境界から始まることに注意されたい。

【００４２】データ転送に際して、符号の全長は、各ブロック行および各フレームに関して
累積される。ビットレート制御が用いられる場合には、一定のビットレートを維
持するための圧縮設定を調整するために、各ブロック行又はフレームの長さはビ
ットレートコントローラ（ＢＲＣ）に報告される。

【００４３】Ｊ．動的ビットレートコントローラ（ＢＲＣ）汎用直列バス（ＵＳＢ）インタフェースの導入は、デジタル捕捉デバイス（例
えばカメラ）とコンピュータの間の通信実施にとって有利である。ＵＳＢは、コ
ンピュータとアドオンデバイス間の「プラグ・アンド・プレイ」インタフェース
である。毎秒１２メガビットのデータレートをサポートするＵＳＢ能力を用いる
と、例えばオーディオプレーヤ、ジョイスチック、鍵盤、電話、スキャナ、及び
、プリンタなどの広範囲に亙ってデバイスを収容できる。アダプタカードの必要
なしに、または、ＵＳＢ周辺にプラグインする前にコンピュータの電源を切るこ
とさえ必要とせずに、新規デバイスをパーソナルコンピュータ（ＰＣ）に追加で
きる。従って、コンピュータユーザは、正しい直列ポートの選択、拡張カードの
インストール、または、ディップスイッチ、ジャンパ、ソフトウェアドライバ、
ＩＲＱ設定、ＤＭＡチャネル、及び、Ｉ／０アドレスについての技術的な煩わし
さから解放される。

【００４４】本発明の一態様において、ビデオコンプレッサはＵＳＢを介して他のデバイス
に結合される。ＵＳＢバスは固定した事前指定済みデータ転送速度（等時性転送
）を備えているので、一定のビデオデータレートを提供するデータ転送を監視す
るために動的ビットレートコントローラが重要である。動的ビットレートコント
ローラ（ＢＲＣ）は、最大許容非ゼロＡＣ係数を調節することによってデータレ
ートを制御できる。そうすることにより、ビデオ品質を犠牲にして（ビデオ品質
の更なる貧弱化に帰着）符号化済みデータレートは低下される。

【００４５】ビデオ会議またはビデオ郵便への適用を更に有用にするには、更に大きいサイ
ズのビデオイメージを送信することが望ましい。サポート可能な幾つかの一般向
けビデオフォーマットがある。即ち、ＣＩＦ、ＱＣＩＦ、ＳＩＦ、ＱＳＩＦ、及
び、ＶＧＡである。これらのビデオサイズ及び必要とされる転送データレートを
図９に示す。

【００４６】ＵＳＢインタフェースには限界がある。サポートされる４つのデータ転送スキ
ームにおいて、大量のビデオデータを扱うには等時性転送が最良である。他の３
スキーム、即ち、バルク転送、割込み転送、及び、制御転送は必要な帯域幅を維
持することが困難である。ＵＳＢ等時性転送の場合には、各デバイスに関する最
大帯域幅は毎秒１メガバイトである。圧縮スキームなしでビデオカメラがサポー
トできるフォーマットはＱＣＩＦとＱＳＩＦだけである。

【００４７】既に、ＪＰＥＧ、１１．２６１、Ｈ．２６３、ＭＰＥＧ１／２、及び、ＤＶな
ど少数の従来型ビデオ圧縮アルゴリズムが存在する。ＪＰＥＧアルゴリズムは最
も簡単であるが、一定ビットレートデータをサポートする能力を欠く。他の４つ
のアルゴリズムは一定ビットレートデータをサポートできるが、符号化処理に関
して非常に複雑な数学的な計算を必要とする。多くのハードウェアによる解決方
法は、ビデオイメージをリアルタイムで圧縮および圧縮解除するために必要な性
能を備えるが、システム全体のコストが非常に高い。ユニット価格が高いことは
、複雑なＪＰＥＧアルゴリズムを処理するために大きいシリコンエリアを必要と
すること、および、ＶＲＡＭまたはＤＲＡＭフレームバッファメモリチップが余
分に必要とされることに起因する。

【００４８】本発明（ＪＰＥＧ−Ｌｉｔｅ）は、ハードウェアに要求される必要条件が最小
であって、入来ビデオデータストリームを４：１から６：１の比率で能率的に圧
縮可能であり、更に、要求される計算必要条件が最小であるＰＣにおいて、ビッ
トストリームの圧縮解除が可能であるＤＣＴを基調とする圧縮スキームである。
動的ビットレート制御能力は、視覚的劣化なしに、伝送チャネル（例えばＵＳＢ
）を流れるビットレートの調節を可能にする。

【００４９】ＰＣイメージ捕捉デバイス（例えばカメラ）はＵＳＢインタフェースを介して
ＰＣと通信する。通信チャネルは、当該チャネルを通過するデータのうちの或る
個数のデータのみを収容できるチャネルとして特徴付けられる。チャネルが処理
できない程データ量が多い場合には、オーバフロー状態と呼ばれ、最悪の場合に
は幾らかのデータが失われることがあり得る。

【００５０】ビデオイメージを圧縮するために従来型ＪＰＥＧアルゴリズムを用いると、図
１０Ａに示すように、圧縮されたデータがランダムレートで入来する問題が起き
ることがあり得る。符号化されるべきイメージの部分が更に複雑化して、多量の
データとビットストリームの量が多くなることがある。蓄積されると、ＵＳＢイ
ンターフェイスが処理できる量よりもデータが多くなると、オーバフロー問題が
起きるはずである。

【００５１】ビットレートコントローラ（ＢＲＣ）は、レギュレータとして作用し、符号化
アルゴリズムを修正することによってデータレートを円滑化する。データレート
を低下させるために、いくらかの情報が廃棄される。ビットレートコントローラ
が適用されると、図１０Ａのグラフは図１０Ｂのように変更される。ビットレー
トコントローラはデータレートが固定した数値になるように強制することなく、
所要数値の直ぐ下の妥当な範囲内に調節する。

【００５２】ＵＳＢは固定した事前規定済みデータ転送速度（等時性転送用）を提供するの
で、一定のビデオレートを提供するためには、データ転送を監視する動的ビット
レートコントローラが重要である。動的ビットレートコントローラ（ＢＲＣ）は
、最大許容非ゼロＡＣ係数を調節することによってレートを制御する。

【００５３】保持される非ゼロＡＣ係数の最大数はインデックス（ｒｉｄｘ）と呼ばれ、２
組のＹブロックとＵ，Ｖブロックにそれぞれマッピングされる。ｒｉｄｘと保持
ＡＣ係数の間の関係を表４に示す。インデックス数が大きければ大きい程、より
多くのＡＣ係数が保持され、品質が更に高くなることを意味する。表４：最大非ゼロＡＣ係数とｒｉｄｘの関係＃１：Ｙブロック用最大非ゼロＡＣ係数、＃２Ｕ，Ｖブロック用最大非
ゼロＡＣ係数上記の表が準拠する法則を次に示す。（１）Ｙ成分は輝度情報を表すので、Ｙ成分の方がＵ，Ｖ成分よりも重要である
。理由は、Ｙ係数の数値はインデックスと共に線形増加することによる。（２）低い圧縮インデックスにおいて保持する必要のある係数の個数は更に少な
くなるので、Ｕ，Ｖ成分の果たす役割の重要性は小さい。この時点における圧縮
比は更に高く、品質は更に低い。

【００５４】ＢＲＣに関しては、３つの調節可能なパラメータがある。即ち、初期インデッ
クスｒｉｄｘ＿ｉｎｉ、最大インデックスｒｉｄｘ＿ｍａｘ、および、最小イン
デックスｒｉｄｘ＿ｍｉｎである。各フレームの開始に際して、インデックスは
ｒｉｄｘ＿ｉｎｉに設定される。圧縮と符号化が進行するにつれて、符号化され
るビットストリームの長さに応じてｒｉｄｘは上下に変動するが、最小および最
大値によって制限される。ｒｉｄｘが大きければ大きい程、符号化処理状態に保
持されるＡＣ係数の個数は多くなり、結果的に更に良質のイメージが得られる。
図１０Ｃは、最大値と最小値によって制限される圧縮インデックス（ｒｉｄｘ）
の変化を示す。

【００５５】非ゼロＡＣ係数の最大数は、全てのブロック行の終端部において変化する。各
ブロック行は、図１０Ｄに示すように、各ビデオフレームにおいて４ｘ４ＤＣ変
換が左から右まで実施される（４ｘ幅）画素領域として画定される。各ブロック
行の終端部において、次に示す２つの判定基準に基づいてＢＲＣは調整を実施す
る。即ち、局所データストリームインクリメント（増分）及び大局データストリ
ーム累積である。

【００５６】些細な変化の常時発生を回避するために、些細なオーバラン又はアンダランを
緩衝するプログラム可能なしきい値としてＬ_th値が用いられる。ブロック行ＢＬ
［ｉ］の終端部において、ＢＲＣは、大局データストリーム累算値（Ｌ_all）と
所要の累算値（Ｌ_acc）を比較する。判定は次の４つの場合に分類される。（１）全データカウントが所要カウントより少ない。（２）データカウントが、所要カウントにしきい値（Ｌ_th）の２倍を加算したカ
ウントより多い。（３）データカウントが、所要カウントにしきい値（Ｌ_th）を加算したカウント
より多いが（２）の場合には該当しない。（４）１、２、３いずれの場合にも該当しない。

【００５７】前述の作動状態を記述するための大局レベルにおける判定ステップを疑似Ｃプ
ログラムを次に示す。（Ｌ_all−Ｌ_acc）＞（２＊Ｌ_th）ならば、場合（２）である。（Ｌ_all−Ｌ_acc）＞Ｌ_thならば、場合（３）である。（Ｌ_acc−Ｌ_all）＜Ｌ_thならば、場合（１）である。以上に該当しないならば、場合（４）である。

【００５８】符号化からのデータストリームは比較的高い圧縮レートで入来するので、（１
）の場合には、圧縮インデックス（ｒｉｄｘ）は一般的に増大可能である。（２
）と（３）の場合には、エンコーダが生成するデータは多過ぎるので、インデッ
クスは減少されなければならない。ただし、第１の場合であっても圧縮インデッ
クス（ｒｉｄｘ）を減少されなければならないことも稀に発生する。これは、任
意の時点においてＵＳＢ等時性転送帯域幅が限定されていることに起因する。判
定基準１に該当する状況は、入来データレートが特定の或る範囲内であることを
必ずしも保証するとは限らない。任意の期間中（ＵＳＢにおける行）に転送でき
るデータ量は制限される。

【００５９】各ブロック行において生成される新規データ量を知るために、ＢＲＣは、所要
インクリメント（Ｌ_opt）と共にローカルデータストリームインクリメント値（
Ｌ_inc）を比較する。次の４つの場合に関して、再び判定が行われる。（１）データインクリメントが所要インクリメント未満である。（２）データインクリメントが、所要インクリメントにしきい値（Ｌ_th）の２倍
を加算した値より大きい。（３）データインクリメントが、所要インクリメントにしきい値（Ｌ_th）を加算
した値より大きいが、（２）の場合には該当しない。（４）場合１，２，３のいずれにも該当しない。

【００６０】前述の作動状態を記述するための局所レベルにおける判定ステップを疑似Ｃプ
ログラムを次に示す。（Ｌ_inc−Ｌ_opt）＞（２＊Ｌ_th）ならば、場合（２）である。（Ｌ_inc−Ｌ_opt）＞Ｌ_thならば、場合（３）である。（Ｌ_opt−Ｌ_inc）＜Ｌ_thならば、場合（１）である。以上に該当しないならば、場合（４）である。

【００６１】ＢＲＣモジュールは前述の大局および局所比較に基づいて、圧縮インデックス
（ｒｉｄｘ）の実際の変化を判定する。ｒｉｄｘの実際の変化は、表５をチェッ
クすることによって決定される。発生する変化は、データレートを減少させるに
十分なだけ大きく、突然の品質喪失を回避するのに十分なだけ小さいように特殊
設計されることに注意されたい。表５：ｒｉｄｘの変化に関する条件

【００６２】各ビデオフレームの終端部において、圧縮インデックスは、記憶されている値
でなく、初期値にリセットされる。この理由は、ビデオイメージの底部が複雑で
ない場合には圧縮インデックスが大きい値に増大することに因る。最終ｒｉｄｘ
が記憶されていて、その次のビデオフレームへ適用されるならば、ビデオイメー
ジの最上部分が幾分複雑になる可能性がある。この時点において、生成される圧
縮済みデータが多すぎるために、この状況にＢＲＣが極めて急速に対処できず、
ハードウェアが故障することもあり得る。従って、圧縮インデックスを初期値に
戻すことは最良の技法である。

【００６３】Ｋ．エラーの検出およびリカバリ本発明の一実施形態において、簡単かつ低オーバヘッドのエラーリカバリ（回
復）方法が用いられる。本発明の一態様において、エラー検出およびリカバリは
ＵＳＢインタフェース用に設計される。既に述べたように、等時性転送は大量の
ビデオデータを処理することができる。ＵＳＢ等時性転送の場合には、各デバイ
ス用最大帯域幅は毎秒１メガバイトである。

【００６４】直列バス伝送に際して、あらゆるビットにおいてもエラーが発生し得る。可能
な位置を次に示す。（１）エラービットがヘッダで起こる。ヘッダのサイズ寸は固定されているので
、エラービットは、ビデオデータでなく、ビデオパラメータの復号にのみ影響す
る。（２）エラービットがＱ値ビットで起こる。ＡＣ係数のスケールは、当該ブ
ロック内において正しく非量子化されない。ただし、損傷は特定の当該ブロック
のみに限定される。（３）エラービットがＤＣ＿ＴＹＰＥビットで起こる。復号順序が完全に誤りで
あり、エラーは終端部まで伝播することもあり得る。（４）エラービットがＤＣ値で起こる。これは、現行ブロック及び微分モードに
おいて指定された後続ブロックのＤＣ値に影響する。従って、これらのブロック
が影響されることになる。ただし、デコーダがインクリメント値としてでなく直
接符号化されたＤＣ値を見付けさえすれば、結果は正しくなる。（５）エラービットが（ｒｕｎ，ａｍｐ）符号の符号のビットで起こる。これは
、ＡＣ値ならびに復元されたブロックの符号を変更する。ただし、損傷は当該ブ
ロックのみに限定される。（６）エラービットが（ｒｕｎ，ａｍｐ）符号で起こる。時折、ソフトウェアデ
コーダは、長さが同じであれば異なる（ｒｕｎ、ａｍｐ）対を、ビットストリー
ムを更に腐敗させることなく、復号することがあり得る。そうでなければ、エラ
ーは有意であり、場合によっては、当該符号の終端部まで継続することがあり得
る。この分析から、３及び６の場合には、ソフトウェアデコーダがその次のフレー
ムで作動し続けるようなエラー回復スキームを必要とすることが明瞭である。エ
ラーに関する他の場合には、ソフトウェアオーバヘッドが大きいので、エラー訂
正ステップは一切実施されない。本発明によって用いられる革新的技法は、全ての値が送られる「直接符号化モ
ード」においては、各ブロック行における先行ＤＣ値は、各ブロック行の最初に
おいてゼロではないという事実に準拠する。当該ブロック行の第１ＤＣがゼロで
あれば、このＤＣ値は、ＤＣ＿ＴＹＰＥビット＝１と共に微分モードにおいて送
られる。第１ＤＣが非ゼロであれば、このＤＣ値は、少なくとも１つの非ゼロビ
ットを含む直接モードにおいて送られる。従って、ビデオストリームの最初の２
つのバイト内に「１」が含まれる。これは、各ブロック行の初めにおいて連続し
た２つのゼロバイトを受け取った場合に、ソフトウェアデコーダがエラーを検出
可能であることを意味する。

【００６５】従って、ビットストリームの終端部に特定個数のゼロバイトを添付すれば、当
該システムによるデータ腐敗の回復に役立つ。この場合の正確なバイト個数はイ
メージサイズに依存する。ただし、ハードウェアコスト（ゼロ生成のため）およ
び記憶コスト（ＰＣのメインメモリ）の観点から、最小個数のゼロを添付される
ことが望ましい。

【００６６】例えば、３５２ｘ２８８のＣＩＦイメージサイズであるものとすれば、各ブロ
ック行内には、２２（３５２１４１４）Ｕブロック及び２２Ｖブロックと共に８
８（３５２／４）Ｙブロックが含まれる。各ブロック行には合計１３２個のブロ
ックが含まれる。最悪の場合において、ＤＣが直接モードで符号化され、即座に
終了したと仮定すれば、最も短い符号は、１つのゼロＤＣ値と１つのＥＯＢ（Ａ
Ｃ係数の残りが全てゼロであることを意味する）である。そして、各ブロックは
、１３ビット（おおよそ１１６ビットの語（ワード）に等しい）を使う。従って
、添付すべきゼロワードの最小個数は３５２^*（１／４^*３／２）＝３５２^*（３
／８）＝１３２ワードである。ゼロを添付するためのタスクは、ＥＯＦ（ビデオ
フレームのエンド）信号を送る以前にハードウェアエンコーダにおいて行われる
。

【００６７】各ブロック行の初めにチェックすることだけが必要なので、ソフトウェア復号
におけるオーバヘッドは非常に低い。ゼロを添付すると、圧縮済みデータビット
ストリームをわずか１％（２６８／２５０００）だけ増大させるでけである。結
論として、これは非常に効果的なエラーリカバリ（回復）スキームである。

【００６８】全ての前記討論はＵＳＢ転送エラーに関する。ただし、他のタイプのエラーは
、ＵＳＢＦＩＦＯが満杯になって、溢れる場合に発生する。ＣＣＤから入来す
る入力画素データは休止不可能であるので、多数のＦＩＦＯがバッファとして挿
入されない限り、画素処理中のパイプラインを停止する方法はない。ＦＩＦＯが
エラーで一杯になった場合には、ＵＳＢＦＩＦＯモジュールはＶＰＡＣＫモジ
ュールを承認し、送られたデータを無視する。ＶＰＡＣＫモジュールは中断する
ことなく継続するが、エラー状態を記憶していなければならない。１つのフレー
ムの送信が終了すると、ＶＰＡＣＫはＵＳＢ制御レジスタを介して、当該エラー
に関してホストに通知しなければならない。腐敗したビデオデータは放棄され、
ソフトウェアデコーダは次のビデオフレームのデータを待つ。ゼロパディング演
算を実施するための期間は、終了時に起こるＦＩＦＯオーバフローエラーを回避
可能な待機状態を挿入することによって拡大可能である。更に、ＵＳＢに関して
説明したが、本発明を使用すれば、任意の通信メディアが使用可能である。

【００６９】Ｌ．ソフトウェアデコーダＪＰＥＧ−Ｌｉｔｅアルゴリズムは、ハードウェアによる符号化を簡素化する
ばかりでなく、ソフトウェア復号を効率的にするように設計される。ＰＣは、ソ
フトウェアによる復号を実施し、ビデオシーケンスをスクリーン上にディスプレ
イしなければならないので、高性能ソフトウェアデコーダが望ましい。

【００７０】ソフトウェアシミュレーションに従い、達成可能なソフトウェア復号フレーム
レートを要約して表６に示す。ＪＰＥＧ−Ｌｉｔｅアルゴリズムが適切なソフト
ウェアによる復号能力を提供し得ることは明瞭である。ＣＰＵの余分な予備力は
、ビデオメール処理、ビデオ会議、および、類似の用途などの他のアプリケーシ
ョン用に使用できる。表６：ソフトウェア復号性能の比較

【００７１】Ｍ．結論本発明の利点には、高速かつ高効率のイメージ圧縮技法が含まれる。その上、
本発明は、動くイメージに適用可能な高速かつ高効率のイメージ圧縮技法を提供
する。

【００７２】典型的実施形態および最良モードが開示したが、請求項によって定義される本
発明の請求範囲内に維持されたままで、開示された実施形態を修正および改変す
ることが可能である。

【図面の簡単な説明】

【図１】本発明の一実施形態に従ったビデオ圧縮アーキテクチャを示す図
である。

【図２Ａから図２Ｆ】本発明の一実施形態に従った画素データを示す図で
ある。

【図３Ａから図２Ｈ】本発明に用いられる４ｘ４デジタルコサイン変換を
示す図である。

【図４】本発明に用いられるジグザグパターンを示す図である。

【図５】本発明に用いられる量子化帯域を示す図である。

【図６】本発明に用いられるランレングス符号表を示す図である。

【図７】本発明用の符号化スペースを示す図である。

【図８】ＹＵＶ４１１入力ストリームに関するパッキングスキームを示す
図である。

【図９】サポートされるビデオデータフォーマットのリストを示す図であ
る。

【図１０Ａ】固定レートチャネルを介してオーバフローするデータを示す
図である。

【図１０Ｂ】本発明に従ったビットレートコントローラによって調節され
たデータレートを示す図である。

【図１０Ｃ】最大値と最小値によって限定された圧縮指標（ｒｉｄｘ）の
変化を示す図である。

【図１０Ｄ】１つのブロック行を示す図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１２年３月３１日（２０００．３．３１）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図２Ａ

【補正方法】変更

【補正内容】

【図２Ａ】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図２Ｂ

【補正方法】変更

【補正内容】

【図２Ｂ】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図２Ｄ

【補正方法】変更

【補正内容】

【図２Ｄ】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図２Ｆ

【補正方法】変更

【補正内容】

【図２Ｆ】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図３Ａ

【補正方法】変更

【補正内容】

【図３Ａ】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図３Ｂ

【補正方法】変更

【補正内容】

【図３Ｂ】

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図３Ｄ

【補正方法】変更

【補正内容】

【図３Ｄ】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図３Ｅ

【補正方法】変更

【補正内容】

【図３Ｅ】

【手続補正１０】

【補正対象書類名】図面

【補正対象項目名】図３Ｆ

【補正方法】変更

【補正内容】

【図３Ｆ】

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図３Ｇ

【補正方法】変更

【補正内容】

【図３Ｇ】

【手続補正１２】

【補正対象書類名】図面

【補正対象項目名】図３Ｈ

【補正方法】変更

【補正内容】

【図３Ｈ】

【手続補正１３】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

【手続補正１４】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正１５】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】

【手続補正１６】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

【手続補正１７】

【補正対象書類名】図面

【補正対象項目名】図１０Ａ

【補正方法】変更

【補正内容】

【図１０Ａ】

【手続補正１８】

【補正対象書類名】図面

【補正対象項目名】図１０Ｂ

【補正方法】変更

【補正内容】

【図１０Ｂ】

【手続補正１９】

【補正対象書類名】図面

【補正対象項目名】図１０Ｃ

【補正方法】変更

【補正内容】

【図１０Ｃ】

【手続補正２０】

【補正対象書類名】図面

【補正対象項目名】図１０Ｄ

【補正方法】変更

【補正内容】

【図１０Ｄ】

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号６０／０９８，７７２ (32)優先日平成10年９月１日(1998．9．1) (33)優先権主張国米国（ＵＳ） (31)優先権主張番号６０／０９８，８４４ (32)優先日平成10年９月２日(1998．9．2) (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０９／３８６，２５１ (32)優先日平成11年８月31日(1999．8．31) (33)優先権主張国米国（ＵＳ） (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＮ，ＪＰ (72)発明者チェンシアフンアメリカ合衆国カリフォルニア州 94086 サニーヴェイルアーカディアテラス 614 (72)発明者チューダーレンアメリカ合衆国カリフォルニア州 95129 サンホセエンプレスコート 6237 (72)発明者カオウェイチュンソフィアアメリカ合衆国カリフォルニア州 95014 クーパーティノジョンドライヴ 20064 (72)発明者ワンカンファイアメリカ合衆国カリフォルニア州 95070 サラトーガデハヴィランド 19166 (72)発明者ワンレンユーアメリカ合衆国カリフォルニア州 95014 クーパーティノジャネットコート 7852 Ｆターム(参考） 5C059 LA06 MA23 MC16 MC24 MC32 MC34 MD07 ME02 ME05 PP01 PP04 PP16 RF01 RF09 RF21 SS07 UA02 UA34 5C078 AA09 BA22 BA57 CA31 DB18 【要約の続き】発明は特定のハードウェアに関して記述されるが、本発明は、ここで記述されるような機能を用いるソフトウェアにも実装可能である。本発明の利点には、高速かつ高効率のイメージ圧縮技法が含まれる。更に、本発明は、動くイメージにも適用可能な高速かつ高効率のイメージ圧縮技法を提供する。

Claims

【特許請求の範囲】

【請求項１】入力端子へ供給されたイメージデータを圧縮し、圧縮された
データを出力端子へ供給するイメージ圧縮装置であって、前記入力端子へ結合され、前記イメージデータを重み付けされた周波数データ
へ変換するように構成された重み付けされた４ｘ４デジタルコサイン変換器（Ｄ
ＣＴ）と、前記ＤＣＴへ結合され、前記周波数データをジグザグ処理し、かつ作成済みジ
グザグデータを生成するように構成されたジグザグ回路と、前記ＤＣＴへ結合され、前記周波数データを推定し、かつＱ値を生成するよう
構成されたＱ値エスティメイタと、前記ジグザグ回路へ結合され、前記ジグザグデータを符号化し、かつＤＣコー
ドを生成するように構成されたＤＣコード化回路と、前記ジグザグ回路および前記Ｑ値エスティメイタへ結合され、前記Ｑに基づい
て前記ジグザグデータを量子化し、かつ量子化済みデータを生成するように構成
された量子化回路と、前記ＤＣコード化回路および前記量子化回路へ結合され、前記出力端への前記
圧縮済みデータとして可変長さデータを作成するために前記量子化済みデータを
符号化するよう構成された符号化回路とを有する装置。
【請求項２】重み付けされた前記４ｘ４ＤＣＴが処理用２次元ＤＣＴに分
割される請求項１に記載のイメージ圧縮装置。
【請求項３】前記２次元ＤＣＴが更に１つの処理用１次元ＤＣＴに分割さ
れる請求項２に記載のイメージ圧縮装置。
【請求項４】前記ＤＣＴが高度の圧縮を得るために使用される特殊係数表
を有する請求項１に記載のイメージ圧縮装置。
【請求項５】前記ＤＣＴが４個の量子化係数のみの特殊係数表を有する請
求項１記載のイメージ圧縮装置。
【請求項６】前記ＤＣ符号化回路が前記データビットを更に減少させるた
めに動的ＤＣプレディクタを使用する請求項１に記載のイメージ圧縮装置。
【請求項７】前記量子化回路が相当量の前記元イメージ再現性を保持した
状態で高度の圧縮を達成するように選定された量子化表を有する請求項１に記載
のイメージ圧縮装置。
【請求項８】前記量子化回路が高周波係数と低周波係数を区別するための
２つの量子化帯域を備えた量子化表を有する請求項１に記載のイメージ圧縮装置
。
【請求項９】前記符号化回路が少なくとも１つのランレングス符号化（Ｒ
ＬＣ）および可変レグス符号化（ＶＬＣ）を実施する請求項１に記載のイメージ
圧縮装置。
【請求項１０】前記符号化回路に結合され、前記出力端子へ引渡される前
記帯域幅が限定されている場合に前記圧縮済みデータ内のビット数を減少させる
ように構成された動的ビットレートコントローラを有する請求項１に記載のイメ
ージ圧縮装置。
【請求項１１】前記符号化回路が保持されるべきＡＣ係数の個数を決定す
る圧縮指標を用いる請求項１に記載のイメージ圧縮装置。
【請求項１２】前記符号化回路が前記圧縮指標の変更を決定するためにロ
ーカルデータインクレメント及びグローバルデータ累算結果を用いる請求項１０
に記載のイメージ圧縮装置。
【請求項１３】前記符号化回路がハードウェアオーバヘッドを減少させる
ブロック行の終端部においてのみ前記圧縮指標を更新する請求項１０に記載のイ
メージ圧縮装置。
【請求項１４】前記出力端子に結合され、前記圧縮済みデータを受け取り
、かつ前記圧縮済みデータ内エラーを検出するように構成された受信デバイスを
有し、ここに前記受信デバイスが不良データを含む前記イメージの有効部分を復元す
るように構成される請求項１に記載のイメージ圧縮装置。
【請求項１５】前記圧縮装置が有効圧縮データが所在する状態においては
発生しない独特のエラー条件符号を使用する請求項１３に記載のイメージ圧縮装
置。
【請求項１６】前記圧縮装置が有効圧縮データが所在する状態においては
発生しないＥＯＢとして、独特のエラー条件符号００を使用する請求項１３に記
載のイメージ圧縮装置。
【請求項１７】前記ＤＣＴがソフトウェアに実装され、前記ジグザグ回路がソフトウェアに実装され、前記Ｑ値エスティメイタがソフトウェアに実装され、前記ＤＣ符号化回路がソフトウェアに実装され、前記量子化回路がソフトウェアに実装され、前記符号化回路がソフトウェアに実装される請求項１に記載のイメージ圧縮装置。