JP2918877B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2918877B2 JP2918877B2 JP13506898A JP13506898A JP2918877B2 JP 2918877 B2 JP2918877 B2 JP 2918877B2 JP 13506898 A JP13506898 A JP 13506898A JP 13506898 A JP13506898 A JP 13506898A JP 2918877 B2 JP2918877 B2 JP 2918877B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- function
- image data
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理装置に関
するものである。
するものである。
【０００２】
【従来の技術】テレビ電話やテレビ会議システム等にお
いては通信回線の伝送速度が低く、膨大な画像データの
伝送には符号化処理が必須である。採用できる符号化方
式として、ＩＴＵ−Ｔ（International Telecommunicat
ion Union - Telecommunication Standardization Sect
or：国際電気通信連合・電気通信標準化部門）の勧告で
あるＨ．２６１やＨ．２６３が知られている。これらの
勧告は、ＣＩＦ（CommonIntermediate Format：共通中
間フォーマット）と、ＱＣＩＦ（Quarter CIF）とを規
定している。ＣＩＦ画像は３５２×２８８個の画素で構
成され、ＱＣＩＦ画像は１７６×１４４個の画素で構成
される。符号化データの送受信にＢＣＨ（Bose-Chaudhu
ri-Hocquenghem Code）誤り訂正符号を用いる点も、こ
れらの勧告に規定されている。また、カラー静止画像圧
縮の国際標準であるＪＰＥＧ（Joint Photographic Cod
ing Experts Group）や、メディア統合系動画像圧縮の
国際標準であるＭＰＥＧ（Moving Picture Experts Gro
up）が、ＩＳＯ（International Organization for Sta
ndardization：国際標準化機構）の専門家グループ名が
付けられた符号化方式として知られている。
いては通信回線の伝送速度が低く、膨大な画像データの
伝送には符号化処理が必須である。採用できる符号化方
式として、ＩＴＵ−Ｔ（International Telecommunicat
ion Union - Telecommunication Standardization Sect
or：国際電気通信連合・電気通信標準化部門）の勧告で
あるＨ．２６１やＨ．２６３が知られている。これらの
勧告は、ＣＩＦ（CommonIntermediate Format：共通中
間フォーマット）と、ＱＣＩＦ（Quarter CIF）とを規
定している。ＣＩＦ画像は３５２×２８８個の画素で構
成され、ＱＣＩＦ画像は１７６×１４４個の画素で構成
される。符号化データの送受信にＢＣＨ（Bose-Chaudhu
ri-Hocquenghem Code）誤り訂正符号を用いる点も、こ
れらの勧告に規定されている。また、カラー静止画像圧
縮の国際標準であるＪＰＥＧ（Joint Photographic Cod
ing Experts Group）や、メディア統合系動画像圧縮の
国際標準であるＭＰＥＧ（Moving Picture Experts Gro
up）が、ＩＳＯ（International Organization for Sta
ndardization：国際標準化機構）の専門家グループ名が
付けられた符号化方式として知られている。
【０００３】符号化処理されてできた符号化データは、
復号処理によってアナログ映像信号に変換される。従来
は、画像の符号化処理のための装置すなわちエンコーダ
と、画像の復号処理のための装置すなわちデコーダとを
別々に作成していた。
復号処理によってアナログ映像信号に変換される。従来
は、画像の符号化処理のための装置すなわちエンコーダ
と、画像の復号処理のための装置すなわちデコーダとを
別々に作成していた。
【０００４】
【発明が解決しようとする課題】上記のように、従来は
画像のエンコーダとデコーダとを別々に作成していたの
で、２倍の設計費用が必要となり、画像処理システムの
コストアップにつながっていた。また、さまざまなアプ
リケーションに柔軟に対応することができないという問
題があった。
画像のエンコーダとデコーダとを別々に作成していたの
で、２倍の設計費用が必要となり、画像処理システムの
コストアップにつながっていた。また、さまざまなアプ
リケーションに柔軟に対応することができないという問
題があった。
【０００５】本発明の目的は、１つのハードウェアで複
数の機能を実現できる画像処理装置を提供することにあ
る。
数の機能を実現できる画像処理装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１〜３の発明に係る画像処理装置は、エンコ
ーダとデコーダとのいずれにもなれるように、符号化処
理と復号処理とに最大限のハードウェア資源を共用しつ
つ、データの流れる方向を切り替えるようにしたもので
ある。しかも、この画像処理装置は、符号化データの同
期伝送のために外部機器から送信された伝送クロック信
号を受信するスレーブ装置になったり、伝送クロック信
号を自ら送信するマスター装置になったりできるよう
に、伝送クロック信号の送受信機能を切り替える。
め、請求項１〜３の発明に係る画像処理装置は、エンコ
ーダとデコーダとのいずれにもなれるように、符号化処
理と復号処理とに最大限のハードウェア資源を共用しつ
つ、データの流れる方向を切り替えるようにしたもので
ある。しかも、この画像処理装置は、符号化データの同
期伝送のために外部機器から送信された伝送クロック信
号を受信するスレーブ装置になったり、伝送クロック信
号を自ら送信するマスター装置になったりできるよう
に、伝送クロック信号の送受信機能を切り替える。
【０００７】請求項４の発明に係る画像処理装置も、エ
ンコーダとデコーダとのいずれにも なれるように、符号
化処理と復号処理とに最大限のハードウェア資源を共用
しつつ、データの流れる方向を切り替えるようにしたも
のである。しかも、この画像処理装置は、自己の符号化
処理が開始し又は終了したことを外部機器に伝えるよう
にタイミング信号を送信したり、外部機器から受信した
タイミング信号に応答して自己の符号化処理を開始し又
は終了したり、外部機器に符号化処理を開始させ又は終
了させるようにタイミング信号を送信したり、外部機器
から受信したタイミング信号に応答して自己の復号処理
を開始し又は終了したりできるように、タイミング信号
の送受信機能を切り替える。
ンコーダとデコーダとのいずれにも なれるように、符号
化処理と復号処理とに最大限のハードウェア資源を共用
しつつ、データの流れる方向を切り替えるようにしたも
のである。しかも、この画像処理装置は、自己の符号化
処理が開始し又は終了したことを外部機器に伝えるよう
にタイミング信号を送信したり、外部機器から受信した
タイミング信号に応答して自己の符号化処理を開始し又
は終了したり、外部機器に符号化処理を開始させ又は終
了させるようにタイミング信号を送信したり、外部機器
から受信したタイミング信号に応答して自己の復号処理
を開始し又は終了したりできるように、タイミング信号
の送受信機能を切り替える。
【０００８】請求項５〜７の発明に係る画像処理装置
も、エンコーダとデコーダとのいずれにもなれるよう
に、符号化処理と復号処理とに最大限のハードウェア資
源を共用しつつ、データの流れる方向を切り替えるよう
にしたものである。しかも、この画像処理装置は、書き
込みレートとは異なるレートでデータの読み出しが行わ
れる第１のメモリと、該第１のメモリの前段及び後段の
いずれにも接続可能な遅延ラインメモリとして機能する
第２のメモリとを有するライン数変換器を備えたもので
ある。
も、エンコーダとデコーダとのいずれにもなれるよう
に、符号化処理と復号処理とに最大限のハードウェア資
源を共用しつつ、データの流れる方向を切り替えるよう
にしたものである。しかも、この画像処理装置は、書き
込みレートとは異なるレートでデータの読み出しが行わ
れる第１のメモリと、該第１のメモリの前段及び後段の
いずれにも接続可能な遅延ラインメモリとして機能する
第２のメモリとを有するライン数変換器を備えたもので
ある。
【０００９】請求項８の発明に係る画像処理装置も、エ
ンコーダとデコーダとのいずれにもなれるように、符号
化処理と復号処理とに最大限のハードウェア資源を共用
しつつ、データの流れる方向を切り替えるようにしたも
のである。しかも、この画像処理装置は、フレーム同期
の検出のための符号化データの一時格納と、復号処理の
対象である誤り訂正結果の一時格納とに同一のバッファ
メモリを共用するものである。
ンコーダとデコーダとのいずれにもなれるように、符号
化処理と復号処理とに最大限のハードウェア資源を共用
しつつ、データの流れる方向を切り替えるようにしたも
のである。しかも、この画像処理装置は、フレーム同期
の検出のための符号化データの一時格納と、復号処理の
対象である誤り訂正結果の一時格納とに同一のバッファ
メモリを共用するものである。
【００１０】請求項９の発明に係る画像処理装置は、符
号化処理のためのエンコーダにおいて、符号化データの
同期伝送のために外部機器から送信された伝送クロック
信号を受信するスレーブ装置になったり、伝送クロック
信号を自ら送信するマスター装置になったりできるよう
に、伝送クロック信号の送受信機能を切り替えるように
したものである。
号化処理のためのエンコーダにおいて、符号化データの
同期伝送のために外部機器から送信された伝送クロック
信号を受信するスレーブ装置になったり、伝送クロック
信号を自ら送信するマスター装置になったりできるよう
に、伝送クロック信号の送受信機能を切り替えるように
したものである。
【００１１】請求項１０の発明に係る画像処理装置は、
復号処理のためのデコーダにおいて、復号処理の対象と
なる符号化データの同期伝送のために外部機器から送信
された伝送クロック信号を受信するスレーブ装置になっ
たり、伝送クロック信号を自ら送信するマスター装置に
なったりできるように、伝送クロック信号の送受信機能
を切り替えるようにしたものである。
復号処理のためのデコーダにおいて、復号処理の対象と
なる符号化データの同期伝送のために外部機器から送信
された伝送クロック信号を受信するスレーブ装置になっ
たり、伝送クロック信号を自ら送信するマスター装置に
なったりできるように、伝送クロック信号の送受信機能
を切り替えるようにしたものである。
【００１２】請求項１１の発明に係る画像処理装置は、
符号化処理のためのエンコーダにおいて、自己の符号化
処理が開始し又は終了したことを外部機器に伝えるよう
にタイミング信号を送信したり、外部機器から受信した
タイミング信号に応答して自己の符号化処理を開始し又
は終了したりできるように、タイミング信号の送受信機
能を切り替えるようにしたものである。
符号化処理のためのエンコーダにおいて、自己の符号化
処理が開始し又は終了したことを外部機器に伝えるよう
にタイミング信号を送信したり、外部機器から受信した
タイミング信号に応答して自己の符号化処理を開始し又
は終了したりできるように、タイミング信号の送受信機
能を切り替えるようにしたものである。
【００１３】請求項１２の発明に係る画像処理装置は、
復号処理のためのデコーダにおいて、外部機器に符号化
処理を開始させ又は終了させるようにタイミング信号を
送信したり、外部機器から受信したタイミング信号に応
答して自己の復号処理を開始し又は終了したりできるよ
うに、タイミング信号の送受信機能を切り替えるように
したものである。
復号処理のためのデコーダにおいて、外部機器に符号化
処理を開始させ又は終了させるようにタイミング信号を
送信したり、外部機器から受信したタイミング信号に応
答して自己の復号処理を開始し又は終了したりできるよ
うに、タイミング信号の送受信機能を切り替えるように
したものである。
【００１４】
【発明の実施の形態】図１は、本発明に係る画像処理装
置の構成例を示している。図１中の画像処理装置１０
は、画像符号化処理のためのエンコーダと、画像復号処
理のためのデコーダとのいずれにもなる装置であって、
プログラムメモリ１００と、処理ユニット１０１と、Ａ
ＤＣ／ＤＡＣ（analog-to-digital conversion/digital
-to-analog conversion）ユニット（以下、変換ユニッ
トという。）１０２と、第１のバッファメモリ１０３
と、データメモリ１０４と、第２のバッファメモリ１０
５と、データ転送制御ユニット１０６と、処理制御ユニ
ット１０７と、モード制御ユニット１０８とを備えてい
る。
置の構成例を示している。図１中の画像処理装置１０
は、画像符号化処理のためのエンコーダと、画像復号処
理のためのデコーダとのいずれにもなる装置であって、
プログラムメモリ１００と、処理ユニット１０１と、Ａ
ＤＣ／ＤＡＣ（analog-to-digital conversion/digital
-to-analog conversion）ユニット（以下、変換ユニッ
トという。）１０２と、第１のバッファメモリ１０３
と、データメモリ１０４と、第２のバッファメモリ１０
５と、データ転送制御ユニット１０６と、処理制御ユニ
ット１０７と、モード制御ユニット１０８とを備えてい
る。
【００１５】プログラムメモリ１００は、画像処理装置
１０の符号化方式を決めるものであって、画像の符号化
プログラムと復号プログラムとを格納している。
１０の符号化方式を決めるものであって、画像の符号化
プログラムと復号プログラムとを格納している。
【００１６】変換ユニット１０２は、与えられたアナロ
グ映像信号ＰＩＣＴをディジタルの画像データに変換す
る機能と、ディジタルの画像データをアナログ映像信号
ＰＩＣＴに変換する機能とを有する。
グ映像信号ＰＩＣＴをディジタルの画像データに変換す
る機能と、ディジタルの画像データをアナログ映像信号
ＰＩＣＴに変換する機能とを有する。
【００１７】第１のバッファメモリ１０３は、変換ユニ
ット１０２によりＡＤ変換されてできた１フィールド相
当のディジタルの画像データ、又は変換ユニット１０２
によりＤＡ変換されるべき１フィールド相当のディジタ
ルの画像データを一時的に記憶するためのフィールドバ
ッファであって、例えばＳＲＡＭ（static random acce
ss memory）で構成される。
ット１０２によりＡＤ変換されてできた１フィールド相
当のディジタルの画像データ、又は変換ユニット１０２
によりＤＡ変換されるべき１フィールド相当のディジタ
ルの画像データを一時的に記憶するためのフィールドバ
ッファであって、例えばＳＲＡＭ（static random acce
ss memory）で構成される。
【００１８】データメモリ１０４は、符号化処理の対象
となる画像データ、又は復号処理されてできた画像デー
タを記憶するためのメモリであって、例えばＤＲＡＭ
（dynamic random access memory）で構成される。
となる画像データ、又は復号処理されてできた画像デー
タを記憶するためのメモリであって、例えばＤＲＡＭ
（dynamic random access memory）で構成される。
【００１９】処理ユニット１０１は、プログラムメモリ
１００からダウンロードされたプログラムを用いて画像
データを処理するためのプロセッサからなるエンコード
／デコードユニットであって、データメモリ１０４から
画像データを読み出しかつ該読み出した画像データを符
号化処理する機能と、与えられた符号化データを復号処
理しかつ該復号処理によってできた画像データをデータ
メモリ１０４に書き込む機能とを有する。
１００からダウンロードされたプログラムを用いて画像
データを処理するためのプロセッサからなるエンコード
／デコードユニットであって、データメモリ１０４から
画像データを読み出しかつ該読み出した画像データを符
号化処理する機能と、与えられた符号化データを復号処
理しかつ該復号処理によってできた画像データをデータ
メモリ１０４に書き込む機能とを有する。
【００２０】第２のバッファメモリ１０５は、処理ユニ
ット１０１により符号化処理されてできた符号化デー
タ、又は外部から供給された符号化データを一時的に記
憶するためのレートバッファであって、例えばＳＲＡＭ
で構成される。
ット１０１により符号化処理されてできた符号化デー
タ、又は外部から供給された符号化データを一時的に記
憶するためのレートバッファであって、例えばＳＲＡＭ
で構成される。
【００２１】データ転送制御ユニット１０６は、第１の
データ転送制御器２０１と、第２のデータ転送制御器２
０２とからなる。第１のデータ転送制御器２０１は、変
換ユニット１０２と第１のバッファメモリ１０３との間
の画像データの転送と、第１のバッファメモリ１０３と
データメモリ１０４との間の画像データの転送とを制御
する。図１中のＤＲＥＱは、処理ユニット１０１から第
１のデータ転送制御器２０１へ発行されるデータ転送要
求信号であって、新しい画像データの転送要求を示すも
のである。第２のデータ転送制御器２０２は、処理ユニ
ット１０１と第２のバッファメモリ１０５との間の符号
化データの転送と、第２のバッファメモリ１０５の符号
化データの入出力とを制御するものである。この入出力
に係る符号化データは、ビットストリームＳＴＲＭであ
る。
データ転送制御器２０１と、第２のデータ転送制御器２
０２とからなる。第１のデータ転送制御器２０１は、変
換ユニット１０２と第１のバッファメモリ１０３との間
の画像データの転送と、第１のバッファメモリ１０３と
データメモリ１０４との間の画像データの転送とを制御
する。図１中のＤＲＥＱは、処理ユニット１０１から第
１のデータ転送制御器２０１へ発行されるデータ転送要
求信号であって、新しい画像データの転送要求を示すも
のである。第２のデータ転送制御器２０２は、処理ユニ
ット１０１と第２のバッファメモリ１０５との間の符号
化データの転送と、第２のバッファメモリ１０５の符号
化データの入出力とを制御するものである。この入出力
に係る符号化データは、ビットストリームＳＴＲＭであ
る。
【００２２】処理制御ユニット１０７は、クロック送受
信器２１１と、クロックレート検出器２１２と、エンコ
ードレート制御器２１３と、タイミング制御器２１４と
からなる。クロック送受信器２１１は、画像処理装置１
０がエンコーダになる場合にはレートバッファ１０５か
ら出力されるビットストリームＳＴＲＭを外部機器に同
期入力させるように、画像処理装置１０がデコーダにな
る場合にはレートバッファ１０５へ入力すべきビットス
トリームＳＴＲＭを外部機器に同期出力させるようにそ
れぞれ伝送クロック信号ＴＣＬＫを送信するマスター機
能と、外部機器から供給された伝送クロック信号ＴＣＬ
Ｋを受信しかつ該受信した伝送クロック信号に同期して
ビットストリームＳＴＲＭの入出力が行われるように該
受信した伝送クロック信号を第２のデータ転送制御器２
０２へ供給するスレーブ機能とを有する。クロックレー
ト検出器２１２は、クロック送受信器２１１により受信
した伝送クロック信号ＴＣＬＫの周波数を、当該画像処
理装置１０の内部クロック信号ＩＣＬＫを用いて検出す
る。エンコードレート制御器２１３は、クロックレート
検出器２１２により検出された周波数に応じて、処理ユ
ニット１０１で符号化処理されてできる符号化データの
量を制御するものである。タイミング制御器２１４は、
画像処理装置１０がエンコーダになる場合には処理ユニ
ット１０１の符号化処理が開始し又は終了したことを外
部機器に伝えるように、画像処理装置１０がデコーダに
なる場合には外部機器に符号化処理を開始させ又は終了
させるようにそれぞれタイミング信号ＳＴＡＲＴ／ＳＴ
ＯＰを送信する送信機能と、外部機器から供給されたタ
イミング信号ＳＴＡＲＴ／ＳＴＯＰを受信しかつ処理ユ
ニット１０１に符号化処理又は復号処理を開始させ又は
終了させるように該受信したタイミング信号を処理ユニ
ット１０１へ供給する受信機能とを有する。
信器２１１と、クロックレート検出器２１２と、エンコ
ードレート制御器２１３と、タイミング制御器２１４と
からなる。クロック送受信器２１１は、画像処理装置１
０がエンコーダになる場合にはレートバッファ１０５か
ら出力されるビットストリームＳＴＲＭを外部機器に同
期入力させるように、画像処理装置１０がデコーダにな
る場合にはレートバッファ１０５へ入力すべきビットス
トリームＳＴＲＭを外部機器に同期出力させるようにそ
れぞれ伝送クロック信号ＴＣＬＫを送信するマスター機
能と、外部機器から供給された伝送クロック信号ＴＣＬ
Ｋを受信しかつ該受信した伝送クロック信号に同期して
ビットストリームＳＴＲＭの入出力が行われるように該
受信した伝送クロック信号を第２のデータ転送制御器２
０２へ供給するスレーブ機能とを有する。クロックレー
ト検出器２１２は、クロック送受信器２１１により受信
した伝送クロック信号ＴＣＬＫの周波数を、当該画像処
理装置１０の内部クロック信号ＩＣＬＫを用いて検出す
る。エンコードレート制御器２１３は、クロックレート
検出器２１２により検出された周波数に応じて、処理ユ
ニット１０１で符号化処理されてできる符号化データの
量を制御するものである。タイミング制御器２１４は、
画像処理装置１０がエンコーダになる場合には処理ユニ
ット１０１の符号化処理が開始し又は終了したことを外
部機器に伝えるように、画像処理装置１０がデコーダに
なる場合には外部機器に符号化処理を開始させ又は終了
させるようにそれぞれタイミング信号ＳＴＡＲＴ／ＳＴ
ＯＰを送信する送信機能と、外部機器から供給されたタ
イミング信号ＳＴＡＲＴ／ＳＴＯＰを受信しかつ処理ユ
ニット１０１に符号化処理又は復号処理を開始させ又は
終了させるように該受信したタイミング信号を処理ユニ
ット１０１へ供給する受信機能とを有する。
【００２３】モード制御ユニット１０８は、スイッチ回
路１１から与えられたエンコーダ／デコーダ切り替え信
号Ｅ／Ｄに応じて、画像データ及び符号化データの流れ
る方向を切り替えるようにデータ転送制御ユニット１０
６のコンフィギュレーションを変更し、かつ処理ユニッ
ト１０１及び変換ユニット１０２の各々の機能を指定す
る。また、モード制御ユニット１０８は、与えられたマ
スター／スレーブ設定信号Ｍ／Ｓに応じて処理制御ユニ
ット１０７の機能を切り替えるように該処理制御ユニッ
ト１０７のコンフィギュレーションを変更する機能をも
備えている。例えば、Ｅ／Ｄ＝“Ｈ”かつＭ／Ｓ＝
“Ｈ”ならばマスターエンコーダのコンフィギュレーシ
ョンが、Ｅ／Ｄ＝“Ｈ”かつＭ／Ｓ＝“Ｌ”ならばスレ
ーブエンコーダのコンフィギュレーションが、Ｅ／Ｄ＝
“Ｌ”かつＭ／Ｓ＝“Ｈ”ならばマスターデコーダのコ
ンフィギュレーションが、Ｅ／Ｄ＝“Ｌ”かつＭ／Ｓ＝
“Ｌ”ならばスレーブデコーダのコンフィギュレーショ
ンがそれぞれ選択される。
路１１から与えられたエンコーダ／デコーダ切り替え信
号Ｅ／Ｄに応じて、画像データ及び符号化データの流れ
る方向を切り替えるようにデータ転送制御ユニット１０
６のコンフィギュレーションを変更し、かつ処理ユニッ
ト１０１及び変換ユニット１０２の各々の機能を指定す
る。また、モード制御ユニット１０８は、与えられたマ
スター／スレーブ設定信号Ｍ／Ｓに応じて処理制御ユニ
ット１０７の機能を切り替えるように該処理制御ユニッ
ト１０７のコンフィギュレーションを変更する機能をも
備えている。例えば、Ｅ／Ｄ＝“Ｈ”かつＭ／Ｓ＝
“Ｈ”ならばマスターエンコーダのコンフィギュレーシ
ョンが、Ｅ／Ｄ＝“Ｈ”かつＭ／Ｓ＝“Ｌ”ならばスレ
ーブエンコーダのコンフィギュレーションが、Ｅ／Ｄ＝
“Ｌ”かつＭ／Ｓ＝“Ｈ”ならばマスターデコーダのコ
ンフィギュレーションが、Ｅ／Ｄ＝“Ｌ”かつＭ／Ｓ＝
“Ｌ”ならばスレーブデコーダのコンフィギュレーショ
ンがそれぞれ選択される。
【００２４】まず、マスターエンコーダのコンフィギュ
レーションが選択された場合の動作を説明する。プログ
ラムメモリ１００から処理ユニット１０１に、画像符号
化用のプログラムがダウンロードされる。タイミング制
御器２１４は、処理ユニット１０１に符号化処理を開始
させるように該処理ユニット１０１に信号を与えるとと
もに、符号化処理が開始したことを示すタイミング信号
ＳＴＡＲＴを送信する。変換ユニット１０２は、与えら
れたアナログ映像信号ＰＩＣＴをディジタルの画像デー
タに変換する。第１のデータ転送制御器２０１は、変換
ユニット１０２によりディジタル化された画像データを
定期的に取り込み、該取り込んだ画像データをフィール
ドバッファ１０３へ書き込む。更に、第１のデータ転送
制御器２０１は、処理ユニット１０１からデータ転送要
求信号ＤＲＥＱを受け取ると、フィールドバッファ１０
３に１フィールド相当の画像データが既に蓄積されたこ
とを条件として、フィールドバッファ１０３からデータ
メモリ１０４へ画像データを高速転送する。処理ユニッ
ト１０１は、データメモリ１０４から画像データを読み
出し、該読み出した画像データを符号化処理する。符号
化処理されてできた符号化データは、第２のデータ転送
制御器２０２によりレートバッファ１０５へ書き込まれ
る。更に、第２のデータ転送制御器２０２は、レートバ
ッファ１０５から符号化データを読み出し、該読み出し
た符号化データをビットストリームＳＴＲＭとして出力
する。クロック送受信器２１１は、ビットストリームＳ
ＴＲＭに同期した伝送クロック信号ＴＣＬＫを送信す
る。以上のマスターエンコード動作により、画像処理装
置１０から送信される伝送クロック信号ＴＣＬＫに同期
したビットストリームＳＴＲＭが得られる。符号化処理
を終了する場合、タイミング制御器２１４は、処理ユニ
ット１０１に符号化処理を終了させるように該処理ユニ
ット１０１に信号を与えるとともに、符号化処理が終了
したことを示すタイミング信号ＳＴＯＰを送信する。
レーションが選択された場合の動作を説明する。プログ
ラムメモリ１００から処理ユニット１０１に、画像符号
化用のプログラムがダウンロードされる。タイミング制
御器２１４は、処理ユニット１０１に符号化処理を開始
させるように該処理ユニット１０１に信号を与えるとと
もに、符号化処理が開始したことを示すタイミング信号
ＳＴＡＲＴを送信する。変換ユニット１０２は、与えら
れたアナログ映像信号ＰＩＣＴをディジタルの画像デー
タに変換する。第１のデータ転送制御器２０１は、変換
ユニット１０２によりディジタル化された画像データを
定期的に取り込み、該取り込んだ画像データをフィール
ドバッファ１０３へ書き込む。更に、第１のデータ転送
制御器２０１は、処理ユニット１０１からデータ転送要
求信号ＤＲＥＱを受け取ると、フィールドバッファ１０
３に１フィールド相当の画像データが既に蓄積されたこ
とを条件として、フィールドバッファ１０３からデータ
メモリ１０４へ画像データを高速転送する。処理ユニッ
ト１０１は、データメモリ１０４から画像データを読み
出し、該読み出した画像データを符号化処理する。符号
化処理されてできた符号化データは、第２のデータ転送
制御器２０２によりレートバッファ１０５へ書き込まれ
る。更に、第２のデータ転送制御器２０２は、レートバ
ッファ１０５から符号化データを読み出し、該読み出し
た符号化データをビットストリームＳＴＲＭとして出力
する。クロック送受信器２１１は、ビットストリームＳ
ＴＲＭに同期した伝送クロック信号ＴＣＬＫを送信す
る。以上のマスターエンコード動作により、画像処理装
置１０から送信される伝送クロック信号ＴＣＬＫに同期
したビットストリームＳＴＲＭが得られる。符号化処理
を終了する場合、タイミング制御器２１４は、処理ユニ
ット１０１に符号化処理を終了させるように該処理ユニ
ット１０１に信号を与えるとともに、符号化処理が終了
したことを示すタイミング信号ＳＴＯＰを送信する。
【００２５】次に、スレーブエンコーダのコンフィギュ
レーションが選択された場合の動作を説明する。タイミ
ング制御器２１４は、符号化処理の開始を促すタイミン
グ信号ＳＴＡＲＴを受信すると、処理ユニット１０１に
符号化処理を開始させるように該受信したタイミング信
号を処理ユニット１０１へ供給する。変換ユニット１０
２からレートバッファ１０５に至るデータの転送経路
は、マスターエンコーダの場合と同様である。クロック
送受信器２１１は、外部から供給された伝送クロック信
号ＴＣＬＫを受信し、該受信した伝送クロック信号を第
２のデータ転送制御器２０２へ供給する。第２のデータ
転送制御器２０２は、レートバッファ１０５から符号化
データを読み出し、該読み出した符号化データをビット
ストリームＳＴＲＭとして、クロック送受信器２１１に
より受信した伝送クロック信号ＴＣＬＫに同期して出力
する。クロックレート検出器２１２は、クロック送受信
器２１１により受信した伝送クロック信号ＴＣＬＫの周
波数を、内部クロック信号ＩＣＬＫを用いて検出する。
エンコードレート制御器２１３は、クロックレート検出
器２１２により検出された周波数に応じて、処理ユニッ
ト１０１で符号化処理されてできる符号化データの量を
制御する。以上のスレーブエンコード動作により、画像
処理装置１０に与えられた伝送クロック信号ＴＣＬＫに
同期したビットストリームＳＴＲＭが得られる。タイミ
ング制御器２１４は、符号化処理の終了を促すタイミン
グ信号ＳＴＯＰを受信すると、処理ユニット１０１に符
号化処理を終了させるように該受信したタイミング信号
を処理ユニット１０１へ供給する。
レーションが選択された場合の動作を説明する。タイミ
ング制御器２１４は、符号化処理の開始を促すタイミン
グ信号ＳＴＡＲＴを受信すると、処理ユニット１０１に
符号化処理を開始させるように該受信したタイミング信
号を処理ユニット１０１へ供給する。変換ユニット１０
２からレートバッファ１０５に至るデータの転送経路
は、マスターエンコーダの場合と同様である。クロック
送受信器２１１は、外部から供給された伝送クロック信
号ＴＣＬＫを受信し、該受信した伝送クロック信号を第
２のデータ転送制御器２０２へ供給する。第２のデータ
転送制御器２０２は、レートバッファ１０５から符号化
データを読み出し、該読み出した符号化データをビット
ストリームＳＴＲＭとして、クロック送受信器２１１に
より受信した伝送クロック信号ＴＣＬＫに同期して出力
する。クロックレート検出器２１２は、クロック送受信
器２１１により受信した伝送クロック信号ＴＣＬＫの周
波数を、内部クロック信号ＩＣＬＫを用いて検出する。
エンコードレート制御器２１３は、クロックレート検出
器２１２により検出された周波数に応じて、処理ユニッ
ト１０１で符号化処理されてできる符号化データの量を
制御する。以上のスレーブエンコード動作により、画像
処理装置１０に与えられた伝送クロック信号ＴＣＬＫに
同期したビットストリームＳＴＲＭが得られる。タイミ
ング制御器２１４は、符号化処理の終了を促すタイミン
グ信号ＳＴＯＰを受信すると、処理ユニット１０１に符
号化処理を終了させるように該受信したタイミング信号
を処理ユニット１０１へ供給する。
【００２６】次に、スレーブデコーダのコンフィギュレ
ーションが選択された場合の動作を説明する。プログラ
ムメモリ１００から処理ユニット１０１に、画像復号用
のプログラムがダウンロードされる。タイミング制御器
２１４は、符号化処理が開始したことを示すタイミング
信号ＳＴＡＲＴを受信すると、処理ユニット１０１に復
号処理を開始させるように該受信したタイミング信号を
処理ユニット１０１へ供給する。クロック送受信器２１
１は、外部から供給された伝送クロック信号ＴＣＬＫを
受信し、該受信した伝送クロック信号を第２のデータ転
送制御器２０２へ供給する。第２のデータ転送制御器２
０２は、外部から供給されたビットストリームＳＴＲＭ
を、クロック送受信器２１１により受信した伝送クロッ
ク信号ＴＣＬＫに同期して入力し、該入力したビットス
トリームを符号化データとしてレートバッファ１０５に
書き込む。更に、第２のデータ転送制御器２０２は、処
理ユニット１０１の要求に応じて、レートバッファ１０
５に蓄積された符号化データを処理ユニット１０１へ転
送する。処理ユニット１０１は、レートバッファ１０５
から供給された符号化データを復号処理し、該復号処理
によってできた画像データをデータメモリ１０４に書き
込む。更に、処理ユニット１０１は、第１のデータ転送
制御器２０１へデータ転送要求信号ＤＲＥＱを与える。
第１のデータ転送制御器２０１は、処理ユニット１０１
からデータ転送要求信号ＤＲＥＱを受け取ると、データ
メモリ１０４からフィールドバッファ１０３へ画像デー
タを高速転送する。更に、第１のデータ転送制御器２０
１は、フィールドバッファ１０３から画像データを定期
的に読み出し、該読み出した画像データを変換ユニット
１０２へ供給する。変換ユニット１０２は、供給された
ディジタルの画像データをアナログ映像信号ＰＩＣＴに
変換して出力する。以上のスレーブデコード動作によ
り、画像処理装置１０に与えられた伝送クロック信号Ｔ
ＣＬＫに同期したアナログ映像信号ＰＩＣＴが得られ
る。タイミング制御器２１４は、符号化処理が終了した
ことを示すタイミング信号ＳＴＯＰを受信すると、処理
ユニット１０１に復号処理を終了させるように該受信し
たタイミング信号を処理ユニット１０１へ供給する。
ーションが選択された場合の動作を説明する。プログラ
ムメモリ１００から処理ユニット１０１に、画像復号用
のプログラムがダウンロードされる。タイミング制御器
２１４は、符号化処理が開始したことを示すタイミング
信号ＳＴＡＲＴを受信すると、処理ユニット１０１に復
号処理を開始させるように該受信したタイミング信号を
処理ユニット１０１へ供給する。クロック送受信器２１
１は、外部から供給された伝送クロック信号ＴＣＬＫを
受信し、該受信した伝送クロック信号を第２のデータ転
送制御器２０２へ供給する。第２のデータ転送制御器２
０２は、外部から供給されたビットストリームＳＴＲＭ
を、クロック送受信器２１１により受信した伝送クロッ
ク信号ＴＣＬＫに同期して入力し、該入力したビットス
トリームを符号化データとしてレートバッファ１０５に
書き込む。更に、第２のデータ転送制御器２０２は、処
理ユニット１０１の要求に応じて、レートバッファ１０
５に蓄積された符号化データを処理ユニット１０１へ転
送する。処理ユニット１０１は、レートバッファ１０５
から供給された符号化データを復号処理し、該復号処理
によってできた画像データをデータメモリ１０４に書き
込む。更に、処理ユニット１０１は、第１のデータ転送
制御器２０１へデータ転送要求信号ＤＲＥＱを与える。
第１のデータ転送制御器２０１は、処理ユニット１０１
からデータ転送要求信号ＤＲＥＱを受け取ると、データ
メモリ１０４からフィールドバッファ１０３へ画像デー
タを高速転送する。更に、第１のデータ転送制御器２０
１は、フィールドバッファ１０３から画像データを定期
的に読み出し、該読み出した画像データを変換ユニット
１０２へ供給する。変換ユニット１０２は、供給された
ディジタルの画像データをアナログ映像信号ＰＩＣＴに
変換して出力する。以上のスレーブデコード動作によ
り、画像処理装置１０に与えられた伝送クロック信号Ｔ
ＣＬＫに同期したアナログ映像信号ＰＩＣＴが得られ
る。タイミング制御器２１４は、符号化処理が終了した
ことを示すタイミング信号ＳＴＯＰを受信すると、処理
ユニット１０１に復号処理を終了させるように該受信し
たタイミング信号を処理ユニット１０１へ供給する。
【００２７】最後に、マスターデコーダのコンフィギュ
レーションが選択された場合の動作を説明する。タイミ
ング制御器２１４は、符号化処理の開始を促すタイミン
グ信号ＳＴＡＲＴをエンコーダへ送信するとともに、処
理ユニット１０１に復号処理を開始させるように該処理
ユニット１０１に信号を与える。クロック送受信器２１
１は、レートバッファ１０５へ入力すべきビットストリ
ームＳＴＲＭをエンコーダに同期出力させるように、伝
送クロック信号ＴＣＬＫを送信する。レートバッファ１
０５から変換ユニット１０２に至るデータの転送経路
は、スレーブデコーダの場合と同様である。以上のマス
ターデコード動作により、画像処理装置１０から送信さ
れる伝送クロック信号ＴＣＬＫに同期したアナログ映像
信号ＰＩＣＴが得られる。符号化処理を終了する場合、
タイミング制御器２１４は、符号化処理の終了を促すタ
イミング信号ＳＴＯＰを送信するとともに、処理ユニッ
ト１０１に復号処理を終了させるように該処理ユニット
１０１に信号を与える。
レーションが選択された場合の動作を説明する。タイミ
ング制御器２１４は、符号化処理の開始を促すタイミン
グ信号ＳＴＡＲＴをエンコーダへ送信するとともに、処
理ユニット１０１に復号処理を開始させるように該処理
ユニット１０１に信号を与える。クロック送受信器２１
１は、レートバッファ１０５へ入力すべきビットストリ
ームＳＴＲＭをエンコーダに同期出力させるように、伝
送クロック信号ＴＣＬＫを送信する。レートバッファ１
０５から変換ユニット１０２に至るデータの転送経路
は、スレーブデコーダの場合と同様である。以上のマス
ターデコード動作により、画像処理装置１０から送信さ
れる伝送クロック信号ＴＣＬＫに同期したアナログ映像
信号ＰＩＣＴが得られる。符号化処理を終了する場合、
タイミング制御器２１４は、符号化処理の終了を促すタ
イミング信号ＳＴＯＰを送信するとともに、処理ユニッ
ト１０１に復号処理を終了させるように該処理ユニット
１０１に信号を与える。
【００２８】以上のように、図１によれば、外部からの
信号に応じて一部の回路がその性質を変えることによ
り、同一構成の装置で４つの異なる処理が可能になる。
それに伴い、多くのアプリケーションへの対応が可能と
なり、部品点数の削減にもつながる。
信号に応じて一部の回路がその性質を変えることによ
り、同一構成の装置で４つの異なる処理が可能になる。
それに伴い、多くのアプリケーションへの対応が可能と
なり、部品点数の削減にもつながる。
【００２９】図２は、図１の構成を利用した画像処理シ
ステムを示している。図２では、第１の画像処理装置１
０ａと第２の画像処理装置１０ｂとが直結されている。
第１及び第２の画像処理装置１０ａ，１０ｂの各々の内
部構成は、図１のとおりである。第１の画像処理装置１
０ａでは、設定信号Ｍ／Ｓの入力端子がプルアップさ
れ、かつスイッチ回路１１ａから“Ｈ”の切り替え信号
Ｅ／Ｄが与えられているので、マスターエンコーダのコ
ンフィギュレーションが選択される。第２の画像処理装
置１０ｂでは、設定信号Ｍ／Ｓの入力端子がプルダウン
され、かつスイッチ回路１１ｂから“Ｌ”の切り替え信
号Ｅ／Ｄが与えられているので、スレーブデコーダのコ
ンフィギュレーションが選択される。
ステムを示している。図２では、第１の画像処理装置１
０ａと第２の画像処理装置１０ｂとが直結されている。
第１及び第２の画像処理装置１０ａ，１０ｂの各々の内
部構成は、図１のとおりである。第１の画像処理装置１
０ａでは、設定信号Ｍ／Ｓの入力端子がプルアップさ
れ、かつスイッチ回路１１ａから“Ｈ”の切り替え信号
Ｅ／Ｄが与えられているので、マスターエンコーダのコ
ンフィギュレーションが選択される。第２の画像処理装
置１０ｂでは、設定信号Ｍ／Ｓの入力端子がプルダウン
され、かつスイッチ回路１１ｂから“Ｌ”の切り替え信
号Ｅ／Ｄが与えられているので、スレーブデコーダのコ
ンフィギュレーションが選択される。
【００３０】図２の構成によれば、システムコントロー
ラがなくても、第１の画像処理装置１０ａがマスターエ
ンコーダになることで、画像処理システム全体を同期動
作させることができる。
ラがなくても、第１の画像処理装置１０ａがマスターエ
ンコーダになることで、画像処理システム全体を同期動
作させることができる。
【００３１】図３は、図１の構成を利用した他の画像処
理システムを示している。図３でも、第１の画像処理装
置１０ａと第２の画像処理装置１０ｂとが直結されてい
る。ただし、第１の画像処理装置１０ａでは、設定信号
Ｍ／Ｓの入力端子がプルダウンされ、かつスイッチ回路
１１ａから“Ｈ”の切り替え信号Ｅ／Ｄが与えられてい
るので、スレーブエンコーダのコンフィギュレーション
が選択される。第２の画像処理装置１０ｂでは、設定信
号Ｍ／Ｓの入力端子がプルアップされ、かつスイッチ回
路１１ｂから“Ｌ”の切り替え信号Ｅ／Ｄが与えられて
いるので、マスターデコーダのコンフィギュレーション
が選択される。
理システムを示している。図３でも、第１の画像処理装
置１０ａと第２の画像処理装置１０ｂとが直結されてい
る。ただし、第１の画像処理装置１０ａでは、設定信号
Ｍ／Ｓの入力端子がプルダウンされ、かつスイッチ回路
１１ａから“Ｈ”の切り替え信号Ｅ／Ｄが与えられてい
るので、スレーブエンコーダのコンフィギュレーション
が選択される。第２の画像処理装置１０ｂでは、設定信
号Ｍ／Ｓの入力端子がプルアップされ、かつスイッチ回
路１１ｂから“Ｌ”の切り替え信号Ｅ／Ｄが与えられて
いるので、マスターデコーダのコンフィギュレーション
が選択される。
【００３２】図３の構成によっても、第２の画像処理装
置１０ｂがマスターデコーダになることで、画像処理シ
ステム全体を同期動作させることができる。なお、マス
ターデコーダである第２の画像処理装置１０ｂが伝送ク
ロック信号ＴＣＬＫを送信し、スレーブエンコーダであ
る第１の画像処理装置１０ａがタイミング信号ＳＴＡＲ
Ｔ／ＳＴＯＰを送信することで、第１の画像処理装置１
０ａと第２の画像処理装置１０ｂとのハンドシェークを
実現するようにしてもよい。
置１０ｂがマスターデコーダになることで、画像処理シ
ステム全体を同期動作させることができる。なお、マス
ターデコーダである第２の画像処理装置１０ｂが伝送ク
ロック信号ＴＣＬＫを送信し、スレーブエンコーダであ
る第１の画像処理装置１０ａがタイミング信号ＳＴＡＲ
Ｔ／ＳＴＯＰを送信することで、第１の画像処理装置１
０ａと第２の画像処理装置１０ｂとのハンドシェークを
実現するようにしてもよい。
【００３３】図４は、図１の構成を利用した音声・画像
処理システムを示している。図４のシステムは、第１の
画像処理装置１０ａと、第２の画像処理装置１０ｂと、
音声エンコーダ１２と、システムコントローラ１４と、
音声・画像デコーダ１６とで構成されている。システム
コントローラ１４は、“Ｌ”の設定信号Ｍ／Ｓを供給す
るためのモード制御器１１０を備えている。第１及び第
２の画像処理装置１０ａ，１０ｂの各々の内部構成は、
図１のとおりである。第１の画像処理装置１０ａでは、
システムコントローラ１４から“Ｌ”の設定信号Ｍ／Ｓ
が供給され、かつスイッチ回路１１ａから“Ｈ”の切り
替え信号Ｅ／Ｄが与えられているので、スレーブエンコ
ーダのコンフィギュレーションが選択される。第２の画
像処理装置１０ｂでも、同様にスレーブエンコーダのコ
ンフィギュレーションが選択される。システムコントロ
ーラ１４は、伝送クロック信号ＴＣＬＫを供給するため
のクロック送信器１１１と、タイミング信号ＳＴＡＲＴ
／ＳＴＯＰを供給するためのタイミング信号送信器１１
２と、第１及び第２の画像処理装置１０ａ，１０ｂの各
々からビットストリームＳＴＲＭすなわち符号化された
画像データを受け取るための画像データ受信器１１３
と、音声エンコーダ１２から符号化された音声データを
受け取るための音声データ受信器１１４と、パケット単
位で多重化された音声・画像データを生成するためのデ
ータ多重化器１１５と、多重化されたデータを音声・画
像デコーダ１６へ送信するための送信器１１６とを更に
備えている。
処理システムを示している。図４のシステムは、第１の
画像処理装置１０ａと、第２の画像処理装置１０ｂと、
音声エンコーダ１２と、システムコントローラ１４と、
音声・画像デコーダ１６とで構成されている。システム
コントローラ１４は、“Ｌ”の設定信号Ｍ／Ｓを供給す
るためのモード制御器１１０を備えている。第１及び第
２の画像処理装置１０ａ，１０ｂの各々の内部構成は、
図１のとおりである。第１の画像処理装置１０ａでは、
システムコントローラ１４から“Ｌ”の設定信号Ｍ／Ｓ
が供給され、かつスイッチ回路１１ａから“Ｈ”の切り
替え信号Ｅ／Ｄが与えられているので、スレーブエンコ
ーダのコンフィギュレーションが選択される。第２の画
像処理装置１０ｂでも、同様にスレーブエンコーダのコ
ンフィギュレーションが選択される。システムコントロ
ーラ１４は、伝送クロック信号ＴＣＬＫを供給するため
のクロック送信器１１１と、タイミング信号ＳＴＡＲＴ
／ＳＴＯＰを供給するためのタイミング信号送信器１１
２と、第１及び第２の画像処理装置１０ａ，１０ｂの各
々からビットストリームＳＴＲＭすなわち符号化された
画像データを受け取るための画像データ受信器１１３
と、音声エンコーダ１２から符号化された音声データを
受け取るための音声データ受信器１１４と、パケット単
位で多重化された音声・画像データを生成するためのデ
ータ多重化器１１５と、多重化されたデータを音声・画
像デコーダ１６へ送信するための送信器１１６とを更に
備えている。
【００３４】ここで、システムコントローラ１４と音声
・画像デコーダ１６との間の伝送路の通信速度が１９２
ｋｂｐｓであり、第１の画像処理装置１０ａの画像符号
化データに１２８ｋｂｐｓが、音声エンコーダ１２の音
声符号化データに６４ｋｂｐｓがそれぞれ割り当てられ
たものとする。クロック送信器１１１は、周波数１２８
ｋＨｚ（繰り返し周期：約７．８１μｓ）かつデューテ
ィ比５０％の伝送クロック信号ＴＣＬＫを供給する。第
１の画像処理装置１０ａはアナログ映像信号ＰＩＣＴ１
を、音声エンコーダ１２はアナログ音声信号ＡＵＤＩＯ
をそれぞれ符号化処理する。図１によれば、第１の画像
処理装置１０ａにおいて、クロック送受信器２１１はシ
ステムコントローラ１４から供給された伝送クロック信
号ＴＣＬＫをクロックレート検出器２１２へ供給する。
クロックレート検出器２１２は、クロック送受信器２１
１により受信した伝送クロック信号ＴＣＬＫの周波数
を、例えば周波数２０ＭＨｚ（繰り返し周期：５０ｎ
ｓ）の内部クロック信号ＩＣＬＫを用いて検出する。具
体的には、クロックレート検出器２１２は、伝送クロッ
ク信号ＴＣＬＫの“Ｈ”の期間だけ内部クロック信号Ｉ
ＣＬＫのパルスをカウントする。本例の伝送クロック信
号ＴＣＬＫでは“Ｈ”の期間の長さが約３．９１μｓで
あるのでカウントが約７８となり、該カウントから伝送
クロック信号ＴＣＬＫの周波数が１２８ｋＨｚであるこ
とが検出される。エンコードレート制御器２１３は、ク
ロックレート検出器２１２により検出された周波数に応
じて、処理ユニット１０１で符号化処理されてできる符
号化データの量を制御する。したがって、１２８ｋｂｐ
ｓの画像符号化データが第１の画像処理装置１０ａから
システムコントローラ１４へ供給されるように制御され
る。
・画像デコーダ１６との間の伝送路の通信速度が１９２
ｋｂｐｓであり、第１の画像処理装置１０ａの画像符号
化データに１２８ｋｂｐｓが、音声エンコーダ１２の音
声符号化データに６４ｋｂｐｓがそれぞれ割り当てられ
たものとする。クロック送信器１１１は、周波数１２８
ｋＨｚ（繰り返し周期：約７．８１μｓ）かつデューテ
ィ比５０％の伝送クロック信号ＴＣＬＫを供給する。第
１の画像処理装置１０ａはアナログ映像信号ＰＩＣＴ１
を、音声エンコーダ１２はアナログ音声信号ＡＵＤＩＯ
をそれぞれ符号化処理する。図１によれば、第１の画像
処理装置１０ａにおいて、クロック送受信器２１１はシ
ステムコントローラ１４から供給された伝送クロック信
号ＴＣＬＫをクロックレート検出器２１２へ供給する。
クロックレート検出器２１２は、クロック送受信器２１
１により受信した伝送クロック信号ＴＣＬＫの周波数
を、例えば周波数２０ＭＨｚ（繰り返し周期：５０ｎ
ｓ）の内部クロック信号ＩＣＬＫを用いて検出する。具
体的には、クロックレート検出器２１２は、伝送クロッ
ク信号ＴＣＬＫの“Ｈ”の期間だけ内部クロック信号Ｉ
ＣＬＫのパルスをカウントする。本例の伝送クロック信
号ＴＣＬＫでは“Ｈ”の期間の長さが約３．９１μｓで
あるのでカウントが約７８となり、該カウントから伝送
クロック信号ＴＣＬＫの周波数が１２８ｋＨｚであるこ
とが検出される。エンコードレート制御器２１３は、ク
ロックレート検出器２１２により検出された周波数に応
じて、処理ユニット１０１で符号化処理されてできる符
号化データの量を制御する。したがって、１２８ｋｂｐ
ｓの画像符号化データが第１の画像処理装置１０ａから
システムコントローラ１４へ供給されるように制御され
る。
【００３５】第１の画像処理装置１０ａの画像符号化デ
ータ、第２の画像処理装置１０ｂの画像符号化データ及
び音声エンコーダ１２の音声符号化データにそれぞれ６
４ｋｂｐｓを割り当てることもできる。この場合には、
クロック送信器１１１から供給される伝送クロック信号
ＴＣＬＫの周波数が６４ｋＨｚ（繰り返し周期：約１
５．６２μｓ）に変更される。第１の画像処理装置１０
ａはアナログ映像信号ＰＩＣＴ１を、第２の画像処理装
置１０ｂはアナログ映像信号ＰＩＣＴ２を、音声エンコ
ーダ１２はアナログ音声信号ＡＵＤＩＯをそれぞれ符号
化処理する。第１の画像処理装置１０ａにおいて、クロ
ックレート検出器２１２は、伝送クロック信号ＴＣＬＫ
の“Ｈ”の期間だけ内部クロック信号ＩＣＬＫのパルス
をカウントする。本例の伝送クロック信号ＴＣＬＫでは
“Ｈ”の期間の長さが約７．８１μｓであるのでカウン
トが約１５６となり、該カウントから伝送クロック信号
ＴＣＬＫの周波数が６４ｋＨｚであることが検出され
る。したがって、６４ｋｂｐｓの画像符号化データが第
１の画像処理装置１０ａからシステムコントローラ１４
へ供給されるように制御される。第２の画像処理装置１
０ｂからも同様に、６４ｋｂｐｓの画像符号化データが
供給される。
ータ、第２の画像処理装置１０ｂの画像符号化データ及
び音声エンコーダ１２の音声符号化データにそれぞれ６
４ｋｂｐｓを割り当てることもできる。この場合には、
クロック送信器１１１から供給される伝送クロック信号
ＴＣＬＫの周波数が６４ｋＨｚ（繰り返し周期：約１
５．６２μｓ）に変更される。第１の画像処理装置１０
ａはアナログ映像信号ＰＩＣＴ１を、第２の画像処理装
置１０ｂはアナログ映像信号ＰＩＣＴ２を、音声エンコ
ーダ１２はアナログ音声信号ＡＵＤＩＯをそれぞれ符号
化処理する。第１の画像処理装置１０ａにおいて、クロ
ックレート検出器２１２は、伝送クロック信号ＴＣＬＫ
の“Ｈ”の期間だけ内部クロック信号ＩＣＬＫのパルス
をカウントする。本例の伝送クロック信号ＴＣＬＫでは
“Ｈ”の期間の長さが約７．８１μｓであるのでカウン
トが約１５６となり、該カウントから伝送クロック信号
ＴＣＬＫの周波数が６４ｋＨｚであることが検出され
る。したがって、６４ｋｂｐｓの画像符号化データが第
１の画像処理装置１０ａからシステムコントローラ１４
へ供給されるように制御される。第２の画像処理装置１
０ｂからも同様に、６４ｋｂｐｓの画像符号化データが
供給される。
【００３６】以上のように、図４の構成によれば、第１
及び第２の画像処理装置１０ａ，１０ｂがスレーブエン
コーダになることで、システムコントローラ１４の制御
下で画像処理システム全体を同期動作させることができ
る。しかも、伝送路の通信速度に応じて画像のエンコー
ドレートを制御することができる。なお、システムを構
成する画像処理装置、音声エンコーダ及び音声・画像デ
コーダの数は上記の例に限らない。
及び第２の画像処理装置１０ａ，１０ｂがスレーブエン
コーダになることで、システムコントローラ１４の制御
下で画像処理システム全体を同期動作させることができ
る。しかも、伝送路の通信速度に応じて画像のエンコー
ドレートを制御することができる。なお、システムを構
成する画像処理装置、音声エンコーダ及び音声・画像デ
コーダの数は上記の例に限らない。
【００３７】図５は、図１中の第１のデータ転送制御器
２０１の一部分の詳細構成例を示している。図５中のラ
イン数変換器３００は、図１の画像処理装置１０がエン
コーダになる場合には変換ユニット１０２から供給され
た画像データに前処理としてのライン数変換を施したう
えで該前処理済みの画像データをフィールドバッファ１
０３へ供給する機能と、同画像処理装置１０がデコーダ
になる場合にはフィールドバッファ１０３から供給され
た画像データに後処理としてのライン数変換を施したう
えで該後処理済みの画像データを変換ユニット１０２へ
供給する機能とを有する変換器であって、第１のマルチ
プレクサ３０１と、書き込みレートとは異なるレートで
データの読み出しが行われる第１のＳＲＡＭ（第１のメ
モリ）３０２と、第２のマルチプレクサ３０３と、第３
のマルチプレクサ３０４と、遅延ラインメモリとして機
能する第２のＳＲＡＭ（第２のメモリ）３０５と、３個
の係数乗算器３０６，３０７，３０８と、加算器３０９
と、１６ビットワードを２個の８ビットワードに変換す
るためのＰＳ（parallel-to-serial）変換器３１０と、
２個の８ビットワードを１６ビットワードに変換するた
めのＳＰ（serial-to-parallel）変換器３１１とを備え
ている。
２０１の一部分の詳細構成例を示している。図５中のラ
イン数変換器３００は、図１の画像処理装置１０がエン
コーダになる場合には変換ユニット１０２から供給され
た画像データに前処理としてのライン数変換を施したう
えで該前処理済みの画像データをフィールドバッファ１
０３へ供給する機能と、同画像処理装置１０がデコーダ
になる場合にはフィールドバッファ１０３から供給され
た画像データに後処理としてのライン数変換を施したう
えで該後処理済みの画像データを変換ユニット１０２へ
供給する機能とを有する変換器であって、第１のマルチ
プレクサ３０１と、書き込みレートとは異なるレートで
データの読み出しが行われる第１のＳＲＡＭ（第１のメ
モリ）３０２と、第２のマルチプレクサ３０３と、第３
のマルチプレクサ３０４と、遅延ラインメモリとして機
能する第２のＳＲＡＭ（第２のメモリ）３０５と、３個
の係数乗算器３０６，３０７，３０８と、加算器３０９
と、１６ビットワードを２個の８ビットワードに変換す
るためのＰＳ（parallel-to-serial）変換器３１０と、
２個の８ビットワードを１６ビットワードに変換するた
めのＳＰ（serial-to-parallel）変換器３１１とを備え
ている。
【００３８】アナログ映像信号の１つであるＮＴＳＣ
（National Television System Committee）ビデオ信号
で定義される画像の１フレームは奇数フィールドと偶数
フィールドとで構成され、各フィールドは７２０×２４
０個の画素で構成される。この場合、変換ユニット１０
２のサンプリング周波数は１３．５ＭＨｚである。一
方、処理ユニット１０１の便宜を考慮して、ＣＩＦ画像
又はＱＣＩＦ画像がフィールドバッファ１０３に格納さ
れることになっている。処理ユニット１０１における処
理周波数は、例えば２７ＭＨｚである。
（National Television System Committee）ビデオ信号
で定義される画像の１フレームは奇数フィールドと偶数
フィールドとで構成され、各フィールドは７２０×２４
０個の画素で構成される。この場合、変換ユニット１０
２のサンプリング周波数は１３．５ＭＨｚである。一
方、処理ユニット１０１の便宜を考慮して、ＣＩＦ画像
又はＱＣＩＦ画像がフィールドバッファ１０３に格納さ
れることになっている。処理ユニット１０１における処
理周波数は、例えば２７ＭＨｚである。
【００３９】図５のライン数変換器３００は、ＮＴＳＣ
画像の２４０ラインをＣＩＦ画像の２８８ラインへ５：
６アップスケーリングしたり、ＮＴＳＣ画像の２４０ラ
インをＱＣＩＦ画像の１４４ラインへ５：３ダウンスケ
ーリングしたり、ＣＩＦ画像の２８８ラインをＮＴＳＣ
画像の２４０ラインへ６：５ダウンスケーリングした
り、ＱＣＩＦ画像の１４４ラインをＮＴＳＣ画像の２４
０ラインへ３：５アップスケーリングしたりする機能を
有する。ここでは、画像の水平方向における画素のアッ
プサンプリング及びダウンサンプリングについては、説
明を省略する。なお、図１の画像処理装置１０がデコー
ダになる場合には必ずＣＩＦ画像がフィールドバッファ
１０３に格納されるように、処理ユニット１０１が動作
するようにしてもよい。
画像の２４０ラインをＣＩＦ画像の２８８ラインへ５：
６アップスケーリングしたり、ＮＴＳＣ画像の２４０ラ
インをＱＣＩＦ画像の１４４ラインへ５：３ダウンスケ
ーリングしたり、ＣＩＦ画像の２８８ラインをＮＴＳＣ
画像の２４０ラインへ６：５ダウンスケーリングした
り、ＱＣＩＦ画像の１４４ラインをＮＴＳＣ画像の２４
０ラインへ３：５アップスケーリングしたりする機能を
有する。ここでは、画像の水平方向における画素のアッ
プサンプリング及びダウンサンプリングについては、説
明を省略する。なお、図１の画像処理装置１０がデコー
ダになる場合には必ずＣＩＦ画像がフィールドバッファ
１０３に格納されるように、処理ユニット１０１が動作
するようにしてもよい。
【００４０】図６（ａ）はエンコーダのためのライン数
変換器３００のコンフィギュレーションを、図６（ｂ）
はデコーダのためのライン数変換器３００のコンフィギ
ュレーションをそれぞれ示している。図５中の第１〜第
３のマルチプレクサ３０１，３０３，３０４のはたらき
により、エンコーダ・コンフィギュレーションの場合に
は第２のＳＲＡＭ３０５が第１のＳＲＡＭ３０２の後段
に、デコーダ・コンフィギュレーションの場合には第２
のＳＲＡＭ３０５が第１のＳＲＡＭ３０２の前段にそれ
ぞれ接続される。ＣＩＦ画像の場合には２個の係数乗算
器３０６，３０７が、ＱＣＩＦ画像の場合には３個の係
数乗算器３０６，３０７，３０８がそれぞれ動作する。
変換器３００のコンフィギュレーションを、図６（ｂ）
はデコーダのためのライン数変換器３００のコンフィギ
ュレーションをそれぞれ示している。図５中の第１〜第
３のマルチプレクサ３０１，３０３，３０４のはたらき
により、エンコーダ・コンフィギュレーションの場合に
は第２のＳＲＡＭ３０５が第１のＳＲＡＭ３０２の後段
に、デコーダ・コンフィギュレーションの場合には第２
のＳＲＡＭ３０５が第１のＳＲＡＭ３０２の前段にそれ
ぞれ接続される。ＣＩＦ画像の場合には２個の係数乗算
器３０６，３０７が、ＱＣＩＦ画像の場合には３個の係
数乗算器３０６，３０７，３０８がそれぞれ動作する。
【００４１】図７は、図６（ａ）のエンコーダ・コンフ
ィギュレーションにおける第１のＳＲＡＭ３０２の動作
を示している。図７によれば、第１のＳＲＡＭ３０２
は、リードイネーブル信号ＲＥとライトイネーブル信号
ＷＥとの制御により、書き込みレートの２倍のレートで
データの読み出しが行われる。したがって、１ライン
（１Ｈ）期間内に２ライン（２Ｈ）分のデータを第１の
ＳＲＡＭ３０２から読み出すことができる。図中のｍ及
びｎは、それぞれアドレスを表している。
ィギュレーションにおける第１のＳＲＡＭ３０２の動作
を示している。図７によれば、第１のＳＲＡＭ３０２
は、リードイネーブル信号ＲＥとライトイネーブル信号
ＷＥとの制御により、書き込みレートの２倍のレートで
データの読み出しが行われる。したがって、１ライン
（１Ｈ）期間内に２ライン（２Ｈ）分のデータを第１の
ＳＲＡＭ３０２から読み出すことができる。図中のｍ及
びｎは、それぞれアドレスを表している。
【００４２】図８は、図６（ｂ）のデコーダ・コンフィ
ギュレーションにおける第１のＳＲＡＭ３０２の動作を
示している。図８によれば、第１のＳＲＡＭ３０２は、
リードイネーブル信号ＲＥとライトイネーブル信号ＷＥ
との制御により、書き込みレートの半分のレートでデー
タの読み出しが行われる。つまり、第１のＳＲＡＭ３０
２は、１ライン（１Ｈ）期間の半分の期間で書き込まれ
たデータを１ライン（１Ｈ）期間かけて出力することが
できる。
ギュレーションにおける第１のＳＲＡＭ３０２の動作を
示している。図８によれば、第１のＳＲＡＭ３０２は、
リードイネーブル信号ＲＥとライトイネーブル信号ＷＥ
との制御により、書き込みレートの半分のレートでデー
タの読み出しが行われる。つまり、第１のＳＲＡＭ３０
２は、１ライン（１Ｈ）期間の半分の期間で書き込まれ
たデータを１ライン（１Ｈ）期間かけて出力することが
できる。
【００４３】図９は、エンコーダ及びデコーダ・コンフ
ィギュレーションにおける第２のＳＲＡＭ３０５の動作
を示す図であって、ＣＩＦ画像を取り扱う場合を示して
いる。図９によれば、第２のＳＲＡＭ３０５が１ライン
（１Ｈ）の遅延メモリを構成する。
ィギュレーションにおける第２のＳＲＡＭ３０５の動作
を示す図であって、ＣＩＦ画像を取り扱う場合を示して
いる。図９によれば、第２のＳＲＡＭ３０５が１ライン
（１Ｈ）の遅延メモリを構成する。
【００４４】図１０は、エンコーダ及びデコーダ・コン
フィギュレーションにおける第２のＳＲＡＭ３０５の動
作を示す図であって、ＱＣＩＦ画像を取り扱う場合を示
している。図１０によれば、第２のＳＲＡＭ３０５は、
アドレスｎのデータを読み取り、次に他のデータをアド
レスｎに書き込み、次に１ライン離れたアドレスｎ＋１
９２のデータを読み取り、最後に先程読み取ったデータ
を前記１ライン離れたアドレスｎ＋１９２に書き込むよ
うに制御される。これにより、第２のＳＲＡＭ３０５
は、１ライン（１Ｈ）及び２ライン（２Ｈ）の遅延メモ
リとして機能できる。なお、上記アドレスのディスプレ
ースメント値「１９２」は、第２のＳＲＡＭ３０５の１
ライン分の記憶容量の例を示し、該第２のＳＲＡＭ３０
５の構成に応じて変えられる。ただし、該ディスプレー
スメント値はＱＣＩＦ画像の水平方向の画素数「１７
６」以上である。
フィギュレーションにおける第２のＳＲＡＭ３０５の動
作を示す図であって、ＱＣＩＦ画像を取り扱う場合を示
している。図１０によれば、第２のＳＲＡＭ３０５は、
アドレスｎのデータを読み取り、次に他のデータをアド
レスｎに書き込み、次に１ライン離れたアドレスｎ＋１
９２のデータを読み取り、最後に先程読み取ったデータ
を前記１ライン離れたアドレスｎ＋１９２に書き込むよ
うに制御される。これにより、第２のＳＲＡＭ３０５
は、１ライン（１Ｈ）及び２ライン（２Ｈ）の遅延メモ
リとして機能できる。なお、上記アドレスのディスプレ
ースメント値「１９２」は、第２のＳＲＡＭ３０５の１
ライン分の記憶容量の例を示し、該第２のＳＲＡＭ３０
５の構成に応じて変えられる。ただし、該ディスプレー
スメント値はＱＣＩＦ画像の水平方向の画素数「１７
６」以上である。
【００４５】以上のように、図５の構成によれば、同一
のハードウェア資源を符号化処理と復号処理とに共用し
つつ、所要のライン数変換を実現できる。
のハードウェア資源を符号化処理と復号処理とに共用し
つつ、所要のライン数変換を実現できる。
【００４６】図１１は、図１中の第２のデータ転送制御
器２０２のデコーダ・コンフィギュレーションに係る一
部分の詳細構成例を示している。図１１によれば、第２
のデータ転送制御器２０２は、レートバッファ１０５へ
アドレスを供給するためのＲ／Ｗ（リード／ライト）制
御器４０１と、新たな入力ビットストリームＳＴＲＭと
レートバッファ１０５に一時記憶された符号化データと
の間の同期パターンの照合によりフレーム同期の確立の
有無を検出し、かつフレーム同期が確立した後には入力
ビットストリームＳＴＲＭのみに基づいてフレーム同期
はずれを検出するためのフレーム同期検出器４０２と、
入力ビットストリームＳＴＲＭのＢＣＨ誤り訂正を実行
するための誤り訂正回路４０３と、フレーム同期がとれ
ていない間は誤り訂正回路４０３による誤り訂正前の入
力ビットストリームＳＴＲＭを、フレーム同期がとれて
いる間は誤り訂正回路４０３による誤り訂正の結果をそ
れぞれレートバッファ１０５へ供給するためのマルチプ
レクサ（ＭＵＸ＆ＳＰ）４０４と、フレーム同期がとれ
ていない間はレートバッファ１０５から読み出した符号
化データをフレーム同期検出器４０２へ供給し、フレー
ム同期がとれている間はレートバッファ１０５から読み
出した符号化データを処理ユニット１０１へ供給するた
めのスイッチ４０５とを備えている。フレーム同期がと
れていることは、同期確立信号ＳＹＬＯＣＫによりフレ
ーム同期検出器４０２からＲ／Ｗ制御器４０１、マルチ
プレクサ４０４及びスイッチ４０５へ伝えられる。この
際、誤り訂正回路４０３の結果が有効になる。なお、マ
ルチプレクサ４０４は、誤り訂正前又は後のビットスト
リームＳＴＲＭを８ビットワードに変換する機能をも有
するものである。
器２０２のデコーダ・コンフィギュレーションに係る一
部分の詳細構成例を示している。図１１によれば、第２
のデータ転送制御器２０２は、レートバッファ１０５へ
アドレスを供給するためのＲ／Ｗ（リード／ライト）制
御器４０１と、新たな入力ビットストリームＳＴＲＭと
レートバッファ１０５に一時記憶された符号化データと
の間の同期パターンの照合によりフレーム同期の確立の
有無を検出し、かつフレーム同期が確立した後には入力
ビットストリームＳＴＲＭのみに基づいてフレーム同期
はずれを検出するためのフレーム同期検出器４０２と、
入力ビットストリームＳＴＲＭのＢＣＨ誤り訂正を実行
するための誤り訂正回路４０３と、フレーム同期がとれ
ていない間は誤り訂正回路４０３による誤り訂正前の入
力ビットストリームＳＴＲＭを、フレーム同期がとれて
いる間は誤り訂正回路４０３による誤り訂正の結果をそ
れぞれレートバッファ１０５へ供給するためのマルチプ
レクサ（ＭＵＸ＆ＳＰ）４０４と、フレーム同期がとれ
ていない間はレートバッファ１０５から読み出した符号
化データをフレーム同期検出器４０２へ供給し、フレー
ム同期がとれている間はレートバッファ１０５から読み
出した符号化データを処理ユニット１０１へ供給するた
めのスイッチ４０５とを備えている。フレーム同期がと
れていることは、同期確立信号ＳＹＬＯＣＫによりフレ
ーム同期検出器４０２からＲ／Ｗ制御器４０１、マルチ
プレクサ４０４及びスイッチ４０５へ伝えられる。この
際、誤り訂正回路４０３の結果が有効になる。なお、マ
ルチプレクサ４０４は、誤り訂正前又は後のビットスト
リームＳＴＲＭを８ビットワードに変換する機能をも有
するものである。
【００４７】図１１の構成によれば、フレーム同期の検
出のためのビットストリームＳＴＲＭの一時格納と、復
号処理の対象である誤り訂正結果の一時格納とにレート
バッファ１０５を共用することができる。
出のためのビットストリームＳＴＲＭの一時格納と、復
号処理の対象である誤り訂正結果の一時格納とにレート
バッファ１０５を共用することができる。
【００４８】なお、図１中のデータ転送制御ユニット１
０６及び処理制御ユニット１０７は、リコンフィギュレ
ーション可能な１個のＦＰＧＡ（field programmable g
atearray）で構成することもできる。このＦＰＧＡの内
部コンフィギュレーションは、例えばＥＰＲＯＭ（elec
trically programmable read-only memory）に格納され
た回路情報に応じて変更される。
０６及び処理制御ユニット１０７は、リコンフィギュレ
ーション可能な１個のＦＰＧＡ（field programmable g
atearray）で構成することもできる。このＦＰＧＡの内
部コンフィギュレーションは、例えばＥＰＲＯＭ（elec
trically programmable read-only memory）に格納され
た回路情報に応じて変更される。
【００４９】また、図１の例では画像処理装置１０の外
部に設けられたスイッチ回路１１がエンコーダ／デコー
ダ切り替え信号Ｅ／Ｄをモード制御ユニット１０８に与
えていたが、画像処理装置１０の内蔵レジスタが同切替
信号Ｅ／Ｄをモード制御ユニット１０８に与えるように
してもよい。このレジスタが保持する信号は、例えばシ
ステムコントローラにより設定される。
部に設けられたスイッチ回路１１がエンコーダ／デコー
ダ切り替え信号Ｅ／Ｄをモード制御ユニット１０８に与
えていたが、画像処理装置１０の内蔵レジスタが同切替
信号Ｅ／Ｄをモード制御ユニット１０８に与えるように
してもよい。このレジスタが保持する信号は、例えばシ
ステムコントローラにより設定される。
【００５０】
【発明の効果】以上説明してきたとおり、請求項１〜３
の発明に係る画像処理装置によれば、例えば、画像処理
システム全体の制御を司るシステムコントローラから受
信した伝送クロック信号に同期して符号化データを送信
するスレーブエンコーダの機能と、システムコントロー
ラが存在しない場合に符号化データとともに伝送クロッ
ク信号をデコーダへ送信するマスターエンコーダの機能
と、エンコーダから送信されてきた符号化データと伝送
クロック信号とを受信するスレーブデコーダの機能と、
エンコーダに符号化データを同期出力させるように伝送
クロック信号を送信するマスターデコーダの機能とを実
現できる。つまり、マスターエンコーダと、スレーブエ
ンコーダと、マスターデコーダと、スレーブデコーダと
のいずれにもなれ、さまざまなアプリケーションに柔軟
に対応することができ、付加価値が大幅に上がると同時
に、画像処理システムの大幅なコストダウンを実現でき
る。
の発明に係る画像処理装置によれば、例えば、画像処理
システム全体の制御を司るシステムコントローラから受
信した伝送クロック信号に同期して符号化データを送信
するスレーブエンコーダの機能と、システムコントロー
ラが存在しない場合に符号化データとともに伝送クロッ
ク信号をデコーダへ送信するマスターエンコーダの機能
と、エンコーダから送信されてきた符号化データと伝送
クロック信号とを受信するスレーブデコーダの機能と、
エンコーダに符号化データを同期出力させるように伝送
クロック信号を送信するマスターデコーダの機能とを実
現できる。つまり、マスターエンコーダと、スレーブエ
ンコーダと、マスターデコーダと、スレーブデコーダと
のいずれにもなれ、さまざまなアプリケーションに柔軟
に対応することができ、付加価値が大幅に上がると同時
に、画像処理システムの大幅なコストダウンを実現でき
る。
【００５１】請求項４の発明に係る画像処理装置によれ
ば、自己の符号化処理が開始し又は終了したことを外部
機器に伝えるようにタイミング信号を送信する機能を有
するエンコーダと、外部機器から受信したタイミング信
号に応答して自己の符号化処理を開始し又は終了する機
能を有するエンコーダと、外部機器に符号化処理を開始
させ又は終了させるようにタイミング信号を送信する機
能を有するデコーダと、外部機器から受信したタイミン
グ信号に応答して自己の復号処理を開始し又は終了する
機能を有するデコーダとを実現できる。
ば、自己の符号化処理が開始し又は終了したことを外部
機器に伝えるようにタイミング信号を送信する機能を有
するエンコーダと、外部機器から受信したタイミング信
号に応答して自己の符号化処理を開始し又は終了する機
能を有するエンコーダと、外部機器に符号化処理を開始
させ又は終了させるようにタイミング信号を送信する機
能を有するデコーダと、外部機器から受信したタイミン
グ信号に応答して自己の復号処理を開始し又は終了する
機能を有するデコーダとを実現できる。
【００５２】請求項５〜７の発明に係る画像処理装置に
よれば、符号化処理と復号処理とに資源を共用しつつ、
書き込みレートとは異なるレートでデータの読み出しが
行われる第１のメモリと、該第１のメモリの前段及び後
段のいずれにも接続可能な遅 延ラインメモリとして機能
する第２のメモリとを有するライン数変換器を備えた構
成を採用したので、符号化処理の前処理としてのライン
数変換と、復号処理の後処理としてのライン数変換とを
同一のハードウェア資源で実現できる。
よれば、符号化処理と復号処理とに資源を共用しつつ、
書き込みレートとは異なるレートでデータの読み出しが
行われる第１のメモリと、該第１のメモリの前段及び後
段のいずれにも接続可能な遅 延ラインメモリとして機能
する第２のメモリとを有するライン数変換器を備えた構
成を採用したので、符号化処理の前処理としてのライン
数変換と、復号処理の後処理としてのライン数変換とを
同一のハードウェア資源で実現できる。
【００５３】請求項８の発明に係る画像処理装置によれ
ば、符号化処理と復号処理とに資源を共用しつつ、フレ
ーム同期の検出のための符号化データの一時格納と、復
号処理の対象である誤り訂正結果の一時格納とに同一の
バッファメモリを共用することとしたので、復号処理の
前段階におけるハードウェア資源を削減できる。
ば、符号化処理と復号処理とに資源を共用しつつ、フレ
ーム同期の検出のための符号化データの一時格納と、復
号処理の対象である誤り訂正結果の一時格納とに同一の
バッファメモリを共用することとしたので、復号処理の
前段階におけるハードウェア資源を削減できる。
【００５４】請求項９の発明に係る画像処理装置によれ
ば、例えば、画像処理システム全体の制御を司るシステ
ムコントローラから受信した伝送クロック信号に同期し
て符号化データを送信するスレーブエンコーダの機能
と、システムコントローラが存在しない場合に符号化デ
ータとともに伝送クロック信号をデコーダへ送信するマ
スターエンコーダの機能とを実現できる。
ば、例えば、画像処理システム全体の制御を司るシステ
ムコントローラから受信した伝送クロック信号に同期し
て符号化データを送信するスレーブエンコーダの機能
と、システムコントローラが存在しない場合に符号化デ
ータとともに伝送クロック信号をデコーダへ送信するマ
スターエンコーダの機能とを実現できる。
【００５５】請求項１０の発明に係る画像処理装置によ
れば、例えば、エンコーダから送信されてきた符号化デ
ータと伝送クロック信号とを受信するスレーブデコーダ
の機能と、エンコーダに符号化データを同期出力させる
ように伝送クロック信号を送信するマスターデコーダの
機能とを実現できる。
れば、例えば、エンコーダから送信されてきた符号化デ
ータと伝送クロック信号とを受信するスレーブデコーダ
の機能と、エンコーダに符号化データを同期出力させる
ように伝送クロック信号を送信するマスターデコーダの
機能とを実現できる。
【００５６】請求項１１の発明に係る画像処理装置によ
れば、自己の符号化処理が開始し又は終了したことを外
部機器に伝えるようにタイミング信号を送信する機能を
有するエンコーダと、外部機器から受信したタイミング
信号に応答して自己の符号化処理を開始し又は終了する
機能を有するエンコーダとを実現できる。
れば、自己の符号化処理が開始し又は終了したことを外
部機器に伝えるようにタイミング信号を送信する機能を
有するエンコーダと、外部機器から受信したタイミング
信号に応答して自己の符号化処理を開始し又は終了する
機能を有するエンコーダとを実現できる。
【００５７】請求項１２の発明に係る画像処理装置によ
れば、外部機器に符号化処理を開始させ又は終了させる
ようにタイミング信号を送信する機能を有するデコーダ
と、外部機器から受信したタイミング信号に応答して自
己の復号処理を開始し又は終了する機能を有するデコー
ダとを実現できる。
れば、外部機器に符号化処理を開始させ又は終了させる
ようにタイミング信号を送信する機能を有するデコーダ
と、外部機器から受信したタイミング信号に応答して自
己の復号処理を開始し又は終了する機能を有するデコー
ダとを実現できる。
【図１】本発明に係る画像処理装置の構成例を示すブロ
ック図である。
ック図である。
【図２】図１の構成を利用した画像処理システムのブロ
ック図である。
ック図である。
【図３】図１の構成を利用した他の画像処理システムの
ブロック図である。
ブロック図である。
【図４】図１の構成を利用した音声・画像処理システム
のブロック図である。
のブロック図である。
【図５】図１中の第１のデータ転送制御器の一部分の詳
細構成例を示すブロック図である。
細構成例を示すブロック図である。
【図６】図５中のライン数変換器の内部接続を示す説明
図であって、（ａ）はエンコーダのためのコンフィギュ
レーションを、（ｂ）はデコーダのためのコンフィギュ
レーションをそれぞれ示している。
図であって、（ａ）はエンコーダのためのコンフィギュ
レーションを、（ｂ）はデコーダのためのコンフィギュ
レーションをそれぞれ示している。
【図７】図６（ａ）のエンコーダ・コンフィギュレーシ
ョンにおける第１のメモリの動作を示すタイミングチャ
ート図である。
ョンにおける第１のメモリの動作を示すタイミングチャ
ート図である。
【図８】図６（ｂ）のデコーダ・コンフィギュレーショ
ンにおける第１のメモリの動作を示すタイミングチャー
ト図である。
ンにおける第１のメモリの動作を示すタイミングチャー
ト図である。
【図９】図６（ａ）及び図６（ｂ）中の第２のメモリの
動作を示すタイミングチャート図であって、ＣＩＦ画像
を取り扱う場合を示している。
動作を示すタイミングチャート図であって、ＣＩＦ画像
を取り扱う場合を示している。
【図１０】図６（ａ）及び図６（ｂ）中の第２のメモリ
の動作を示すタイミングチャート図であって、ＱＣＩＦ
画像を取り扱う場合を示している。
の動作を示すタイミングチャート図であって、ＱＣＩＦ
画像を取り扱う場合を示している。
【図１１】図１中の第２のデータ転送制御器の一部分の
詳細構成例を示すブロック図である。
詳細構成例を示すブロック図である。
１０，１０ａ，１０ｂ 画像処理装置 １１，１１ａ，１１ｂ スイッチ回路 １２ 音声エンコーダ １４ システムコントローラ １６ 音声・画像デコーダ １００ プログラムメモリ １０１ エンコード／デコードユニット（処理ユニッ
ト） １０２ ＡＤＣ／ＤＡＣユニット（変換ユニット） １０３ フィールドバッファ（第１のバッファメモリ） １０４ データメモリ １０５ レートバッファ（第２のバッファメモリ） １０６ データ転送制御ユニット １０７ 処理制御ユニット １０８ モード制御ユニット ２０１ 第１のデータ転送制御器 ２０２ 第２のデータ転送制御器 ２１１ クロック送受信器 ２１２ クロックレート検出器 ２１３ エンコードレート制御器 ２１４ タイミング制御器 ３００ ライン数変換器 ３０２ 第１のＳＲＡＭ（第１のメモリ） ３０５ 第２のＳＲＡＭ（第２のメモリ） ４０１ Ｒ／Ｗ制御器 ４０２ フレーム同期検出器 ４０３ 誤り訂正回路 ４０４ マルチプレクサ ４０５ スイッチ Ｅ／Ｄ 切り替え信号 ＩＣＬＫ 内部クロック信号 Ｍ／Ｓ 設定信号 ＰＩＣＴ アナログ映像信号 ＳＴＡＲＴ／ＳＴＯＰ タイミング信号 ＳＴＲＭ ビットストリーム（符号化データ） ＳＹＬＯＣＫ 同期確立信号 ＴＣＬＫ 伝送クロック信号
ト） １０２ ＡＤＣ／ＤＡＣユニット（変換ユニット） １０３ フィールドバッファ（第１のバッファメモリ） １０４ データメモリ １０５ レートバッファ（第２のバッファメモリ） １０６ データ転送制御ユニット １０７ 処理制御ユニット １０８ モード制御ユニット ２０１ 第１のデータ転送制御器 ２０２ 第２のデータ転送制御器 ２１１ クロック送受信器 ２１２ クロックレート検出器 ２１３ エンコードレート制御器 ２１４ タイミング制御器 ３００ ライン数変換器 ３０２ 第１のＳＲＡＭ（第１のメモリ） ３０５ 第２のＳＲＡＭ（第２のメモリ） ４０１ Ｒ／Ｗ制御器 ４０２ フレーム同期検出器 ４０３ 誤り訂正回路 ４０４ マルチプレクサ ４０５ スイッチ Ｅ／Ｄ 切り替え信号 ＩＣＬＫ 内部クロック信号 Ｍ／Ｓ 設定信号 ＰＩＣＴ アナログ映像信号 ＳＴＡＲＴ／ＳＴＯＰ タイミング信号 ＳＴＲＭ ビットストリーム（符号化データ） ＳＹＬＯＣＫ 同期確立信号 ＴＣＬＫ 伝送クロック信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 仁 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 松本 美佐子 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平５−308622（ＪＰ，Ａ) 特開 平８−275152（ＪＰ，Ａ) 特開 平６−178149（ＪＰ，Ａ) 特開 平８−214313（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 - 1/419
Claims (12)
- 【請求項１】 画像符号化処理のためのエンコーダと、
画像復号処理のためのデコーダとのいずれにもなる画像
処理装置であって、 与えられたアナログ映像信号をディジタルの画像データ
に変換する機能と、ディジタルの画像データをアナログ
映像信号に変換する機能とを有する変換ユニットと、 前記変換ユニットによりアナログ映像信号から変換され
てできた画像データ、又は前記変換ユニットによりアナ
ログ映像信号に変換されるべき画像データを一時的に記
憶するための第１のバッファメモリと、 符号化処理の対象となる画像データ、又は復号処理され
てできた画像データを記憶するためのデータメモリと、 前記データメモリから画像データを読み出しかつ該読み
出した画像データを符号化処理する機能と、与えられた
符号化データを復号処理しかつ該復号処理によってでき
た画像データを前記データメモリに書き込む機能とを有
する処理ユニットと、 前記処理ユニットにより符号化処理されてできた符号化
データ、又は外部から供給された符号化データを一時的
に記憶するための第２のバッファメモリと、 前記変換ユニットと前記第１のバッファメモリとの間の
画像データの転送と、前記第１のバッファメモリと前記
データメモリとの間の画像データの転送と、前記処理ユ
ニットと前記第２のバッファメモリとの間の符号化デー
タの転送と、前記第２のバッファメモリの符号化データ
の入出力とを制御するためのデータ転送制御ユニット
と、 与えられた切り替え信号に応じて、前記画像データ及び
前記符号化データの流れる方向を切り替えるように前記
データ転送制御ユニットの機能を変更し、かつ前記変換
ユニット及び前記処理ユニットの各々の機能を指定する
ためのモード制御ユニットと、 前記画像処理装置がエンコーダになる場合には前記第２
のバッファメモリから出力される符号化データを外部機
器に同期入力させるように、前記画像処理装置がデコー
ダになる場合には前記第２のバッファメモリへ入力すべ
き符号化データを外部機器に同期出力させるようにそれ
ぞれ伝送クロック信号を送信するマスター機能と、外部
機器から供給された伝送クロック信号を受信しかつ該受
信した伝送クロック信号に同期して前記第２のバッファ
メモリの符号化データの入出力が行われるように該受信
した伝送クロック信号を前記データ転送制御ユニットへ
供給するスレーブ機能とを有するクロック送受信器とを
備え、 前記モード制御ユニットは、与えられた設定信号に応じ
て前記クロック送受信器のマスター機能とスレーブ機能
とを切り替える機能を更に備えたことを特徴とする画像
処理装置。 - 【請求項２】 請求項１記載の画像処理装置において、 前記クロック送受信器により受信した伝送クロック信号
の周波数を検出するためのクロックレート検出器と、 前記クロックレート検出器により検出された周波数に応
じて、前記処理ユニットで符号化処理されてできる符号
化データの量を制御するためのエンコードレート制御器
とを更に備えたことを特徴とする画像処理装置。 - 【請求項３】 請求項２記載の画像処理装置において、 前記クロックレート検出器は、前記画像処理装置の内部
クロック信号を用いて前記伝送クロック信号の周波数を
検出することを特徴とする画像処理装置。 - 【請求項４】 画像符号化処理のためのエンコーダと、
画像復号処理のためのデコーダとのいずれにもなる画像
処理装置であって、 与えられたアナログ映像信号をディジタルの画像データ
に変換する機能と、ディジタルの画像データをアナログ
映像信号に変換する機能とを有する変換ユニットと、 前記変換ユニットによりアナログ映像信号から変換され
てできた画像データ、又は前記変換ユニットによりアナ
ログ映像信号に変換されるべき画像データを一時的に記
憶するための第１のバッファメモリと、 符号化処理の対象となる画像データ、又は復号処理され
てできた画像データを記憶するためのデータメモリと、 前記データメモリから画像データを読み出しかつ該読み
出した画像データを符号化処理する機能と、与えられた
符号化データを復号処理しかつ該復号処理によってでき
た画像データを前記データメモリに書き込む機能とを有
する処理ユニットと、 前記処理ユニットにより符号化処理されてできた符号化
データ、又は外部から供給された符号化データを一時的
に記憶するための第２のバッファメモリと、 前記変換ユニットと前記第１のバッファメモリとの間の
画像データの転送と、前記第１のバッファメモリと前記
データメモリとの間の画像データの転送と、前記処理ユ
ニットと前記第２のバッファメモリとの間の符号化デー
タの転送と、前記第２のバッファメモリの符号化データ
の入出力とを制御するためのデータ転送制御ユニット
と、 与えられた切り替え信号に応じて、前記画像データ及び
前記符号化データの流れる方向を切り替えるように前記
データ転送制御ユニットの機能を変更し、かつ前記変換
ユニット及び前記処理ユニットの各々の機能を指定する
ためのモード制御ユニットと、 前記画像処理装置がエンコーダになる場合には前記処理
ユニットの符号化処理が開始し又は終了したことを外部
機器に伝えるように、前記画像処理装置がデコーダにな
る場合には外部機器に符号化処理を開始させ又は終了さ
せるようにそれぞれタイミング信号を送信する送信機能
と、外部機器から供給されたタイミング信号を受信しか
つ前記処理ユニットに符号化処理又は復号処理を開始さ
せ又は終了させるように前記受信したタイミング信号を
前記処理ユニットへ供給する受信機能とを有するタイミ
ング制御器とを備え、 前記モード制御ユニットは、与えられた設定信号に応じ
て前記タイミング制御器の送信機能と受信機能とを切り
替える機能を更に備えたことを特徴とする画像処理装
置。 - 【請求項５】 画像符号化処理のためのエンコーダと、
画像復号処理のためのデコーダとのいずれにもなる画像
処理装置であって、 与えられたアナログ映像信号をディジタルの画像データ
に変換する機能と、ディジタルの画像データをアナログ
映像信号に変換する機能とを有する変換ユニッ トと、 前記変換ユニットによりアナログ映像信号から変換され
てできた画像データ、又は前記変換ユニットによりアナ
ログ映像信号に変換されるべき画像データを一時的に記
憶するための第１のバッファメモリと、 符号化処理の対象となる画像データ、又は復号処理され
てできた画像データを記憶するためのデータメモリと、 前記データメモリから画像データを読み出しかつ該読み
出した画像データを符号化処理する機能と、与えられた
符号化データを復号処理しかつ該復号処理によってでき
た画像データを前記データメモリに書き込む機能とを有
する処理ユニットと、 前記処理ユニットにより符号化処理されてできた符号化
データ、又は外部から供給された符号化データを一時的
に記憶するための第２のバッファメモリと、 前記変換ユニットと前記第１のバッファメモリとの間の
画像データの転送と、前記第１のバッファメモリと前記
データメモリとの間の画像データの転送と、前記処理ユ
ニットと前記第２のバッファメモリとの間の符号化デー
タの転送と、前記第２のバッファメモリの符号化データ
の入出力とを制御するためのデータ転送制御ユニット
と、 与えられた切り替え信号に応じて、前記画像データ及び
前記符号化データの流れる方向を切り替えるように前記
データ転送制御ユニットの機能を変更し、かつ前記変換
ユニット及び前記処理ユニットの各々の機能を指定する
ためのモード制御ユニットとを備え、 前記データ転送制御ユニットは、前記画像処理装置がエ
ンコーダになる場合には前記変換ユニットから供給され
た画像データに前処理としてのライン数変換を施したう
えで該前処理済みの画像データを前記第１のバッファメ
モリへ供給する機能と、前記画像処理装置がデコーダに
なる場合には前記第１のバッファメモリから供給された
画像データに後処理としてのライン数変換を施したうえ
で該後処理済みの画像データを前記変換ユニットへ供給
する機能とを有するライン数変換器を備え、 前記ライン数変換器は、 書き込みレートとは異なるレートでデータの読み出しが
行われる第１のメモリと、 前記第１のメモリの前段及び後段のいずれにも接続可能
な遅延ラインメモリとして機能する第２のメモリとを有
することを特徴とする画像処理装置。 - 【請求項６】 請求項５記載の画像処理装置において、 前記第１のメモリは、前記画像処理装置がエンコーダに
なる場合には書き込みレートの２倍のレートでデータの
読み出しが行われ、かつ前記画像処理装置がデコーダに
なる場合には書き込みレートの半分のレートでデータの
読み出しが行われるように制御されることを特徴とする
画像処理装置。 - 【請求項７】 請求項５記載の画像処理装置において、 前記第２のメモリは、該第２のメモリが１及び２ライン
の遅延メモリを構成できるように、該第２のメモリのあ
るアドレスのデータを読み取り、次に他のデータを前記
アドレスに書き込み、次に１ライン離れたアドレスのデ
ータを読み取り、最後に先程読み取ったデータを前記１
ライン離れたアドレスに書き込むように制御されること
を特徴とする画像処理装置。 - 【請求項８】 画像符号化処理のためのエンコーダと、
画像復号処理のためのデコーダとのいずれにもなる画像
処理装置であって、 与えられたアナログ映像信号をディジタルの画像データ
に変換する機能と、ディジタルの画像データをアナログ
映像信号に変換する機能とを有する変換ユニットと、 前記変換ユニットによりアナログ映像信号から変換され
てできた画像データ、又は前記変換ユニットによりアナ
ログ映像信号に変換されるべき画像データを一時的に記
憶するための第１のバッファメモリと、 符号化処理の対象となる画像データ、又は復号処理され
てできた画像データを記憶するためのデータメモリと、 前記データメモリから画像データを読み出しかつ該読み
出した画像データを符号化処理する機能と、与えられた
符号化データを復号処理しかつ該復号処理によってでき
た画像データを前記データメモリに書き込む機能とを有
する処理ユニットと、 前記処理ユニットにより符号化処理されてできた符号化
データ、又は外部から供給された符号化データを一時的
に記憶するための第２のバッファメモリと、 前記変換ユニットと前記第１のバッファメモリとの間の
画像データの転送と、前記第１のバッファメモリと前記
データメモリとの間の画像データの転送と、前記処理ユ
ニットと前記第２のバッファメモリとの間の符号化デー
タの転送と、前記第２のバッファメモリの符号化データ
の入出力とを制御するためのデータ転送制御ユニット
と、 与えられた切り替え信号に応じて、前記画像データ及び
前記符号化データの流れる方向を切り替えるように前記
データ転送制御ユニットの機能を変更し、かつ前記変換
ユニット及び前記処理ユニットの各々の機能を指定する
ためのモード制御ユニットとを備え、 前記データ転送制御ユニットは、 外部から新たに供給された符号化データと前記第２のバ
ッファメモリに一時記憶された符号化データとの間の同
期パターンの照合によりフレーム同期の確立の有無を検
出し、かつフレーム同期が確立した後には外部から供給
された符号化データに基づいてフレーム同期はずれを検
出するためのフレーム同期検出器と、 外部から供給された符号化データの誤りを訂正するため
の誤り訂正回路と、 フレーム同期がとれていない間は前記誤り訂正回路によ
る誤り訂正前の符号化データを、フレーム同期がとれて
いる間は前記誤り訂正回路による誤り訂正の結果をそれ
ぞれ前記第２のバッファメモリへ供給するためのマルチ
プレクサと、 フレーム同期がとれていない間は前記第２のバッファメ
モリから読み出した符号化データを前記フレーム同期検
出器へ供給し、フレーム同期がとれている間は前記第２
のバッファメモリから読み出した符号化データを前記処
理ユニットへ供給するためのスイッチとを備えたことを
特徴とする画像処理装置。 - 【請求項９】 画像データを符号化処理するための処理
ユニットと、 前記処理ユニットにより符号化処理されてできた符号化
データを一時的に記憶するためのバッファメモリと、 前記処理ユニットから前記バッファメモリへの符号化デ
ータの転送と、前記バッファメモリからの符号化データ
の出力とを制御するためのデータ転送制御ユニットと、 前記バッファメモリから出力される符号化データを外部
機器に同期入力させるように伝送クロック信号を送信す
るマスター機能と、外部機器から供給された伝送クロッ
ク信号を受信しかつ該受信した伝送クロック信号に同期
して前記バッファメモリから符号化データが出力される
ように該受信した伝送クロック信号を前記データ転送制
御ユニットへ供給するスレーブ機能とを有するクロック
送受信器と、 与えられた設定信号に応じて前記クロック送受信器のマ
スター機能とスレーブ機能とを切り替えるためのモード
制御ユニットとを備えたことを特徴とする画像処理装
置。 - 【請求項１０】 外部から供給された符号化データを一
時的に記憶するためのバッファメモリと、 前記バッファメモリから与えられた符号化データを復号
処理するための処理ユニットと、 前記バッファメモリへの符号化データの入力と、前記バ
ッファメモリから前記処理ユニットへの符号化データの
転送とを制御するためのデータ転送制御ユニットと、 前記バッファメモリへ入力すべき符号化データを外部機
器に同期出力させるように伝送クロック信号を送信する
マスター機能と、外部機器から供給された伝送クロック
信号を受信しかつ該受信した伝送クロック信号に同期し
て前記バッファメモリへ符号化データが入力されるよう
に該受信した伝送クロック信号を前記データ転送制御ユ
ニットへ供給するスレーブ機能とを有するクロック送受
信器と、 与えられた設定信号に応じて前記クロック送受信器のマ
スター機能とスレーブ機能とを切り替えるためのモード
制御ユニットとを備えたことを特徴とする画像処理装
置。 - 【請求項１１】 画像データを符号化処理するための処
理ユニットと、 前記処理ユニットの符号化処理が開始し又は終了したこ
とを外部機器へ伝えるようにタイミング信号を送信する
送信機能と、外部機器から供給されたタイミング信号を
受信しかつ前記処理ユニットに符号化処理を開始させ又
は終了させるように前記受信したタイミング信号を前記
処理ユニットへ供給する受信機能とを有するタイミング
制御器と、 与えられた設定信号に応じて前記タイミング制御器の送
信機能と受信機能とを切り替えるためのモード制御ユニ
ットとを備えたことを特徴とする画像処理装置。 - 【請求項１２】 符号化データを復号処理するための処
理ユニットと、 外部機器に符号化処理を開始させ又は終了させるように
タイミング信号を送信する機能と、外部機器から供給さ
れたタイミング信号を受信しかつ前記処理ユニットに復
号処理を開始させ又は終了させるように前記受信したタ
イミング信号を前記処理ユニットへ供給する機能とを有
するタイミング制御器と、 与えられた設定信号に応じて前記タイミング制御器の送
信機能と受信機能とを切り替えるためのモード制御ユニ
ットとを備えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13506898A JP2918877B2 (ja) | 1997-06-06 | 1998-05-18 | 画像処理装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-148907 | 1997-06-06 | ||
| JP14890797 | 1997-06-06 | ||
| JP18980597 | 1997-07-15 | ||
| JP9-189805 | 1997-07-15 | ||
| JP13506898A JP2918877B2 (ja) | 1997-06-06 | 1998-05-18 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188882A JPH1188882A (ja) | 1999-03-30 |
| JP2918877B2 true JP2918877B2 (ja) | 1999-07-12 |
Family
ID=27317013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13506898A Expired - Fee Related JP2918877B2 (ja) | 1997-06-06 | 1998-05-18 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918877B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000150B (zh) * | 2012-11-28 | 2015-01-21 | 厦门赛特勒电子有限公司 | 一种液晶显示模块及显示数据的传输方法 |
| CN114679525A (zh) * | 2022-03-24 | 2022-06-28 | 中电海康集团有限公司 | 一种用于自动驾驶系统的图像处理装置及图像采集系统 |
-
1998
- 1998-05-18 JP JP13506898A patent/JP2918877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1188882A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382015B1 (ko) | 동화상 송신 장치 및 동화상 통신 장치 | |
| KR100519133B1 (ko) | 화상처리장치 | |
| KR100678169B1 (ko) | 서로 이격된 두 단말기 사이의 데이터 전송 시스템 및 방법 | |
| JP2006254456A (ja) | 圧縮データ送信システムにおける誤り耐性を制御する方法、システム及び媒体または波形 | |
| EP1521465B1 (en) | Method and apparatus of transferring the desktop of pc to video communication terminal | |
| JP2918877B2 (ja) | 画像処理装置 | |
| JPS62200994A (ja) | 動画通信システム | |
| JP2573177B2 (ja) | 電子会議システムにおける図形表示装置 | |
| JP2003189299A (ja) | 画像受信システム | |
| KR20020070721A (ko) | 동영상 전송장치 | |
| JP3330813B2 (ja) | 画像圧縮装置および画像伸張装置 | |
| JP3178871B2 (ja) | 画像通信装置 | |
| JPH06339139A (ja) | データ伝送装置 | |
| JP2817818B2 (ja) | 画像伝送装置 | |
| JPH0263288A (ja) | 多地点テレビ会議の画像表示方式 | |
| JP3359143B2 (ja) | 画像処理装置及び方法 | |
| JP2994529B2 (ja) | 静止画像伝送装置 | |
| KR100265880B1 (ko) | 영상전화 및 영상회의 시스템의 영상 부호화기 | |
| JPH09271020A (ja) | 画像監視装置 | |
| JPH08223582A (ja) | 圧縮画像データ選択システムおよび画像処理システム | |
| JPH04372293A (ja) | テレビ電話機 | |
| JPH01254085A (ja) | 画像通信方式 | |
| JPH0795567A (ja) | 画像符号化・復号化装置 | |
| JPH0865646A (ja) | 動画像音声伝送装置 | |
| JPH11340944A (ja) | データ送受信システム及びデータ送受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |