JP2829246B2 - 画像伸張装置 - Google Patents
画像伸張装置Info
- Publication number
- JP2829246B2 JP2829246B2 JP23309494A JP23309494A JP2829246B2 JP 2829246 B2 JP2829246 B2 JP 2829246B2 JP 23309494 A JP23309494 A JP 23309494A JP 23309494 A JP23309494 A JP 23309494A JP 2829246 B2 JP2829246 B2 JP 2829246B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- signal
- decoder
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、圧縮された映像信号の
データの伸張を行う画像伸張装置に関し、特に可変長符
号のデータの復号伸張を行う画像伸張装置に関する。
データの伸張を行う画像伸張装置に関し、特に可変長符
号のデータの復号伸張を行う画像伸張装置に関する。
【０００２】
【従来の技術】｛従来のハフマンデコーダの例｝ 一般に、可変長符号は、符号化されたデータ長が可変長
であり、必ずデータをシーケンシャルにしか復号できな
い手法である。つまり、復号するのに並列処理が困難な
ため、可変長符号のデコーダは高速化の実現が大きな問
題となっている。可変長符号の手法で代表的なものとし
てハフマン符号が挙げられる。ハフマン符号はデータの
出現頻度に応じて可変長符号を割り当てるものである。
特に画像データに対して用いられる場合には、同じデー
タが連続する可能性が高いため、その連続長（ランレン
グス）を符号化対象として、複数のデータを一度に符号
化することが多い。
であり、必ずデータをシーケンシャルにしか復号できな
い手法である。つまり、復号するのに並列処理が困難な
ため、可変長符号のデコーダは高速化の実現が大きな問
題となっている。可変長符号の手法で代表的なものとし
てハフマン符号が挙げられる。ハフマン符号はデータの
出現頻度に応じて可変長符号を割り当てるものである。
特に画像データに対して用いられる場合には、同じデー
タが連続する可能性が高いため、その連続長（ランレン
グス）を符号化対象として、複数のデータを一度に符号
化することが多い。
【０００３】従来のランレングスを用いた高速化ハフマ
ンデコーダの構成例を図７に示す。図７中の１は可変長
データにおいて次に処理すべきデータを出力する入力デ
ータ制御ブロック、２はハフマン符号を復号するのに必
要なデータが書き込まれている復号データテーブル（ル
ックアップテーブル）、３は復号データテーブル２の内
容に基づいて復号データの量を算出し復号用のタイミン
グ信号を発生する復号データ量算出ブロック、４は同じ
データが連続する際の連続長（ランレングス）を検出す
るランレングスカウンタ、５および６は遅延回路（ディ
レイ）である。
ンデコーダの構成例を図７に示す。図７中の１は可変長
データにおいて次に処理すべきデータを出力する入力デ
ータ制御ブロック、２はハフマン符号を復号するのに必
要なデータが書き込まれている復号データテーブル（ル
ックアップテーブル）、３は復号データテーブル２の内
容に基づいて復号データの量を算出し復号用のタイミン
グ信号を発生する復号データ量算出ブロック、４は同じ
データが連続する際の連続長（ランレングス）を検出す
るランレングスカウンタ、５および６は遅延回路（ディ
レイ）である。
【０００４】ここで、復号データテーブル２は、ハフマ
ンデータのデコードを高速化するために、連想メモリを
用いた構成または通常のメモリー構成で次のようなデー
タ構成になっている。すなわち、可変長のデータに冗長
のデータを持たせ、夫々に対応するアドレスには同じデ
ータが書き込んである。例えば、最長８ビットのハフマ
ンコードであれば、２ビットのハフマンコードに対して
残りの６ビットの取り得るアドレス全てに同じ復号デー
タが書き込んである。
ンデータのデコードを高速化するために、連想メモリを
用いた構成または通常のメモリー構成で次のようなデー
タ構成になっている。すなわち、可変長のデータに冗長
のデータを持たせ、夫々に対応するアドレスには同じデ
ータが書き込んである。例えば、最長８ビットのハフマ
ンコードであれば、２ビットのハフマンコードに対して
残りの６ビットの取り得るアドレス全てに同じ復号デー
タが書き込んである。
【０００５】これらのテーブル構成により、一度のテー
ブルルックアップで復号を可能にしている。
ブルルックアップで復号を可能にしている。
【０００６】｛従来のＡＤＣＴの例｝ 一般に、非可逆符号は、人間の感覚を利用して効率良く
データを量子化することで、高い圧縮率を得る圧縮手法
である。この圧縮方法で良く使われる手法に直交変換が
ある。直交変換は信号の電力が集中するように空間軸を
変換するものであるが、画像データに対しては、変換効
率およびハード量の面で、空間−周波数空間変換の１手
法である、２次元離散コサイン変換（以下２Ｄ−ＤＣ
Ｔ）が用いられることが多い。
データを量子化することで、高い圧縮率を得る圧縮手法
である。この圧縮方法で良く使われる手法に直交変換が
ある。直交変換は信号の電力が集中するように空間軸を
変換するものであるが、画像データに対しては、変換効
率およびハード量の面で、空間−周波数空間変換の１手
法である、２次元離散コサイン変換（以下２Ｄ−ＤＣ
Ｔ）が用いられることが多い。
【０００７】２Ｄ−ＤＣＴを用いた画像の代表的な圧縮
方法としては適応型離散コサイン変換（ＡＤＣＴ）があ
る。これは、ＪＰＥＧやＭＰＥＧと呼ばれる画像の圧縮
に関する世界標準に採用されている圧縮手法である。し
かしながら、本方式は圧縮率を上げて行くと、直交変換
特有のブロック状の歪み（以下、ブロック歪と称す）が
発生する。このブロック歪みは空や壁等の比較的ゆっく
りとした変化の画像部分に目立ちやすく、視覚的に大き
な画質劣化が感じられるものである。
方法としては適応型離散コサイン変換（ＡＤＣＴ）があ
る。これは、ＪＰＥＧやＭＰＥＧと呼ばれる画像の圧縮
に関する世界標準に採用されている圧縮手法である。し
かしながら、本方式は圧縮率を上げて行くと、直交変換
特有のブロック状の歪み（以下、ブロック歪と称す）が
発生する。このブロック歪みは空や壁等の比較的ゆっく
りとした変化の画像部分に目立ちやすく、視覚的に大き
な画質劣化が感じられるものである。
【０００８】図８に従来のブロック歪み対策を施したＡ
ＤＣＴの圧縮伸張フローを示す。図８中の１１〜１５は
符号化動作における装置を示すもので、１１はラスタデ
ータを２Ｄ−ＤＣＴに入力するための８×８のブロック
データに変換するラスタ／ブロック変換装置、１２は空
間−周波数空間変換を行なう２次元離散コサイン変換装
置（２Ｄ−ＤＣＴ装置）、１３はＤＣＴの結果を低い周
波数から順番にジクザグ状にスキャンして１次元に並べ
直して出力するジグザグ変換装置、１４はスカラー量子
化を行なう量子化装置、１５はハフマン符号や算術符号
等のエントロピー符号化装置である。また、図８中の１
６〜２１は上記符号化動作に係る各装置に対応して逆変
換を行なうもので、１６はエントロピー復号化装置、１
７は逆量子化装置、１８は１次元データをジグザグ状に
並べ直して２次元配列するジグザグ逆変換装置、１９は
周波数空間−空間変換を行なう２次元離散逆コサイン変
換装置（２Ｄ−ＩＤＣＴ装置）、２０は８×８のブロッ
クデータをラスタデータに変換するブロック／ラスタ変
換装置、２１は復号画像のブロック歪みを軽減するため
に注入された画像ぼかし用の空間フィルタ装置である。
ＤＣＴの圧縮伸張フローを示す。図８中の１１〜１５は
符号化動作における装置を示すもので、１１はラスタデ
ータを２Ｄ−ＤＣＴに入力するための８×８のブロック
データに変換するラスタ／ブロック変換装置、１２は空
間−周波数空間変換を行なう２次元離散コサイン変換装
置（２Ｄ−ＤＣＴ装置）、１３はＤＣＴの結果を低い周
波数から順番にジクザグ状にスキャンして１次元に並べ
直して出力するジグザグ変換装置、１４はスカラー量子
化を行なう量子化装置、１５はハフマン符号や算術符号
等のエントロピー符号化装置である。また、図８中の１
６〜２１は上記符号化動作に係る各装置に対応して逆変
換を行なうもので、１６はエントロピー復号化装置、１
７は逆量子化装置、１８は１次元データをジグザグ状に
並べ直して２次元配列するジグザグ逆変換装置、１９は
周波数空間−空間変換を行なう２次元離散逆コサイン変
換装置（２Ｄ−ＩＤＣＴ装置）、２０は８×８のブロッ
クデータをラスタデータに変換するブロック／ラスタ変
換装置、２１は復号画像のブロック歪みを軽減するため
に注入された画像ぼかし用の空間フィルタ装置である。
【０００９】次に、従来の画像伸張装置の動作を説明す
る。符号化処理においては、まず、画像データはラスタ
／ブロック変換装置１１によりラスタデータから８×８
のブロックデータに変換される。ブロックに変換された
データは２Ｄ−ＤＣＴ装置１２により、空間−周波数空
間に変換される。周波数空間に変換されたデータはジグ
ザグ変換装置１３により低い周波数順に並べ替えられ出
力される。量子化装置１４は人間の視覚特性を利用し、
低い周波数のデータは小さく量子化し、高い周波数のデ
ータ程大きく量子化する。この処理により画像品質の劣
化を抑えながらデータの電力集中を増すことができ、圧
縮率を上げることができる。エントロピー符号化装置１
５は、ハフマン符号等のエントロピー符号を用いてデー
タを圧縮する。
る。符号化処理においては、まず、画像データはラスタ
／ブロック変換装置１１によりラスタデータから８×８
のブロックデータに変換される。ブロックに変換された
データは２Ｄ−ＤＣＴ装置１２により、空間−周波数空
間に変換される。周波数空間に変換されたデータはジグ
ザグ変換装置１３により低い周波数順に並べ替えられ出
力される。量子化装置１４は人間の視覚特性を利用し、
低い周波数のデータは小さく量子化し、高い周波数のデ
ータ程大きく量子化する。この処理により画像品質の劣
化を抑えながらデータの電力集中を増すことができ、圧
縮率を上げることができる。エントロピー符号化装置１
５は、ハフマン符号等のエントロピー符号を用いてデー
タを圧縮する。
【００１０】一方、復号化処理は、以上説明した逆の処
理をすることで実現されるが、ブロック歪みを軽減する
ために、ラスタに変換された復号データに対して空間フ
ィルタ装置２１を通して出力する。
理をすることで実現されるが、ブロック歪みを軽減する
ために、ラスタに変換された復号データに対して空間フ
ィルタ装置２１を通して出力する。
【００１１】かかる従来の画像伸張装置において、ブロ
ック歪み対策の手法としては、図８中の２Ｄ−ＤＣＴお
よび２Ｄ−ＩＤＣＴの処理において連続するブロックの
データを少しづつ重ね合わせて処理することにより、重
ね合わせ部分において空間フィルタ周波数の非連続性を
軽減する手法があった。
ック歪み対策の手法としては、図８中の２Ｄ−ＤＣＴお
よび２Ｄ−ＩＤＣＴの処理において連続するブロックの
データを少しづつ重ね合わせて処理することにより、重
ね合わせ部分において空間フィルタ周波数の非連続性を
軽減する手法があった。
【００１２】 ｛従来の圧縮伸張装置およびその周辺装置の例｝ 一般に、画像を生成するための映像信号は、垂直同期信
号（以下、ＶＳＹＮＣと称す）および水平同期信号（以
下、ＨＳＹＮＣと称す）の２種類の同期信号を基に構成
されており、通常、垂直方向および水平方向のいずれに
も無効データが存在する。例えば、ＮＴＳＣ信号には５
２５本のライン数の内、有効なデータは約４８０本であ
る。また、水平方向は約８０％が有効領域である。画像
信号を圧縮する場合、できるだけ処理するデータ量を少
なくして処理速度を上げるために、この有効データだけ
を対象に圧縮処理をすることが一般的である。従来の圧
縮伸張装置における構成例を図９（第１の従来例）に示
す。図９中の３１はＨＳＹＮＣおよびＶＳＹＮＣを基に
フレームバッファに有効画像データを入出力するタイミ
ング信号を発生させるタイミング発生装置、３２は有効
画像データを一時バッファリングする６メガビット程度
のフレームバッファ、３３は画像データを圧縮伸張する
圧縮伸張装置、３４は圧縮データを保存する圧縮データ
保存装置である。また、図９中の３５，３６ａ，３６
ｂ，３６ｃは圧縮伸張装置３３の内部を構成する要素で
あって、３５はパイプライン処理の遅延装置（ディレ
イ）、３６ａ，３６ｂ，３６ｃは各パイプラインの信号
処理装置である。
号（以下、ＶＳＹＮＣと称す）および水平同期信号（以
下、ＨＳＹＮＣと称す）の２種類の同期信号を基に構成
されており、通常、垂直方向および水平方向のいずれに
も無効データが存在する。例えば、ＮＴＳＣ信号には５
２５本のライン数の内、有効なデータは約４８０本であ
る。また、水平方向は約８０％が有効領域である。画像
信号を圧縮する場合、できるだけ処理するデータ量を少
なくして処理速度を上げるために、この有効データだけ
を対象に圧縮処理をすることが一般的である。従来の圧
縮伸張装置における構成例を図９（第１の従来例）に示
す。図９中の３１はＨＳＹＮＣおよびＶＳＹＮＣを基に
フレームバッファに有効画像データを入出力するタイミ
ング信号を発生させるタイミング発生装置、３２は有効
画像データを一時バッファリングする６メガビット程度
のフレームバッファ、３３は画像データを圧縮伸張する
圧縮伸張装置、３４は圧縮データを保存する圧縮データ
保存装置である。また、図９中の３５，３６ａ，３６
ｂ，３６ｃは圧縮伸張装置３３の内部を構成する要素で
あって、３５はパイプライン処理の遅延装置（ディレ
イ）、３６ａ，３６ｂ，３６ｃは各パイプラインの信号
処理装置である。
【００１３】次に処理手順を説明する。まず、圧縮モー
ド時では、本装置に入力されたデジタル映像信号は、タ
イミング発生装置３１およびフレームバッファ３２によ
り画像の有効部分のデータだけが取り込まれる。フレー
ムバッファ３２に取り込まれたデータのうち有効部分の
データだけを圧縮伸張装置３３により逐次圧縮する。圧
縮されたデータは圧縮データ保存装置３４により蓄積さ
れる。一方、伸張モード時では、圧縮されたデータは装
置３４から圧縮伸張装置３３に逐次取り込まれ伸張され
る。伸張されたデータはフレームバッファ３２に一時保
持され、ＨＳＹＮＣ，ＶＳＹＮＣを基にタイミング発生
装置３１で作られた有効データのタイミングに合わせて
出力される。
ド時では、本装置に入力されたデジタル映像信号は、タ
イミング発生装置３１およびフレームバッファ３２によ
り画像の有効部分のデータだけが取り込まれる。フレー
ムバッファ３２に取り込まれたデータのうち有効部分の
データだけを圧縮伸張装置３３により逐次圧縮する。圧
縮されたデータは圧縮データ保存装置３４により蓄積さ
れる。一方、伸張モード時では、圧縮されたデータは装
置３４から圧縮伸張装置３３に逐次取り込まれ伸張され
る。伸張されたデータはフレームバッファ３２に一時保
持され、ＨＳＹＮＣ，ＶＳＹＮＣを基にタイミング発生
装置３１で作られた有効データのタイミングに合わせて
出力される。
【００１４】図１０は別の方式による従来の圧縮伸張装
置の構成例（第２の従来例）を示す。図１０中４１，４
２は図９に示した圧縮伸張装置３３および圧縮データ保
存装置３４と夫々同様のものである。４３はデータを一
時的にバッファするＦＩＦＯメモリ、４４はＦＩＦＯメ
モリ４３からのデータを入出力するタイミングをＨＳＹ
ＮＣおよびＶＳＹＮＣに対応して作成する入出力制御装
置である。４５はＦＩＦＯメモリ４３を制御するＦＩＦ
Ｏ制御装置である。
置の構成例（第２の従来例）を示す。図１０中４１，４
２は図９に示した圧縮伸張装置３３および圧縮データ保
存装置３４と夫々同様のものである。４３はデータを一
時的にバッファするＦＩＦＯメモリ、４４はＦＩＦＯメ
モリ４３からのデータを入出力するタイミングをＨＳＹ
ＮＣおよびＶＳＹＮＣに対応して作成する入出力制御装
置である。４５はＦＩＦＯメモリ４３を制御するＦＩＦ
Ｏ制御装置である。
【００１５】次に動作を説明する。圧縮時は入出力制御
装置４４により発生したタイミング信号に基づき、ＦＩ
ＦＯにデータを入力する。ＦＩＦＯ制御装置４５はＦＩ
ＦＯメモリ４３がＦＵＬＬまたはＮＵＬＬにならないよ
うに圧縮伸張装置４１のクロックを止める等の制御を行
ないながらデータを圧縮する。伸張時は、まず、ＦＩＦ
Ｏメモリ４３がある程度一杯になるまでデータを復号
し、圧縮伸張装置４１のクロックを止める等の処理によ
り、圧縮伸張装置４１の処理を中断させる。入出力制御
装置４４からの信号に基づき、ＦＩＦＯメモリ４３から
データを出力させるか、ＦＩＦＯメモリ４３のデータが
ある程度少なくなった時点で、また圧縮伸張装置４１を
動作させる。以上のように伸張時もＦＩＦＯメモリ４３
がＦＵＬＬ，ＮＵＬＬにならないようにＦＩＦＯ制御装
置４５にて制御を行ないながら処理を行なう。
装置４４により発生したタイミング信号に基づき、ＦＩ
ＦＯにデータを入力する。ＦＩＦＯ制御装置４５はＦＩ
ＦＯメモリ４３がＦＵＬＬまたはＮＵＬＬにならないよ
うに圧縮伸張装置４１のクロックを止める等の制御を行
ないながらデータを圧縮する。伸張時は、まず、ＦＩＦ
Ｏメモリ４３がある程度一杯になるまでデータを復号
し、圧縮伸張装置４１のクロックを止める等の処理によ
り、圧縮伸張装置４１の処理を中断させる。入出力制御
装置４４からの信号に基づき、ＦＩＦＯメモリ４３から
データを出力させるか、ＦＩＦＯメモリ４３のデータが
ある程度少なくなった時点で、また圧縮伸張装置４１を
動作させる。以上のように伸張時もＦＩＦＯメモリ４３
がＦＵＬＬ，ＮＵＬＬにならないようにＦＩＦＯ制御装
置４５にて制御を行ないながら処理を行なう。
【００１６】
｛従来のハフマンデコーダの課題｝ 通常、図７に示すような従来の高速のハフマンデコーダ
の構成では、テーブルとしてＲＯＭ、ＲＡＭまたは連想
メモリ等のメモリを使用している。これはハードウエア
デコーダで全てのテーブルを作成すると、ハード量が大
きくなり過ぎ、非現実的なものになるためである。
の構成では、テーブルとしてＲＯＭ、ＲＡＭまたは連想
メモリ等のメモリを使用している。これはハードウエア
デコーダで全てのテーブルを作成すると、ハード量が大
きくなり過ぎ、非現実的なものになるためである。
【００１７】従来の構成では、このテーブルに使用して
いるメモリーの読みだし速度が、他のブロックの処理速
度に対して遅いため、復号データテーブル２の読みだし
速度が可変長符号復号装置の処理速度を決める大きな要
因になっている。
いるメモリーの読みだし速度が、他のブロックの処理速
度に対して遅いため、復号データテーブル２の読みだし
速度が可変長符号復号装置の処理速度を決める大きな要
因になっている。
【００１８】｛従来のＡＤＣＴの課題｝ 図８に示した従来のＡＤＣＴでは、前記した通り、空間
フィルタ装置２１を復号出力に挿入するまたは２Ｄ−Ｄ
ＣＴ装置１２および２Ｄ−ＩＤＣＴ装置１９において隣
り合うブロックのデータを少しオーバーラップさせて処
理することで、ブロック歪みを軽減させている。
フィルタ装置２１を復号出力に挿入するまたは２Ｄ−Ｄ
ＣＴ装置１２および２Ｄ−ＩＤＣＴ装置１９において隣
り合うブロックのデータを少しオーバーラップさせて処
理することで、ブロック歪みを軽減させている。
【００１９】しかしながら、空間フィルタ装置２１を用
いる方法では、全ての画像に対してフィルタリングを行
なうため、ブロック歪みがあまり目立たない細かい画像
の部分までぼけてしまい、全体的な画像の品質を上げる
ことはできない。そして、データを重ね合わせてＤＣＴ
処理を行なう方法では、処理するデータ量が多くなるた
め映像信号を実時間で処理することは非常に困難であ
る。
いる方法では、全ての画像に対してフィルタリングを行
なうため、ブロック歪みがあまり目立たない細かい画像
の部分までぼけてしまい、全体的な画像の品質を上げる
ことはできない。そして、データを重ね合わせてＤＣＴ
処理を行なう方法では、処理するデータ量が多くなるた
め映像信号を実時間で処理することは非常に困難であ
る。
【００２０】｛従来の圧縮伸張装置の課題｝ 従来（第１の従来例および第２の従来例）の映像信号を
扱う圧縮伸張装置は、映像信号の有効データ期間だけを
扱うことができるように、図９に示したフレームバッフ
ァ３２または図１０に示したＦＩＦＯメモリ４３の入出
力タイミングを制御することにより映像信号の入出力タ
イミングを緩衝している。
扱う圧縮伸張装置は、映像信号の有効データ期間だけを
扱うことができるように、図９に示したフレームバッフ
ァ３２または図１０に示したＦＩＦＯメモリ４３の入出
力タイミングを制御することにより映像信号の入出力タ
イミングを緩衝している。
【００２１】しかしながら、図９（第１の従来例）に示
したフレームバッファ３２は、メモリとして１枚の画像
を格納しようとすると大容量（６メガビット程度）を必
要とする。また、入力と出力を非同期で実行しなければ
ならないので、通常はデジタル映像信号の入出力をデュ
アルポートで行っている（例えばＶＲＡＭを使用）。こ
れらのことから、比較的高価なものとなってしまい、圧
縮伸張装置を構成する上でかなりのコスト比率を占める
ものである。
したフレームバッファ３２は、メモリとして１枚の画像
を格納しようとすると大容量（６メガビット程度）を必
要とする。また、入力と出力を非同期で実行しなければ
ならないので、通常はデジタル映像信号の入出力をデュ
アルポートで行っている（例えばＶＲＡＭを使用）。こ
れらのことから、比較的高価なものとなってしまい、圧
縮伸張装置を構成する上でかなりのコスト比率を占める
ものである。
【００２２】また、図１０（第２の従来例）に示したＦ
ＩＦＯメモリ４３を制御してデータの入出力タイミング
を緩衝する場合、ＦＩＦＯメモリ４３が一杯（ＦＵＬ
Ｌ）になったか否かを検出し、一杯になったら圧縮伸張
装置４１の処理を停止させていた。また、ＦＩＦＯメモ
リ４３が空状態（ＮＵＬＬ）になったか否かを検出し、
空状態になったら圧縮伸張装置４１の処理を急かしてい
た。このように、ＦＩＦＯメモリ４３がＦＵＬＬまたは
ＮＵＬＬにならないようにＦＩＦＯ制御装置４５で制御
する必要があり、相当複雑な制御になってしまう。その
上、伸張するデータを途中で切り替えようとした場合、
ＦＩＦＯメモリ４３の状態によって圧縮データ保存装置
３４への保存のための切り替えタイミングを、前記した
ＦＩＦＯ制御装置４５の制御に対して同期をとらなけれ
ばならないため、圧縮伸張装置４１の処理について非常
に細かく複雑な制御が必要になって来る。
ＩＦＯメモリ４３を制御してデータの入出力タイミング
を緩衝する場合、ＦＩＦＯメモリ４３が一杯（ＦＵＬ
Ｌ）になったか否かを検出し、一杯になったら圧縮伸張
装置４１の処理を停止させていた。また、ＦＩＦＯメモ
リ４３が空状態（ＮＵＬＬ）になったか否かを検出し、
空状態になったら圧縮伸張装置４１の処理を急かしてい
た。このように、ＦＩＦＯメモリ４３がＦＵＬＬまたは
ＮＵＬＬにならないようにＦＩＦＯ制御装置４５で制御
する必要があり、相当複雑な制御になってしまう。その
上、伸張するデータを途中で切り替えようとした場合、
ＦＩＦＯメモリ４３の状態によって圧縮データ保存装置
３４への保存のための切り替えタイミングを、前記した
ＦＩＦＯ制御装置４５の制御に対して同期をとらなけれ
ばならないため、圧縮伸張装置４１の処理について非常
に細かく複雑な制御が必要になって来る。
【００２３】｛本発明が解決しようとする課題｝ 本発明は、上記課題のうち、特に、ハフマンデコーダに
おける復号データテーブルの処理速度を向上し、高速処
理が可能な可変長符号の画像伸張装置を得ることを目的
とする。
おける復号データテーブルの処理速度を向上し、高速処
理が可能な可変長符号の画像伸張装置を得ることを目的
とする。
【００２４】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、映像信号を圧縮して得られた可変長符
号のデータの復号伸張を行う伸張装置であって、圧縮さ
れた単一のデータを復号する小規模デコーダと、前記小
規模デコーダの略半分の処理速度特性を有し圧縮された
２個以上のデータを復号する大規模デコーダと、前記小
規模デコーダおよび前記大規模デコーダへ同時に前記圧
縮された単一または二個以上のデータを与える入力デー
タ制御手段と、前記小規模デコーダからの出力データと
大規模デコーダからの出力データとを切り替えて出力す
る第１の切り替え手段と、前記第１の切り替え手段から
の出力データを単位時間だけ遅延させて出力する遅延手
段と、所定のタイミング信号に基づいて前記第１の切り
替え手段からの出力データと前記遅延手段からの出力デ
ータとを切り替えて出力する第２の切り替え手段と、前
記第２の切り替え手段を前記遅延手段からの出力データ
から前記第１の切り替え手段からの出力データに切り替
えるための前記所定のタイミング信号を生成するタイミ
ング制御手段とを備える。
課題解決手段は、映像信号を圧縮して得られた可変長符
号のデータの復号伸張を行う伸張装置であって、圧縮さ
れた単一のデータを復号する小規模デコーダと、前記小
規模デコーダの略半分の処理速度特性を有し圧縮された
２個以上のデータを復号する大規模デコーダと、前記小
規模デコーダおよび前記大規模デコーダへ同時に前記圧
縮された単一または二個以上のデータを与える入力デー
タ制御手段と、前記小規模デコーダからの出力データと
大規模デコーダからの出力データとを切り替えて出力す
る第１の切り替え手段と、前記第１の切り替え手段から
の出力データを単位時間だけ遅延させて出力する遅延手
段と、所定のタイミング信号に基づいて前記第１の切り
替え手段からの出力データと前記遅延手段からの出力デ
ータとを切り替えて出力する第２の切り替え手段と、前
記第２の切り替え手段を前記遅延手段からの出力データ
から前記第１の切り替え手段からの出力データに切り替
えるための前記所定のタイミング信号を生成するタイミ
ング制御手段とを備える。
【００２５】そして、前記小規模デコーダは、受けたデ
ータが単一のデータか２個以上のデータかを判定する判
定手段を有し、前記タイミング制御手段は、前記小規模
デコーダの前記判定手段での判定信号に基づいて、前記
第１の切り替え手段が前記小規模デコーダからの出力デ
ータから前記大規模デコーダからの出力データに切り替
わった際に生じる不定データを検出する不定タイミング
検出手段と、前記不定タイミング検出手段からの信号に
基づいて前記所定のタイミング信号を前記第２の切り替
え手段へ出力するタイミング信号出力手段とを備える。
ータが単一のデータか２個以上のデータかを判定する判
定手段を有し、前記タイミング制御手段は、前記小規模
デコーダの前記判定手段での判定信号に基づいて、前記
第１の切り替え手段が前記小規模デコーダからの出力デ
ータから前記大規模デコーダからの出力データに切り替
わった際に生じる不定データを検出する不定タイミング
検出手段と、前記不定タイミング検出手段からの信号に
基づいて前記所定のタイミング信号を前記第２の切り替
え手段へ出力するタイミング信号出力手段とを備える。
【００２６】
【作用】本発明請求項１に係る画像伸張装置では、復号
されるデータが単一のときは処理速度が早い小規模デコ
ーダによりデータをデコードし、高速にデータを出力す
る。一方、復号されるデータが２個以上のときは、大規
模デコーダによりデータをデコードする。この際、処理
速度が比較的遅い大規模デコーダに関しては、小規模デ
コーダの半分のスピードでデータを出力するが、不定タ
イミングを検出した際に所定のタイミング信号を第２の
切り替え手段へ出力し、遅延手段にて遅延された不定の
タイミングに第１の切り替え手段からの遅延されない出
力データを埋め込むことで、最終的に出力されるデータ
列を補償し、大規模デコーダの処理速度の遅さから生じ
るデータの損傷を防止する。このことにより、相対的に
画像伸張装置全体の処理速度を上げることができる。し
たがって、従来の可変長符号の画像伸張装置に比べて飛
躍的な高速化を実現できる。
されるデータが単一のときは処理速度が早い小規模デコ
ーダによりデータをデコードし、高速にデータを出力す
る。一方、復号されるデータが２個以上のときは、大規
模デコーダによりデータをデコードする。この際、処理
速度が比較的遅い大規模デコーダに関しては、小規模デ
コーダの半分のスピードでデータを出力するが、不定タ
イミングを検出した際に所定のタイミング信号を第２の
切り替え手段へ出力し、遅延手段にて遅延された不定の
タイミングに第１の切り替え手段からの遅延されない出
力データを埋め込むことで、最終的に出力されるデータ
列を補償し、大規模デコーダの処理速度の遅さから生じ
るデータの損傷を防止する。このことにより、相対的に
画像伸張装置全体の処理速度を上げることができる。し
たがって、従来の可変長符号の画像伸張装置に比べて飛
躍的な高速化を実現できる。
【００２７】
【実施例】｛第１の実施例｝ ＜原理＞ 一般に、画像データには同一のデータが連続することが
多く、したがって、互いに連続するデータの差分は
“０”になることが多い。特に、離散コサイン変換（Ｄ
ＣＴ）処理の場合、データが特定の領域（例えば低周波
数領域）に集中することが多いため、前記した差分が
“０”になる割合は極めて高い。例えば、差分が、 “０００５” …（１） となる場合、“０”のランレングス（以下、０ランレン
グスと称す）が「３」で、その次に“５”（すなわち
“０”以外のデータ）が来るという具合にして２次元的
にハフマンコードを割り当てることになる。この場合、
０ランレングスである「３」というデータと、その次に
来る“５”というデータを合わせてデコードするため、
前記（１）で示した数列の場合、１回のデコードで４個
のデータを処理できることになる。
多く、したがって、互いに連続するデータの差分は
“０”になることが多い。特に、離散コサイン変換（Ｄ
ＣＴ）処理の場合、データが特定の領域（例えば低周波
数領域）に集中することが多いため、前記した差分が
“０”になる割合は極めて高い。例えば、差分が、 “０００５” …（１） となる場合、“０”のランレングス（以下、０ランレン
グスと称す）が「３」で、その次に“５”（すなわち
“０”以外のデータ）が来るという具合にして２次元的
にハフマンコードを割り当てることになる。この場合、
０ランレングスである「３」というデータと、その次に
来る“５”というデータを合わせてデコードするため、
前記（１）で示した数列の場合、１回のデコードで４個
のデータを処理できることになる。
【００２８】 “２１３４” …（２） 一方、前記（２）で示す数列のように、差分データとし
て“０”以外のデータが連続、すなわち０ランレングス
が「０」となる場合、デコードすべきデータは“２”、
“１”、“３”、“４”というように、１回のデコード
について１個ずつのデータしか処理できない。
て“０”以外のデータが連続、すなわち０ランレングス
が「０」となる場合、デコードすべきデータは“２”、
“１”、“３”、“４”というように、１回のデコード
について１個ずつのデータしか処理できない。
【００２９】これらのことを考慮すると、０ランレング
スが「０」であるか否かによって処理速度が少なくとも
２倍以上差があることがわかる。すなわち、０ランレン
グスが「１」以上である場合は、２個以上のデータを一
度にデコードするため、メモリールックアップに２サイ
クル懸かっても、最終的なデータ出力のタイミングとし
て１データにつき１回デコードするタイミングに対して
時間的な遜色がないことになる。そして、前記したよう
に、“０”以外のデータが連続するのは例えば低周波数
領域等の特定の領域に限定されるため、０ランレングス
が「０」であるか否かによって処理を偏向することが処
理速度向上のためには望ましいと言える。このことを考
慮して、まず０ランレングスが「０」であるか「１」以
上であるかを検出し、０ランレングスが「０」である特
定の領域のみを高速なハードウェアのデコーダで処理
し、０ランレングスが「１」以上の場合と異なるパスの
処理を行うことで、メモリルックアップの処理速度に依
存していた従来例に比べて、デコーダを高速化すること
による処理速度の向上を実現しようとするものが、本実
施例の画像伸張装置である。
スが「０」であるか否かによって処理速度が少なくとも
２倍以上差があることがわかる。すなわち、０ランレン
グスが「１」以上である場合は、２個以上のデータを一
度にデコードするため、メモリールックアップに２サイ
クル懸かっても、最終的なデータ出力のタイミングとし
て１データにつき１回デコードするタイミングに対して
時間的な遜色がないことになる。そして、前記したよう
に、“０”以外のデータが連続するのは例えば低周波数
領域等の特定の領域に限定されるため、０ランレングス
が「０」であるか否かによって処理を偏向することが処
理速度向上のためには望ましいと言える。このことを考
慮して、まず０ランレングスが「０」であるか「１」以
上であるかを検出し、０ランレングスが「０」である特
定の領域のみを高速なハードウェアのデコーダで処理
し、０ランレングスが「１」以上の場合と異なるパスの
処理を行うことで、メモリルックアップの処理速度に依
存していた従来例に比べて、デコーダを高速化すること
による処理速度の向上を実現しようとするものが、本実
施例の画像伸張装置である。
【００３０】＜構成＞ 図１は本発明の第１の実施例における画像伸張装置とし
て、０ランレングスデータを用いたハフマン符号の画像
圧縮伸張装置の復号処理部の構成を示したものである。
本実施例の画像圧縮伸張装置は、映像信号を圧縮する圧
縮部と、該圧縮部で圧縮された可変長符号のデータの復
号伸張を行う伸張部（画像伸張装置）とを備える。図１
は、本発明に係る画像伸張装置として、前記伸張部を図
示したもので、図１中、５１は可変長データにおいて次
に復号するデータを決める入力データ制御ブロック（入
力データ制御手段）である。また、５２は０ランレング
スデータが“０”に対応するハフマンコードだけをデコ
ードするための高速処理が可能なハードウェアデコーダ
（小規模デコーダ：以下、ＨＷデコーダと称す）であ
り、該ＨＷデコーダ５２からの出力信号であるＨ／Ｕ信
号（判定信号）は該ＨＷデコーダ５２の内部データにヒ
ットしたかあるいはしなかったかを示すための信号であ
る。具体的には、図２中の（Ｂ）の如く、内部データに
ヒットしたときはＨｉｇｈ信号を出力し、ヒットしなか
ったときはＬｏｗ信号を出力する。このような処理を行
うため、ＨＷデコーダ５２の内部には、リファレンスと
しての内部データを格納する内部データ格納手段（メモ
リ）５２ａと、該内部データ格納手段５２ａの内部デー
タと入力データ制御ブロック５１からのハフマンデータ
とを照合する照合手段（コンパレータ：判定手段）５２
ｂとを備えている。
て、０ランレングスデータを用いたハフマン符号の画像
圧縮伸張装置の復号処理部の構成を示したものである。
本実施例の画像圧縮伸張装置は、映像信号を圧縮する圧
縮部と、該圧縮部で圧縮された可変長符号のデータの復
号伸張を行う伸張部（画像伸張装置）とを備える。図１
は、本発明に係る画像伸張装置として、前記伸張部を図
示したもので、図１中、５１は可変長データにおいて次
に復号するデータを決める入力データ制御ブロック（入
力データ制御手段）である。また、５２は０ランレング
スデータが“０”に対応するハフマンコードだけをデコ
ードするための高速処理が可能なハードウェアデコーダ
（小規模デコーダ：以下、ＨＷデコーダと称す）であ
り、該ＨＷデコーダ５２からの出力信号であるＨ／Ｕ信
号（判定信号）は該ＨＷデコーダ５２の内部データにヒ
ットしたかあるいはしなかったかを示すための信号であ
る。具体的には、図２中の（Ｂ）の如く、内部データに
ヒットしたときはＨｉｇｈ信号を出力し、ヒットしなか
ったときはＬｏｗ信号を出力する。このような処理を行
うため、ＨＷデコーダ５２の内部には、リファレンスと
しての内部データを格納する内部データ格納手段（メモ
リ）５２ａと、該内部データ格納手段５２ａの内部デー
タと入力データ制御ブロック５１からのハフマンデータ
とを照合する照合手段（コンパレータ：判定手段）５２
ｂとを備えている。
【００３１】さらに、５３は０ランレングスが１以上に
割り当てられたハフマンコードをデコーダするためのメ
モリー（テーブル：大規模デコーダ）、５４はＨＷデコ
ーダ５２からのＨ／Ｕ信号に基づいてＨＷデコーダ５２
からの復号データとメモリー５３からの復号データを選
択する第１のマルチプレクサ（第１の切り替え手段：以
下、第１のＭＵＸと称す）、５５はメモリー５３でデコ
ードされた０ランレングスのデータを基に０ランレング
スの数だけデータの出力タイミングをおくらせるために
０ランレングスをカウントするランレングスカウンタ、
５６はデコーダのＨ／Ｕ信号および０ランレングスカウ
ンタの出力より、次のデータの復号処理を行なうか否か
のフラグを生成するデータイネーブル発生回路である。
割り当てられたハフマンコードをデコーダするためのメ
モリー（テーブル：大規模デコーダ）、５４はＨＷデコ
ーダ５２からのＨ／Ｕ信号に基づいてＨＷデコーダ５２
からの復号データとメモリー５３からの復号データを選
択する第１のマルチプレクサ（第１の切り替え手段：以
下、第１のＭＵＸと称す）、５５はメモリー５３でデコ
ードされた０ランレングスのデータを基に０ランレング
スの数だけデータの出力タイミングをおくらせるために
０ランレングスをカウントするランレングスカウンタ、
５６はデコーダのＨ／Ｕ信号および０ランレングスカウ
ンタの出力より、次のデータの復号処理を行なうか否か
のフラグを生成するデータイネーブル発生回路である。
【００３２】さらにまた、５７は、入力データ制御ブロ
ック５１からのハフマンデータがＨＷデコーダ５２の内
部データにヒットしなかった場合、メモリー５３のアク
セススピードが遅いため出力データが不定になるタイミ
ングができる（図２中の（Ｆ）参照）ので、これを検出
してデータの出力タイミングをコントロールするための
フラグ（図２中の（Ｅ）参照）を発生する不定タイミン
グ検出回路（不定タイミング検出手段）である。
ック５１からのハフマンデータがＨＷデコーダ５２の内
部データにヒットしなかった場合、メモリー５３のアク
セススピードが遅いため出力データが不定になるタイミ
ングができる（図２中の（Ｆ）参照）ので、これを検出
してデータの出力タイミングをコントロールするための
フラグ（図２中の（Ｅ）参照）を発生する不定タイミン
グ検出回路（不定タイミング検出手段）である。
【００３３】また、５８は、第１のＭＵＸ５４より出力
された復号データから、これまで復号されたデータ量を
計算し、次に復号すべき圧縮データを出力させるための
補助データを作成する復号データ量算出回路、５９，６
０，６１，６２はデータ列をクロック信号ＣＫの１サイ
クル分だけ遅延させる遅延装置（ディレイ）、６３は前
記遅延装置６０（タイミング信号出力手段）からのタイ
ミング信号に基づいて遅延装置６１（遅延手段）からの
出力データから第１のＭＵＸ５４からの出力データに切
り替える第２のマルチプレクサ（第２の切り替え手段：
以下、第２のＭＵＸと称す）である。
された復号データから、これまで復号されたデータ量を
計算し、次に復号すべき圧縮データを出力させるための
補助データを作成する復号データ量算出回路、５９，６
０，６１，６２はデータ列をクロック信号ＣＫの１サイ
クル分だけ遅延させる遅延装置（ディレイ）、６３は前
記遅延装置６０（タイミング信号出力手段）からのタイ
ミング信号に基づいて遅延装置６１（遅延手段）からの
出力データから第１のＭＵＸ５４からの出力データに切
り替える第２のマルチプレクサ（第２の切り替え手段：
以下、第２のＭＵＸと称す）である。
【００３４】なお、前記不定タイミング検出回路５７お
よび前記遅延装置６０は、前記第２のＭＵＸ６３を切り
替えるための所定のタイミング信号を生成するタイミン
グ制御手段を構成する。
よび前記遅延装置６０は、前記第２のＭＵＸ６３を切り
替えるための所定のタイミング信号を生成するタイミン
グ制御手段を構成する。
【００３５】＜動作＞ 上記構成の画像伸張装置の処理手順を説明する。図２は
本実施例の画像伸張装置の動作を示すタイミングチャー
トである。図２中の（Ａ）に示されたデータは入力デー
タ制御ブロック５１からの出力を示すもので、データａ
の０ランレングスが「０」、データｂの０ランレングス
が「１」、データｃの０ランレングスが「０」、データ
ｄの０ランレングスが「２」であるとする。
本実施例の画像伸張装置の動作を示すタイミングチャー
トである。図２中の（Ａ）に示されたデータは入力デー
タ制御ブロック５１からの出力を示すもので、データａ
の０ランレングスが「０」、データｂの０ランレングス
が「１」、データｃの０ランレングスが「０」、データ
ｄの０ランレングスが「２」であるとする。
【００３６】まず、図２中の（Ａ）のデータａが入力デ
ータ制御ブロック５１から出力されると、図１の如く、
ＨＷデコーダ５２とメモリー５３に同時に入力される。
ここで、ＨＷデコーダ５２内の比較手段（コンパレー
タ）にて、受けたハフマンデータａがデコーダの内部デ
ータにヒットしたか否かを検出する。そして、データａ
がＨＷデコーダ５２の内部データにヒットした場合、ヒ
ットした旨を示すフラグとしてＨ／Ｕ信号（図２中の
（Ｂ））としてＨｉｇｈ信号を出力するとともに、デコ
ードした復号データ（図２中の（Ｃ）のデータＡ）を出
力する。一方、データａの０ランレングスが「１」以上
の場合は、データａがＨＷデコーダ５２の内部データに
ヒットしないため、Ｈ／Ｕ信号（図２中の（Ｂ））とし
てＬｏｗ信号を出力する。また、メモリー５３は、常に
データａのデコードを実行し復号データを出力する。
ータ制御ブロック５１から出力されると、図１の如く、
ＨＷデコーダ５２とメモリー５３に同時に入力される。
ここで、ＨＷデコーダ５２内の比較手段（コンパレー
タ）にて、受けたハフマンデータａがデコーダの内部デ
ータにヒットしたか否かを検出する。そして、データａ
がＨＷデコーダ５２の内部データにヒットした場合、ヒ
ットした旨を示すフラグとしてＨ／Ｕ信号（図２中の
（Ｂ））としてＨｉｇｈ信号を出力するとともに、デコ
ードした復号データ（図２中の（Ｃ）のデータＡ）を出
力する。一方、データａの０ランレングスが「１」以上
の場合は、データａがＨＷデコーダ５２の内部データに
ヒットしないため、Ｈ／Ｕ信号（図２中の（Ｂ））とし
てＬｏｗ信号を出力する。また、メモリー５３は、常に
データａのデコードを実行し復号データを出力する。
【００３７】第１のＭＵＸ５４は、ＨＷデコーダ５２に
ヒットした旨を伝達された場合、Ｈ／Ｕ信号としてＨｉ
ｇｈ信号が入力され、これにしたがってＨＷデコーダ５
２からの復号データを選択する。一方、ヒットしなかっ
た場合は、Ｈ／Ｕ信号としてＬｏｗ信号が入力され、こ
れにしたがってメモリー５３からの復号データを選択す
る。また、メモリー５３から出力された０ランレングス
データは、０ランレングスカウンタ５５に入力され、デ
ータイネーブル発生回路５６を通して次のデータをデコ
ードするタイミングを０ランレングスの数だけ待たせる
処理を行なう。
ヒットした旨を伝達された場合、Ｈ／Ｕ信号としてＨｉ
ｇｈ信号が入力され、これにしたがってＨＷデコーダ５
２からの復号データを選択する。一方、ヒットしなかっ
た場合は、Ｈ／Ｕ信号としてＬｏｗ信号が入力され、こ
れにしたがってメモリー５３からの復号データを選択す
る。また、メモリー５３から出力された０ランレングス
データは、０ランレングスカウンタ５５に入力され、デ
ータイネーブル発生回路５６を通して次のデータをデコ
ードするタイミングを０ランレングスの数だけ待たせる
処理を行なう。
【００３８】一方、復号データ量算出回路５８は、第１
のＭＵＸ５４より出力された復号データから、これまで
復号されたデータ量を計算し、次に復号すべき圧縮デー
タを出力させるための補助データを作成する。第２のＭ
ＵＸ６３は、不定タイミング検出回路５７で検出された
タイミング（図２中の（Ｅ）のＨｉｇｈ信号）にしたが
って正しいデータを埋め込み、最終的な復号データを作
成する（図２中の（Ｈ）のデータＡ）。
のＭＵＸ５４より出力された復号データから、これまで
復号されたデータ量を計算し、次に復号すべき圧縮デー
タを出力させるための補助データを作成する。第２のＭ
ＵＸ６３は、不定タイミング検出回路５７で検出された
タイミング（図２中の（Ｅ）のＨｉｇｈ信号）にしたが
って正しいデータを埋め込み、最終的な復号データを作
成する（図２中の（Ｈ）のデータＡ）。
【００３９】以上が図２中の（Ａ）のデータａについて
処理であるが、メモリー５３のルックアップが２サイク
ル懸かるため、該データａが出力されて、これに続くサ
イクルは、図２中の（Ｂ）においてデータＡとデータＢ
の間に示すように不定となる。すなわち、（Ａ）のデー
タｂがデコード（図２中の（Ｂ）のデータＢ）されるタ
イミングは、データＡの後２サイクル目になってしま
う。つまり、０ランレングスが「１」以上の場合、不定
の期間が１サイクル発生することになる。
処理であるが、メモリー５３のルックアップが２サイク
ル懸かるため、該データａが出力されて、これに続くサ
イクルは、図２中の（Ｂ）においてデータＡとデータＢ
の間に示すように不定となる。すなわち、（Ａ）のデー
タｂがデコード（図２中の（Ｂ）のデータＢ）されるタ
イミングは、データＡの後２サイクル目になってしま
う。つまり、０ランレングスが「１」以上の場合、不定
の期間が１サイクル発生することになる。
【００４０】そこで、データ列の全体を遅延装置（ディ
レイ）６１で１サイクル分だけ遅延させ、遅延処理され
た前記不定の期間の部分（遅延装置６１からの出力：図
２中の（Ｆ））に遅延処理をかけないタイミングで前記
データＢ（第１のＭＵＸ５４からの出力：図２中の
（Ｃ））を埋め込めば、データＢに係るデータ列をＨＷ
デコーダ５２のサイクルと同速度で出力できることにな
る。
レイ）６１で１サイクル分だけ遅延させ、遅延処理され
た前記不定の期間の部分（遅延装置６１からの出力：図
２中の（Ｆ））に遅延処理をかけないタイミングで前記
データＢ（第１のＭＵＸ５４からの出力：図２中の
（Ｃ））を埋め込めば、データＢに係るデータ列をＨＷ
デコーダ５２のサイクルと同速度で出力できることにな
る。
【００４１】また、図２中の（Ａ）のデータｄのように
０ランレングスが「２」以上の場合、図２中の（Ｅ）で
不定タイミング検出回路５７が、不定の期間（ＨＷデコ
ーダ５２でヒットしなかったとき）を検出した後の１サ
イクル後のデータは、図２中の（Ｆ）のように、遅延装
置６１からの出力は不定となる。また、図２中の（Ｆ）
の不定のデータに続くデータは、データＤ，データＤと
続く。そこで、不定のデータの部分に、データＢのとき
と同様の処理を行ってデータＤを埋め込めば、データＤ
に係るデータ列をＨＷデコーダ５２のサイクルと同速度
で出力できることになる。
０ランレングスが「２」以上の場合、図２中の（Ｅ）で
不定タイミング検出回路５７が、不定の期間（ＨＷデコ
ーダ５２でヒットしなかったとき）を検出した後の１サ
イクル後のデータは、図２中の（Ｆ）のように、遅延装
置６１からの出力は不定となる。また、図２中の（Ｆ）
の不定のデータに続くデータは、データＤ，データＤと
続く。そこで、不定のデータの部分に、データＢのとき
と同様の処理を行ってデータＤを埋め込めば、データＤ
に係るデータ列をＨＷデコーダ５２のサイクルと同速度
で出力できることになる。
【００４２】このように、本実施例の画像伸張装置で
は、０ランレングスが「０」の場合のコードを復号する
ＨＷデコーダ５２は１クロック以内に復号データを出力
しなくてはならないが、０ランレングスが１以上を復号
するメモリー５３は２クロック以内にデータを出力すれ
ば良い。ここで用いているＨＷデコーダ５２は０ランレ
ングスが「０」の場合だけのハフマンコードに対応する
高速処理用のため、回路規模は小さくて済み、かつ処理
を非常に高速化することができる。
は、０ランレングスが「０」の場合のコードを復号する
ＨＷデコーダ５２は１クロック以内に復号データを出力
しなくてはならないが、０ランレングスが１以上を復号
するメモリー５３は２クロック以内にデータを出力すれ
ば良い。ここで用いているＨＷデコーダ５２は０ランレ
ングスが「０」の場合だけのハフマンコードに対応する
高速処理用のため、回路規模は小さくて済み、かつ処理
を非常に高速化することができる。
【００４３】｛第２の実施例｝ ＜構成＞ 図３は本発明の第２の実施例の画像圧縮伸張装置を示す
機能ブロック図である。図３中の７１〜７５は圧縮部の
構成要素、７６〜８４は伸張部の構成要素を夫々示して
いる。７１はラスタデータを２Ｄ−ＤＣＴに入力するた
めの８×８のブロックデータに変換するラスタ／ブロッ
ク変換装置、７２は空間−周波数空間変換を行なう２次
元離散コサイン変換装置（２Ｄ−ＤＣＴ装置）、７３は
ＤＣＴの結果を低い周波数から順番にジクザグ状にスキ
ャンして１次元に並べ直して出力するジグザグ変換装
置、７４はスカラー量子化を行なう量子化装置、７５は
ハフマン符号や算術符号等のエントロピー符号化装置、
７６はエントロピー復号化装置、７７は逆量子化装置、
７８は１次元データをジグザグ状に並べ直して２次元配
列するジグザグ逆変換装置、７９は周波数空間−空間変
換を行なう２次元離散逆コサイン変換装置（２Ｄ−ＩＤ
ＣＴ装置）、８０は８×８のブロックデータをラスタデ
ータに変換するブロック／ラスタ変換装置であり、これ
らは従来方式の各装置と同じ機能を有する。
機能ブロック図である。図３中の７１〜７５は圧縮部の
構成要素、７６〜８４は伸張部の構成要素を夫々示して
いる。７１はラスタデータを２Ｄ−ＤＣＴに入力するた
めの８×８のブロックデータに変換するラスタ／ブロッ
ク変換装置、７２は空間−周波数空間変換を行なう２次
元離散コサイン変換装置（２Ｄ−ＤＣＴ装置）、７３は
ＤＣＴの結果を低い周波数から順番にジクザグ状にスキ
ャンして１次元に並べ直して出力するジグザグ変換装
置、７４はスカラー量子化を行なう量子化装置、７５は
ハフマン符号や算術符号等のエントロピー符号化装置、
７６はエントロピー復号化装置、７７は逆量子化装置、
７８は１次元データをジグザグ状に並べ直して２次元配
列するジグザグ逆変換装置、７９は周波数空間−空間変
換を行なう２次元離散逆コサイン変換装置（２Ｄ−ＩＤ
ＣＴ装置）、８０は８×８のブロックデータをラスタデ
ータに変換するブロック／ラスタ変換装置であり、これ
らは従来方式の各装置と同じ機能を有する。
【００４４】また、８１は逆量子化された周波数空間の
データ構成よりブロック歪の出る可能性が高い部分を検
出するブロック歪予測装置（ブロック歪予測手段）であ
って、逆量子化装置７７からのデータのうち４番目以降
のデータが全て“０”か否かを判断するもの（判断手
段）である。ここで、図５はブロック歪予測装置８１の
内部構成を示す図である。図５中のＴＳ３は逆量子化装
置７７の１番目から６４番目までの出力データのタイミ
ング中最初から３番目までだけＨｉｇｈになりその後は
Ｌｏｗになる第１のタイミング信号、ＴＳ１は逆量子化
装置７７の１番目から６４番目までの出力データのタイ
ミング中最初の１番目だけＨｉｇｈになりその後はＬｏ
ｗになる第２のタイミング信号、ＣＫはクロック信号で
ある。図５の如く、ブロック歪予測装置８１は、逆量子
化装置７７からの１１ビットの出力信号の論理和（反
転）をとる第１のＮＯＲ回路９１と、前記第１のＮＯＲ
回路９１からの出力と前記第１のタイミング信号ＴＳ３
との論理和（反転）をとる第２のＮＯＲ回路９２と、入
力がＪ端子とＫ端子に２分割され該Ｊ端子およびＫ端子
の入力の組み合わせにて出力が決定されるＪ−Ｋ−フリ
ップフロップ９３と、前記第２のタイミング信号ＴＳ１
をセット入力信号（ＣＳ）とし、前記Ｊ−Ｋ−フリップ
フロップ９３からの出力信号を入力信号（Ｄ）とするＤ
−フリップフロップ９４とを備える。
データ構成よりブロック歪の出る可能性が高い部分を検
出するブロック歪予測装置（ブロック歪予測手段）であ
って、逆量子化装置７７からのデータのうち４番目以降
のデータが全て“０”か否かを判断するもの（判断手
段）である。ここで、図５はブロック歪予測装置８１の
内部構成を示す図である。図５中のＴＳ３は逆量子化装
置７７の１番目から６４番目までの出力データのタイミ
ング中最初から３番目までだけＨｉｇｈになりその後は
Ｌｏｗになる第１のタイミング信号、ＴＳ１は逆量子化
装置７７の１番目から６４番目までの出力データのタイ
ミング中最初の１番目だけＨｉｇｈになりその後はＬｏ
ｗになる第２のタイミング信号、ＣＫはクロック信号で
ある。図５の如く、ブロック歪予測装置８１は、逆量子
化装置７７からの１１ビットの出力信号の論理和（反
転）をとる第１のＮＯＲ回路９１と、前記第１のＮＯＲ
回路９１からの出力と前記第１のタイミング信号ＴＳ３
との論理和（反転）をとる第２のＮＯＲ回路９２と、入
力がＪ端子とＫ端子に２分割され該Ｊ端子およびＫ端子
の入力の組み合わせにて出力が決定されるＪ−Ｋ−フリ
ップフロップ９３と、前記第２のタイミング信号ＴＳ１
をセット入力信号（ＣＳ）とし、前記Ｊ−Ｋ−フリップ
フロップ９３からの出力信号を入力信号（Ｄ）とするＤ
−フリップフロップ９４とを備える。
【００４５】８２はブロック歪予測装置８１から出力さ
れたフラグとブロック／ラスタ変換装置８０からの最終
のラスタ出力とのタイミングを合わせるタイミング調整
装置（タイミング信号発生手段）、８３はラスタデータ
になって出力される画像データに対して平滑フィルタを
かける５×５の空間フィルタ装置（フィルタ部）、８４
はブロック歪の予測フラグに基づいてブロック／ラスタ
変換装置８０からの出力と空間フィルタ装置８３からの
出力とを選択する出力切替装置（マルチプレクサ：出力
切替部）である。
れたフラグとブロック／ラスタ変換装置８０からの最終
のラスタ出力とのタイミングを合わせるタイミング調整
装置（タイミング信号発生手段）、８３はラスタデータ
になって出力される画像データに対して平滑フィルタを
かける５×５の空間フィルタ装置（フィルタ部）、８４
はブロック歪の予測フラグに基づいてブロック／ラスタ
変換装置８０からの出力と空間フィルタ装置８３からの
出力とを選択する出力切替装置（マルチプレクサ：出力
切替部）である。
【００４６】なお、前記ブロック歪予測装置８１および
前記タイミング調整装置８２は前記出力切替装置８４を
切り替え制御する切替制御部を構成する。
前記タイミング調整装置８２は前記出力切替装置８４を
切り替え制御する切替制御部を構成する。
【００４７】＜動作＞ 上記構成の画像圧縮伸張装置において、データ圧縮処理
時には、まず、画像データはラスタ／ブロック変換装置
７１によりラスタデータから８×８のブロックデータに
変換される。ブロックに変換されたデータは２Ｄ−ＤＣ
Ｔ装置７２により、空間−周波数空間に変換される。周
波数空間に変換されたデータはジグザグ変換装置７３に
より低い周波数順に並べ替えられ出力される。量子化装
置７４は人間の視覚特性を利用し低い周波数のデータは
小さく量子化し高い周波数のデータ程大きく量子化す
る。この処理により画像品質の劣化を抑えながらデータ
の電力集中を増すことができ、圧縮率を上げることがで
きる。エントロピー符号化装置７５は、ハフマン符号等
のエントロピー符号を用いてデータを圧縮する。
時には、まず、画像データはラスタ／ブロック変換装置
７１によりラスタデータから８×８のブロックデータに
変換される。ブロックに変換されたデータは２Ｄ−ＤＣ
Ｔ装置７２により、空間−周波数空間に変換される。周
波数空間に変換されたデータはジグザグ変換装置７３に
より低い周波数順に並べ替えられ出力される。量子化装
置７４は人間の視覚特性を利用し低い周波数のデータは
小さく量子化し高い周波数のデータ程大きく量子化す
る。この処理により画像品質の劣化を抑えながらデータ
の電力集中を増すことができ、圧縮率を上げることがで
きる。エントロピー符号化装置７５は、ハフマン符号等
のエントロピー符号を用いてデータを圧縮する。
【００４８】一方、復号化処理は、エントロピー復号化
装置７６にて圧縮データをハフマン符号等のエントロピ
ー符号を用いて復号し、逆量子化装置７７にて逆量子化
した後、該逆量子化装置７７から出力された信号は空間
周波数の低い成分より順に出力されてくる。
装置７６にて圧縮データをハフマン符号等のエントロピ
ー符号を用いて復号し、逆量子化装置７７にて逆量子化
した後、該逆量子化装置７７から出力された信号は空間
周波数の低い成分より順に出力されてくる。
【００４９】ここで、６４個の周波数成分に分解された
ブロック内の成分に関して、図４の如く、低い周波数よ
り例えば４番目以降の周波数成分が全て“０”の場合は
フラグを立て、一つでも“０”以外のデータがある場合
はフラグを立てないようにする。ブロック歪が視覚的に
目立つ可能性が高い画像は、空や壁など、単純な絵柄の
部分である。これは、空間周波数に分解すると、低減だ
けにデータがあり、高域にはほとんどデータは存在しな
いものになる。つまり、前記したように４番目以降のデ
ータが全て“０”か“０”で無いかを判断することによ
り、ブロック歪が出る可能性が高い画像ブロックを判定
することができる。この場合、図５の如く、第１のタイ
ミング信号ＴＳ３に基づいて第２のＮＯＲ回路９２から
の４番目以降のデータが全て“０”か否かを判断する。
ブロック内の成分に関して、図４の如く、低い周波数よ
り例えば４番目以降の周波数成分が全て“０”の場合は
フラグを立て、一つでも“０”以外のデータがある場合
はフラグを立てないようにする。ブロック歪が視覚的に
目立つ可能性が高い画像は、空や壁など、単純な絵柄の
部分である。これは、空間周波数に分解すると、低減だ
けにデータがあり、高域にはほとんどデータは存在しな
いものになる。つまり、前記したように４番目以降のデ
ータが全て“０”か“０”で無いかを判断することによ
り、ブロック歪が出る可能性が高い画像ブロックを判定
することができる。この場合、図５の如く、第１のタイ
ミング信号ＴＳ３に基づいて第２のＮＯＲ回路９２から
の４番目以降のデータが全て“０”か否かを判断する。
【００５０】次に、ブロック歪予測装置８１からのフラ
グをもとに、空間フィルタ装置８３からの出力信号とブ
ロック／ラスタ変換装置８０からのそのままの信号を出
力切替装置８４にて切り替え出力する。切り替えのタイ
ミングは、ブロック歪予測装置８１からの復号データが
出力されるタイミングにあわせて切り替えを行なう。以
上の処理により、ブロック歪が出る可能性がある部分だ
け、平滑フィルタリングを行い、その他の部分について
はフィルタリングをかけないデータを出力することがで
きる。このため、複雑な絵柄の画像ぼけを防止でき、ブ
ロック歪を軽減することができる。
グをもとに、空間フィルタ装置８３からの出力信号とブ
ロック／ラスタ変換装置８０からのそのままの信号を出
力切替装置８４にて切り替え出力する。切り替えのタイ
ミングは、ブロック歪予測装置８１からの復号データが
出力されるタイミングにあわせて切り替えを行なう。以
上の処理により、ブロック歪が出る可能性がある部分だ
け、平滑フィルタリングを行い、その他の部分について
はフィルタリングをかけないデータを出力することがで
きる。このため、複雑な絵柄の画像ぼけを防止でき、ブ
ロック歪を軽減することができる。
【００５１】｛第３の実施例｝ ＜構成＞ 図６は本発明の第３の実施例の画像圧縮伸張装置および
その周辺装置を示す図である。図６中の１０１は圧縮部
および伸張部（画像伸張装置）を備える画像圧縮伸張装
置、１０２は圧縮されたデータを保存するデータ保存装
置である。また、１０３−１，１０３−２，１０３−３
は画像圧縮伸張装置１０１の内部の各種信号処理装置、
１０４は前段の前記信号処理装置１０３−１，１０３−
２，１０３−３で信号処理したデータを後続する各パイ
プラインの出力に反映させるかどうかを、データイネー
ブル発生回路１０６からのデータイネーブル信号に基づ
いて判定する画像圧縮伸張装置１０１の内部判定装置
（処理制御手段）、１０５ａは内部判定装置１０４から
の内部信号を１クロック分遅延させる画像圧縮伸張装置
１０１の内部遅延装置（レジスタ）、１０５ｂはデータ
イネーブル発生回路１０６からのデータイネーブル信号
をパイプラインの各段の信号処理装置１０３−１，１０
３−２，１０３−３の段数分に対応して１クロックずつ
遅延させる画像圧縮伸張装置１０１の内部遅延装置（イ
ネーブル信号遅延手段：レジスタ）、１０６は外部から
のＨＳＹＮＣ信号およびＶＳＹＮＣ信号を基に有効デー
タの期間だけイネーブルとするためにデータイネーブル
信号を発生するデータイネーブル発生回路（イネーブル
手段）である。ここで、前記内部判定装置１０４は、前
記データイネーブル発生回路１０６からの前記データイ
ネーブル信号を受けたときのみ前記パイプライン内の信
号処理を許可し、前記データイネーブル信号を受けない
ときに前記パイプライン内の信号処理を停止させるもの
で、一般的なマルチプレクサが用いられ、一対の入力端
子のうち、一方は前段の前記信号処理装置１０３−１，
１０３−２，１０３−３の出力端子が接続され、他方は
後続する内部遅延装置１０５ａの出力端子に帰還接続さ
れる。
その周辺装置を示す図である。図６中の１０１は圧縮部
および伸張部（画像伸張装置）を備える画像圧縮伸張装
置、１０２は圧縮されたデータを保存するデータ保存装
置である。また、１０３−１，１０３−２，１０３−３
は画像圧縮伸張装置１０１の内部の各種信号処理装置、
１０４は前段の前記信号処理装置１０３−１，１０３−
２，１０３−３で信号処理したデータを後続する各パイ
プラインの出力に反映させるかどうかを、データイネー
ブル発生回路１０６からのデータイネーブル信号に基づ
いて判定する画像圧縮伸張装置１０１の内部判定装置
（処理制御手段）、１０５ａは内部判定装置１０４から
の内部信号を１クロック分遅延させる画像圧縮伸張装置
１０１の内部遅延装置（レジスタ）、１０５ｂはデータ
イネーブル発生回路１０６からのデータイネーブル信号
をパイプラインの各段の信号処理装置１０３−１，１０
３−２，１０３−３の段数分に対応して１クロックずつ
遅延させる画像圧縮伸張装置１０１の内部遅延装置（イ
ネーブル信号遅延手段：レジスタ）、１０６は外部から
のＨＳＹＮＣ信号およびＶＳＹＮＣ信号を基に有効デー
タの期間だけイネーブルとするためにデータイネーブル
信号を発生するデータイネーブル発生回路（イネーブル
手段）である。ここで、前記内部判定装置１０４は、前
記データイネーブル発生回路１０６からの前記データイ
ネーブル信号を受けたときのみ前記パイプライン内の信
号処理を許可し、前記データイネーブル信号を受けない
ときに前記パイプライン内の信号処理を停止させるもの
で、一般的なマルチプレクサが用いられ、一対の入力端
子のうち、一方は前段の前記信号処理装置１０３−１，
１０３−２，１０３−３の出力端子が接続され、他方は
後続する内部遅延装置１０５ａの出力端子に帰還接続さ
れる。
【００５２】＜動作＞ 上記構成の画像圧縮伸張装置の処理方法を説明する。ま
ず、圧縮時においてデータイネーブル発生回路１０６は
ＨＳＹＮＣ信号およびＶＳＹＮＣ信号に基づいて入力映
像信号が有効な期間だけデータイネーブル信号を発生す
る。圧縮装置内の各信号処理装置１０３−１，１０３−
２，１０３−３は入力された画像データをパイプライン
処理により逐次処理するが、各段の内部判定装置１０４
によって、次段に出力されるかあるいは前のデータを保
持するかが決められる。つまり、各段のデータがバリッ
ドの時だけデータは処理され、そうでない時は、各段の
内部遅延装置１０５ａは、次にバリッド信号がくるまで
データを保持していることとなる。このような処理を行
なうことで、有効な入力映像信号だけを圧縮することが
できる。次に伸張時の処理についてのべる。
ず、圧縮時においてデータイネーブル発生回路１０６は
ＨＳＹＮＣ信号およびＶＳＹＮＣ信号に基づいて入力映
像信号が有効な期間だけデータイネーブル信号を発生す
る。圧縮装置内の各信号処理装置１０３−１，１０３−
２，１０３−３は入力された画像データをパイプライン
処理により逐次処理するが、各段の内部判定装置１０４
によって、次段に出力されるかあるいは前のデータを保
持するかが決められる。つまり、各段のデータがバリッ
ドの時だけデータは処理され、そうでない時は、各段の
内部遅延装置１０５ａは、次にバリッド信号がくるまで
データを保持していることとなる。このような処理を行
なうことで、有効な入力映像信号だけを圧縮することが
できる。次に伸張時の処理についてのべる。
【００５３】一方、伸張処理時においては、伸張処理を
開始してからパイプラインの段数分だけ映像信号が出力
されるタイミングが遅れる事になる。つまりＨＳＹＮＣ
信号およびＶＳＹＮＣ信号に合わせて伸張データを出力
しようとすると、データイネーブル発生回路１０６は有
効データを出すタイミングよりパイプラインの段数分だ
け先に処理を始めるようにデータイネーブル信号を出力
すれば良い。通常、映像信号はかなりの無効データを含
んでいるため、少々のパイプラインの段数があっても、
このような処理は問題なく可能である。
開始してからパイプラインの段数分だけ映像信号が出力
されるタイミングが遅れる事になる。つまりＨＳＹＮＣ
信号およびＶＳＹＮＣ信号に合わせて伸張データを出力
しようとすると、データイネーブル発生回路１０６は有
効データを出すタイミングよりパイプラインの段数分だ
け先に処理を始めるようにデータイネーブル信号を出力
すれば良い。通常、映像信号はかなりの無効データを含
んでいるため、少々のパイプラインの段数があっても、
このような処理は問題なく可能である。
【００５４】｛変形例｝ 第１の実施例では、ランレングスが“０”の場合と
“１”以上の場合で、デコーダとメモリに分解したが、
スピードと回路規模との兼合で、それ以外の分割方法を
適用できることは言うまでも無い。
“１”以上の場合で、デコーダとメモリに分解したが、
スピードと回路規模との兼合で、それ以外の分割方法を
適用できることは言うまでも無い。
【００５５】
【発明の効果】本発明請求項１によると、小規模デコー
ダおよび大規模デコーダを有し、処理速度の遅い大規模
デコーダでの処理時に生じる不定データの不定タイミン
グを検出し、その際に所定のタイミング信号を第２の切
り替え手段へ出力し、遅延手段にて遅延された不定のタ
イミングに第１の切り替え手段からの遅延されない出力
データを埋め込むよう構成されているので、復号される
データが単一のときは処理速度が早い小規模デコーダに
よりデータをデコーダし、高速にデータを出力する一
方、復号されるデータが２個以上のときは、大規模デコ
ーダによりデータをデコードし、遅延手段にて遅延され
た不定のタイミングに第１の切り替え手段からの遅延さ
れない出力データを埋め込むことで、最終的に出力され
るデータ列を補償し、大規模デコーダの処理速度の遅さ
から生じるデータの損傷を防止する。このことにより、
相対的に画像圧縮伸張装置全体の処理速度を上げること
ができる。したがって、可変長符号の復号伸張処理時の
処理速度を従来に比べて２倍近く高めることが可能であ
り、これまで、リアルタイム処理が困難であった映像信
号に対しても対応化が可能となるという効果がある。
ダおよび大規模デコーダを有し、処理速度の遅い大規模
デコーダでの処理時に生じる不定データの不定タイミン
グを検出し、その際に所定のタイミング信号を第２の切
り替え手段へ出力し、遅延手段にて遅延された不定のタ
イミングに第１の切り替え手段からの遅延されない出力
データを埋め込むよう構成されているので、復号される
データが単一のときは処理速度が早い小規模デコーダに
よりデータをデコーダし、高速にデータを出力する一
方、復号されるデータが２個以上のときは、大規模デコ
ーダによりデータをデコードし、遅延手段にて遅延され
た不定のタイミングに第１の切り替え手段からの遅延さ
れない出力データを埋め込むことで、最終的に出力され
るデータ列を補償し、大規模デコーダの処理速度の遅さ
から生じるデータの損傷を防止する。このことにより、
相対的に画像圧縮伸張装置全体の処理速度を上げること
ができる。したがって、可変長符号の復号伸張処理時の
処理速度を従来に比べて２倍近く高めることが可能であ
り、これまで、リアルタイム処理が困難であった映像信
号に対しても対応化が可能となるという効果がある。
【図１】本発明の第１の実施例の画像圧縮伸張装置にお
けるハフマンデコーダの構成を示す図である。
けるハフマンデコーダの構成を示す図である。
【図２】本発明の第１の実施例の画像圧縮伸張装置にお
けるハフマンデコーダの動作を示すタイミングチャート
である。
けるハフマンデコーダの動作を示すタイミングチャート
である。
【図３】本発明の第２の実施例のＡＤＣＴ方式の画像圧
縮伸張装置における圧縮伸張フローを示す図である。
縮伸張装置における圧縮伸張フローを示す図である。
【図４】本発明の第２の実施例の画像圧縮伸張装置にお
けるブロック歪出現判定のデータ構成を示す図である。
けるブロック歪出現判定のデータ構成を示す図である。
【図５】本発明の第２の実施例におけるブロック歪出現
判定回路の画像圧縮伸張装置を示す図である。
判定回路の画像圧縮伸張装置を示す図である。
【図６】本発明の第３の実施例における画像圧縮伸張装
置を示す図である。
置を示す図である。
【図７】従来の高速ハフマンデコーダの回路構成例を示
す図である。
す図である。
【図８】従来のＡＤＣＴ方式の画像圧縮伸張装置におけ
る圧縮伸張フローを示す図である。
る圧縮伸張フローを示す図である。
【図９】第１の従来例の画像圧縮伸張装置を示す図であ
る。
る。
【図１０】第２の従来例の画像圧縮伸張装置を示す図で
ある。
ある。
５１ 入力データ制御ブロック ５２ ＨＷデコーダ ５２ａ 内部データ格納手段 ５２ｂ 照合手段 ５３ メモリー ５４ 第１のマルチプレクサ ５５ ランレングスカウンタ ５６ データイネーブル発生回路 ５７ 不定タイミング検出回路 ５８ 復号データ量算出回路 ５９，６０，６１，６２ 遅延装置 ６３ 第２のマルチプレクサ ７１ ラスタ／ブロック変換装置 ７２ ２Ｄ−ＤＣＴ装置 ７３ ジグザグ変換装置 ７４ 量子化装置 ７５ エントロピー符号化装置 ７６ エントロピー復号化装置 ７７ 逆量子化装置 ７８ ジグザグ逆変換装置 ７９ ２Ｄ−ＩＤＣＴ装置 ８０ ブロック／ラスタ変換装置 ８１ ブロック歪予測装置 ９１ 第１のＮＯＲ回路 ９２ 第２のＮＯＲ回路 ９３ Ｊ−Ｋ−フリップフロップ ９４ Ｄ−フリップフロップ ８２ タイミング調整装置 ８３ 空間フィルタ装置 ８４ 出力切替装置 １０１ 画像圧縮伸張装置 １０３−１，１０３−２，１０３−３ 信号処理装置 １０４ 内部判定装置 １０５ａ，１０５ｂ 内部遅延装置 １０６ データイネーブル発生回路
Claims (1)
- 【請求項１】 映像信号を圧縮して得られた可変長符号
のデータの復号伸張を行う伸張装置であって、 圧縮された単一のデータを復号する小規模デコーダと、 前記小規模デコーダの略半分の処理速度特性を有し圧縮
された２個以上のデータを復号する大規模デコーダと、 前記小規模デコーダおよび前記大規模デコーダへ同時に
前記圧縮された単一または二個以上のデータを与える入
力データ制御手段と、 前記小規模デコーダからの出力データと大規模デコーダ
からの出力データとを切り替えて出力する第１の切り替
え手段と、 前記第１の切り替え手段からの出力データを単位時間だ
け遅延させて出力する遅延手段と、 所定のタイミング信号に基づいて前記第１の切り替え手
段からの出力データと前記遅延手段からの出力データと
を切り替えて出力する第２の切り替え手段と、 前記第２の切り替え手段を前記遅延手段からの出力デー
タから前記第１の切り替え手段からの出力データに切り
替えるための前記所定のタイミング信号を生成するタイ
ミング制御手段とを備え、 前記小規模デコーダは、受けたデータが単一のデータか
２個以上のデータかを判定する判定手段を有し、 前記タイミング制御手段は、 前記小規模デコーダの前記判定手段での判定信号に基づ
いて、前記第１の切り替え手段が前記小規模デコーダか
らの出力データから前記大規模デコーダからの出力デー
タに切り替わった際に生じる不定データを検出する不定
タイミング検出手段と、 前記不定タイミング検出手段からの信号に基づいて前記
所定のタイミング信号を前記第２の切り替え手段へ出力
するタイミング信号出力手段とを備える画像伸張装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23309494A JP2829246B2 (ja) | 1994-09-28 | 1994-09-28 | 画像伸張装置 |
| US08/534,032 US5710598A (en) | 1994-09-28 | 1995-09-26 | Picture compressing and expanding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23309494A JP2829246B2 (ja) | 1994-09-28 | 1994-09-28 | 画像伸張装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10172869A Division JPH118852A (ja) | 1998-06-19 | 1998-06-19 | 画像圧縮伸張装置 |
| JP10172870A Division JPH118853A (ja) | 1998-06-19 | 1998-06-19 | 画像圧縮伸張装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0898176A JPH0898176A (ja) | 1996-04-12 |
| JP2829246B2 true JP2829246B2 (ja) | 1998-11-25 |
Family
ID=16949692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23309494A Expired - Fee Related JP2829246B2 (ja) | 1994-09-28 | 1994-09-28 | 画像伸張装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5710598A (ja) |
| JP (1) | JP2829246B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW290777B (en) * | 1996-04-20 | 1996-11-11 | United Microelectronics Corp | Video compression digital signal decoder and decoding method thereof |
| JP2000232649A (ja) | 1998-12-10 | 2000-08-22 | Fujitsu Ltd | Ｍｐｅｇビデオ復号器及びｍｐｅｇビデオ復号方法 |
| US6721957B1 (en) * | 1999-08-16 | 2004-04-13 | Georgia Tech Research Corporation | System and method for maximizing bandwidth efficiency in a digital video program stream |
| US6603413B2 (en) | 2001-02-07 | 2003-08-05 | Canon Kabushiki Kaisha | Variable-length decoding apparatus and method |
| US6965785B2 (en) * | 2001-07-17 | 2005-11-15 | Wildseed Ltd. | Cooperative wireless luminescent imagery |
| US8566376B2 (en) * | 2010-07-30 | 2013-10-22 | Chevron U.S.A. Inc. | System and method for data compression using a field programmable gate array |
| MX2015005878A (es) * | 2015-05-11 | 2016-11-10 | Univ Nac Autónoma De México | Sistema de memoria asociativa basada en la abstraccion diagramatica de contenidos especificados como estructuras atributo-valor. |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68905214T2 (de) * | 1988-04-15 | 1993-09-09 | Philips Nv | Einrichtung zur kodierung von signalen, die eine folge von bildern darstellen und uebertragungssystem von fernsehbildern mit hoher aufloesung mit einer solchen einrichtung. |
| US5510842A (en) * | 1994-05-04 | 1996-04-23 | Matsushita Electric Corporation Of America | Parallel architecture for a high definition television video decoder having multiple independent frame memories |
| US5532744A (en) * | 1994-08-22 | 1996-07-02 | Philips Electronics North America Corporation | Method and apparatus for decoding digital video using parallel processing |
-
1994
- 1994-09-28 JP JP23309494A patent/JP2829246B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-26 US US08/534,032 patent/US5710598A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0898176A (ja) | 1996-04-12 |
| US5710598A (en) | 1998-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552576B1 (ko) | Ｍｐｅｇ 호환 가능한 디지털 신호 처리 시스템 및 ｍｐｅｇ 코딩된 이미지를 나타내는 데이터의 데이터스트림을 처리하기 위한 방법 | |
| EP0673171B1 (en) | Video decoder | |
| JPH104550A (ja) | Ｍｐｅｇ−２復号方法及びｍｐｅｇ−２ビデオ復号器 | |
| KR20000057295A (ko) | 재압축을 사용하는 메모리 관리 시스템을 위한 영상 요소 프로세서 | |
| JPH0686262A (ja) | 画像符号化装置 | |
| JPH06237386A (ja) | 画像処理装置 | |
| JP2000506715A (ja) | Ｍｐｅｇ―２ビデオデータ用二重速度可変長デコーダおよび復号化アーキテクチャ | |
| JP2829246B2 (ja) | 画像伸張装置 | |
| JPH07222164A (ja) | ディジタルビデオ・ビットストリームコーダ | |
| JPH11251919A (ja) | メモリ必要量削減方法 | |
| JP2002112268A (ja) | 圧縮画像データ復号装置 | |
| JPH118852A (ja) | 画像圧縮伸張装置 | |
| JPH118853A (ja) | 画像圧縮伸張装置 | |
| JP3653799B2 (ja) | 画像符号化装置 | |
| JPH07135652A (ja) | 静止画データの圧縮方法及び装置、静止画データの伸長方法及び装置 | |
| JPH08205143A (ja) | 並列復号化装置 | |
| JPH05168000A (ja) | 動画像データの符号化方式および復号方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140918 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |