JP3320486B2 - パワーアンプの保護回路 - Google Patents
パワーアンプの保護回路Info
- Publication number
- JP3320486B2 JP3320486B2 JP07084693A JP7084693A JP3320486B2 JP 3320486 B2 JP3320486 B2 JP 3320486B2 JP 07084693 A JP07084693 A JP 07084693A JP 7084693 A JP7084693 A JP 7084693A JP 3320486 B2 JP3320486 B2 JP 3320486B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- power amplifier
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Description
【０００１】
【産業上の利用分野】本発明はオーディオ用のパワーア
ンプに係り、特にパワーアンプの保護回路に関する。
ンプに係り、特にパワーアンプの保護回路に関する。
【０００２】
【従来の技術】一般に、パワーアンプには、動作異常時
にスピーカを保護するスピーカ保護回路や、パワーアン
プ自体を保護するアンプ保護回路が設けられている。
にスピーカを保護するスピーカ保護回路や、パワーアン
プ自体を保護するアンプ保護回路が設けられている。
【０００３】スピーカ保護回路は、パワーアンプの出力
端子にＤＣ電圧が発生した場合に出力端子とスピーカと
の間に介在されたスピーカ保護リレーの接点を開いてパ
ワーアンプとスピーカとの間の接続を断つようにしたも
のがほとんどである。
端子にＤＣ電圧が発生した場合に出力端子とスピーカと
の間に介在されたスピーカ保護リレーの接点を開いてパ
ワーアンプとスピーカとの間の接続を断つようにしたも
のがほとんどである。
【０００４】一方、アンプ保護回路は、回路各部の電源
電圧の異常を検出し、電源回路を保護するリレーを開く
か、または異常電流自体でヒューズが切れるように構成
されている。これらの保護リレーやヒューズは電源回路
の共通点である一次側（電源トランスの一次側）に設け
られ、かつ、二次側にも各主要回路ごとにヒューズが個
別的に介在されている。この回路別にヒューズを挿入す
るのは、電源一次側の主ヒューズがパワーアンプの定格
出力時に溶断しない値に設定しているため、電圧増幅段
等の付属回路の異常では主ヒューズが溶断せず、その対
策として、各回路別の保護が必要となるからである。
電圧の異常を検出し、電源回路を保護するリレーを開く
か、または異常電流自体でヒューズが切れるように構成
されている。これらの保護リレーやヒューズは電源回路
の共通点である一次側（電源トランスの一次側）に設け
られ、かつ、二次側にも各主要回路ごとにヒューズが個
別的に介在されている。この回路別にヒューズを挿入す
るのは、電源一次側の主ヒューズがパワーアンプの定格
出力時に溶断しない値に設定しているため、電圧増幅段
等の付属回路の異常では主ヒューズが溶断せず、その対
策として、各回路別の保護が必要となるからである。
【０００５】
【発明が解決しようとする課題】従来のスピーカ保護回
路では、スピーカ保護リレーを用いているため、コスト
高となり、また音質の劣化の原因となっていた。
路では、スピーカ保護リレーを用いているため、コスト
高となり、また音質の劣化の原因となっていた。
【０００６】一方、従来のアンプ保護回路では、各回路
別のヒューズを用いているため、回路構成の複雑化、コ
スト高となる点が問題となる。本発明の第１の目的は、
スピーカ保護リレーを不要とする保護回路を提供するこ
とにある。
別のヒューズを用いているため、回路構成の複雑化、コ
スト高となる点が問題となる。本発明の第１の目的は、
スピーカ保護リレーを不要とする保護回路を提供するこ
とにある。
【０００７】本発明の第２の目的は、電源二次側の各回
路別の保護ヒューズを不要とする保護回路を提供するこ
とにある。本発明の第３の目的は、スピーカ保護リレー
を排除し、かつ回路別保護ヒューズを排除するこによ
り、部品点数の減少とともに安全性を向上しうる保護回
路を提供することにある。
路別の保護ヒューズを不要とする保護回路を提供するこ
とにある。本発明の第３の目的は、スピーカ保護リレー
を排除し、かつ回路別保護ヒューズを排除するこによ
り、部品点数の減少とともに安全性を向上しうる保護回
路を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、図１に示すように、パワー
アンプ１の出力電圧Ｖout に生じる直流電圧を検出して
その直流電圧検出信号ＶD1を出力する直流電圧検出回路
２と、前記直流電圧検出信号ＶD1に基づいて前記パワー
アンプ１の動作をカットオフ状態に制御するカットオフ
制御回路３と、前記カットオフ状態とされたパワーアン
プ１の出力電圧に直流電圧が含まれる場合に、電源遮断
信号Ｖoff を出力する故障判別回路４と、前記電源遮断
信号Ｖoff により当該パワーアンプ１の電源を遮断する
電源保護回路６と、を備えて構成される。
に、請求項１記載の発明は、図１に示すように、パワー
アンプ１の出力電圧Ｖout に生じる直流電圧を検出して
その直流電圧検出信号ＶD1を出力する直流電圧検出回路
２と、前記直流電圧検出信号ＶD1に基づいて前記パワー
アンプ１の動作をカットオフ状態に制御するカットオフ
制御回路３と、前記カットオフ状態とされたパワーアン
プ１の出力電圧に直流電圧が含まれる場合に、電源遮断
信号Ｖoff を出力する故障判別回路４と、前記電源遮断
信号Ｖoff により当該パワーアンプ１の電源を遮断する
電源保護回路６と、を備えて構成される。
【０００９】請求項２に記載の発明は、請求項１記載の
パワーアンプの保護回路において、前記パワーアンプが
含まれる装置回路内の電源電圧を監視し、当該電源電圧
に異常電圧が発生したとき、または、当該パワーアンプ
内の電源電圧が消失したときに、異常電圧検出信号Ｖ D3
を出力する電源電圧監視回路８と、前記異常電圧検出信
号Ｖ D3 により前記パワーアンプの一対のプッシュプル両
出力トランジスタ双方を同時にターンオンさせる強制駆
動回路９と、をさらに備え、前記電源保護回路６は、前
記強制駆動時に前記両出力トランジスタを流れる電流Ｉ
S によって当該装置回路の電源を遮断するように構成さ
れる。
パワーアンプの保護回路において、前記パワーアンプが
含まれる装置回路内の電源電圧を監視し、当該電源電圧
に異常電圧が発生したとき、または、当該パワーアンプ
内の電源電圧が消失したときに、異常電圧検出信号Ｖ D3
を出力する電源電圧監視回路８と、前記異常電圧検出信
号Ｖ D3 により前記パワーアンプの一対のプッシュプル両
出力トランジスタ双方を同時にターンオンさせる強制駆
動回路９と、をさらに備え、前記電源保護回路６は、前
記強制駆動時に前記両出力トランジスタを流れる電流Ｉ
S によって当該装置回路の電源を遮断するように構成さ
れる。
【００１０】請求項３に記載の発明は、図７に示すよう
に、プッシュプル形パワーアンプ１の出力電圧に生じる
直流電圧を検出してその直流電圧検出信号Ｖ D1 を出力す
る直流電圧検出回路２と、前記直流電圧検出信号Ｖ D1 に
基づいて前記パワーアンプ１の動作をカットオフ状態に
制御するカットオフ制御回路３と、前記カットオフ状態
とされたパワーアンプ１の出力電圧Ｖ OUT に直流電圧が
含まれる場合に、第１の異常電圧検出信号Ｖ D4 を出力す
る故障判別回路４と、前記プッシュプル形パワーアンプ
が含まれる装置回路内の電源電圧を監視し、当該電源電
圧に異常電圧が発生したとき第２の異常電圧検出信号Ｖ
D3 を出力する電源電圧監視回路８と、前記第１あるいは
第２の異常電圧検出信号Ｖ D4 ，Ｖ D3 により前記パワーア
ンプ回路のプッシュプル両出力トランジスタを同時にタ
ーンオンさせる強制駆動回路と、がステレオ左右両チャ
ンネル側回路のそれぞれに設けられ、前記第１の異常電
圧検出信号が自己のチャンネルおよび他方のチャンネル
の強制駆動回路に与える回路を有し、前記強制駆動時に
前記両出力トランジスタを流れる電流によって当該装置
回路の電源を遮断すべく当該電源回路の共通点に設けら
れた電源保護回路５を備えて構成される。
に、プッシュプル形パワーアンプ１の出力電圧に生じる
直流電圧を検出してその直流電圧検出信号Ｖ D1 を出力す
る直流電圧検出回路２と、前記直流電圧検出信号Ｖ D1 に
基づいて前記パワーアンプ１の動作をカットオフ状態に
制御するカットオフ制御回路３と、前記カットオフ状態
とされたパワーアンプ１の出力電圧Ｖ OUT に直流電圧が
含まれる場合に、第１の異常電圧検出信号Ｖ D4 を出力す
る故障判別回路４と、前記プッシュプル形パワーアンプ
が含まれる装置回路内の電源電圧を監視し、当該電源電
圧に異常電圧が発生したとき第２の異常電圧検出信号Ｖ
D3 を出力する電源電圧監視回路８と、前記第１あるいは
第２の異常電圧検出信号Ｖ D4 ，Ｖ D3 により前記パワーア
ンプ回路のプッシュプル両出力トランジスタを同時にタ
ーンオンさせる強制駆動回路と、がステレオ左右両チャ
ンネル側回路のそれぞれに設けられ、前記第１の異常電
圧検出信号が自己のチャンネルおよび他方のチャンネル
の強制駆動回路に与える回路を有し、前記強制駆動時に
前記両出力トランジスタを流れる電流によって当該装置
回路の電源を遮断すべく当該電源回路の共通点に設けら
れた電源保護回路５を備えて構成される。
【００１１】
【００１２】
【作用】請求項１記載の発明によれば、直流電圧検出回
路２はパワーアンプ１の出力電圧Ｖout に生じる直流電
圧を検出する。その直流電圧検出信号ＶD1により、カッ
トオフ制御回路３はパワーアンプ１を動作状態とするバ
イアス電圧ＶB を遮断してパワーアンプ１の動作を一旦
カットオフ状態にする。このカットオフ状態になっても
依然として出力電圧Ｖout に直流電圧が存在する場合、
直流電圧検出回路２は直流電圧検出信号ＶD2を故障判別
回路４に出力し続ける。故障判別回路４はこの状態を検
知すると電源遮断信号Ｖoff を電源保護回路６に送る。
電源保護回路６は電源回路５を遮断し、電源供給を停止
する。その結果パワーアンプ１の動作が停止し、スピー
カは保護される。
路２はパワーアンプ１の出力電圧Ｖout に生じる直流電
圧を検出する。その直流電圧検出信号ＶD1により、カッ
トオフ制御回路３はパワーアンプ１を動作状態とするバ
イアス電圧ＶB を遮断してパワーアンプ１の動作を一旦
カットオフ状態にする。このカットオフ状態になっても
依然として出力電圧Ｖout に直流電圧が存在する場合、
直流電圧検出回路２は直流電圧検出信号ＶD2を故障判別
回路４に出力し続ける。故障判別回路４はこの状態を検
知すると電源遮断信号Ｖoff を電源保護回路６に送る。
電源保護回路６は電源回路５を遮断し、電源供給を停止
する。その結果パワーアンプ１の動作が停止し、スピー
カは保護される。
【００１３】請求項２に記載の発明によれば、パワーア
ンプ１内の回路（例えば電圧増幅段等）の電源電圧値を
監視し、例えば、当該電源電圧値がゼロになった場合、
電源異常検出信号Ｖ D3 を出力する。すると、強制駆動回
路９はパワーアンプ１内の出力段トランジスタの正側お
よび負側の両トランジスタに同時にバイパス電流を供給
し貫通電流Ｉ S を流す。その結果、電源回路５の一次側
にも大電流が流れるので、一次側の電源保護回路６が働
き、電源が遮断される。従って、２つの保護回路の相補
的動作による２重の安全性を確保することが可能とな
る。
ンプ１内の回路（例えば電圧増幅段等）の電源電圧値を
監視し、例えば、当該電源電圧値がゼロになった場合、
電源異常検出信号Ｖ D3 を出力する。すると、強制駆動回
路９はパワーアンプ１内の出力段トランジスタの正側お
よび負側の両トランジスタに同時にバイパス電流を供給
し貫通電流Ｉ S を流す。その結果、電源回路５の一次側
にも大電流が流れるので、一次側の電源保護回路６が働
き、電源が遮断される。従って、２つの保護回路の相補
的動作による２重の安全性を確保することが可能とな
る。
【００１４】請求項３に記載の発明によれば、一方のチ
ャンネルの故障判別回路４から出力された第１の異常電
圧検出信号Ｖ D4 は、他方のチャンネルの故障判別回路４
にも与えられるので、故障した側のチャンネルの出力ト
ランジスタに貫通電流Ｉ S を流すことができなくても、
他方のチャンネルの出力トランジスタで貫通電圧Ｉ S を
流すことができるので、結果的に電源保護回路６を働か
せることができる、安全性を向上しうる。
ャンネルの故障判別回路４から出力された第１の異常電
圧検出信号Ｖ D4 は、他方のチャンネルの故障判別回路４
にも与えられるので、故障した側のチャンネルの出力ト
ランジスタに貫通電流Ｉ S を流すことができなくても、
他方のチャンネルの出力トランジスタで貫通電圧Ｉ S を
流すことができるので、結果的に電源保護回路６を働か
せることができる、安全性を向上しうる。
【００１５】
【００１６】
【実施例】次に、本発明の好適な実施例を図面に基づい
て説明する。 ［１］第１実施例 図１〜図３に本発明の第１実施例を示す。なお、以下の
説明ではステレオの片チャンネル分について説明する。
て説明する。 ［１］第１実施例 図１〜図３に本発明の第１実施例を示す。なお、以下の
説明ではステレオの片チャンネル分について説明する。
【００１７】図１に示すように、パワーアンプ１の出力
端子ＯＵＴには直流電圧検出回路２が接続されている。
直流電圧検出回路２は、出力電圧Ｖout に生じるＤＣ電
圧を検出する回路であり、正のＤＣ電圧および負のＤＣ
電圧の双方を検出する構成となっている。直流電圧検出
回路２は、出力電圧Ｖout にＤＣ電圧が存在するとき、
直流電圧検出信号ＶD1をカットオフ制御回路３に出力
し、同様に直流電圧検出信号ＶD2を故障判別回路４に出
力する。
端子ＯＵＴには直流電圧検出回路２が接続されている。
直流電圧検出回路２は、出力電圧Ｖout に生じるＤＣ電
圧を検出する回路であり、正のＤＣ電圧および負のＤＣ
電圧の双方を検出する構成となっている。直流電圧検出
回路２は、出力電圧Ｖout にＤＣ電圧が存在するとき、
直流電圧検出信号ＶD1をカットオフ制御回路３に出力
し、同様に直流電圧検出信号ＶD2を故障判別回路４に出
力する。
【００１８】カットオフ制御回路３は、モノステーブル
マルチバイブレータ等の時定数回路（図示せず）と、パ
ワーアンプ１内のドライブ段をカットオフするカットオ
フ回路からなる。カットオフ回路は、電圧合成回路３Ａ
（図２参照）とバイアス電圧設定回路３Ｂ（図３参照）
を含み、詳細は後述する。このカットオフ制御回路３は
設定時定数の時間（例えば、数ｓｅｃ）だけ、パワーア
ンプ１を意図的にカットオフするための回路である。
マルチバイブレータ等の時定数回路（図示せず）と、パ
ワーアンプ１内のドライブ段をカットオフするカットオ
フ回路からなる。カットオフ回路は、電圧合成回路３Ａ
（図２参照）とバイアス電圧設定回路３Ｂ（図３参照）
を含み、詳細は後述する。このカットオフ制御回路３は
設定時定数の時間（例えば、数ｓｅｃ）だけ、パワーア
ンプ１を意図的にカットオフするための回路である。
【００１９】故障判別回路４は、ＣＲ時定数回路等のタ
イマー回路であり、直流電圧検出回路２からの直流電圧
検出信号ＶD2がパワーアンプ１をカットオフさせてもな
お一定時間（例えば、１ｓｅｃ）以上維持される場合に
故障と判断して電源遮断信号Ｖoff を電源保護回路６に
出力する。
イマー回路であり、直流電圧検出回路２からの直流電圧
検出信号ＶD2がパワーアンプ１をカットオフさせてもな
お一定時間（例えば、１ｓｅｃ）以上維持される場合に
故障と判断して電源遮断信号Ｖoff を電源保護回路６に
出力する。
【００２０】電源保護回路６は電源回路５の一次側（電
源トランスの一次側）に設けられ、電源保護リレーのリ
レー接点Ｒy およびヒューズＦが直列に接続されてな
る。電源保護回路６は電源遮断信号Ｖoff が与えられる
と電源保護リレーのリレー接点Ｒy を開く。
源トランスの一次側）に設けられ、電源保護リレーのリ
レー接点Ｒy およびヒューズＦが直列に接続されてな
る。電源保護回路６は電源遮断信号Ｖoff が与えられる
と電源保護リレーのリレー接点Ｒy を開く。
【００２１】図２に、カットオフ制御回路３の電圧合成
回路３Ａとパワーアンプ１の回路例を示す。電圧合成回
路３Ａは、バイアス電圧発生回路３Ｂ（図３）から供給
されるバイアス電圧ＶA を所定の分圧比で分圧する分圧
抵抗Ｒ3 〜Ｒ6 からなる。分圧抵抗Ｒ4 とＲ5 の接続中
点にプリアンプ７の出力端が接続され、抵抗Ｒ3 とＲ4
の接続点がドライブトランジスタＱ2 のベースに、抵抗
Ｒ5 とＲ6 の接続点がドライブトランジスタＱ3 のベー
スにそれぞれ接続されている。ドライブトランジスタＱ
2 のベースとドライブトランジスタＱ3 のベース間に亘
って接続されている１１は、温度補償付直流バイアス設
定回路であり、ドライブトランジスタＱ2 とドライブト
ランジスタＱ3 のベース相互間にトランジスタＱ1 のコ
レクタ・エミッタ間電圧の直流バイアス電圧を供給す
る。ｐｎｐ形のパワートランジスタＱ4 、ｎｐｎ形のパ
ワートランジスタＱ5 はコレクタ出力形の出力段を構成
する。その共通コレクタ接続点から出力端子ＯＵＴが導
出され、かつ、プリアンプ７への帰還ループが接続され
ている。抵抗Ｒ1 およびＲ2 は回路全体のゲインを定め
る帰還ループをなし、コンデンサＣ1 は直流分をカット
して直流的には１００％の負帰還をかけるためのための
ものである。抵抗Ｒ12，Ｒ11は局部帰還回路である。分
圧抵抗Ｒ3 の一端とＲ6 の他端間にはバイアス電圧±Ｖ
A がバイアス電圧発生回路３Ｂから供給される。
回路３Ａとパワーアンプ１の回路例を示す。電圧合成回
路３Ａは、バイアス電圧発生回路３Ｂ（図３）から供給
されるバイアス電圧ＶA を所定の分圧比で分圧する分圧
抵抗Ｒ3 〜Ｒ6 からなる。分圧抵抗Ｒ4 とＲ5 の接続中
点にプリアンプ７の出力端が接続され、抵抗Ｒ3 とＲ4
の接続点がドライブトランジスタＱ2 のベースに、抵抗
Ｒ5 とＲ6 の接続点がドライブトランジスタＱ3 のベー
スにそれぞれ接続されている。ドライブトランジスタＱ
2 のベースとドライブトランジスタＱ3 のベース間に亘
って接続されている１１は、温度補償付直流バイアス設
定回路であり、ドライブトランジスタＱ2 とドライブト
ランジスタＱ3 のベース相互間にトランジスタＱ1 のコ
レクタ・エミッタ間電圧の直流バイアス電圧を供給す
る。ｐｎｐ形のパワートランジスタＱ4 、ｎｐｎ形のパ
ワートランジスタＱ5 はコレクタ出力形の出力段を構成
する。その共通コレクタ接続点から出力端子ＯＵＴが導
出され、かつ、プリアンプ７への帰還ループが接続され
ている。抵抗Ｒ1 およびＲ2 は回路全体のゲインを定め
る帰還ループをなし、コンデンサＣ1 は直流分をカット
して直流的には１００％の負帰還をかけるためのための
ものである。抵抗Ｒ12，Ｒ11は局部帰還回路である。分
圧抵抗Ｒ3 の一端とＲ6 の他端間にはバイアス電圧±Ｖ
A がバイアス電圧発生回路３Ｂから供給される。
【００２２】図２において、バイアス電圧±ＶA が与え
られているときは、プリアンプ７からの信号が抵抗
Ｒ4 ，Ｒ5 を介してドライブトランジスタＱ2 ，Ｑ3 の
ベースに与えられると共にバイアス電圧±ＶB が供給さ
れ、パワートランジスタＱ4 ，Ｑ5 はドライブトランジ
スタＱ2 ，Ｑ3 によって駆動され、Ｂ級プッシュプル増
幅動作が行われる。
られているときは、プリアンプ７からの信号が抵抗
Ｒ4 ，Ｒ5 を介してドライブトランジスタＱ2 ，Ｑ3 の
ベースに与えられると共にバイアス電圧±ＶB が供給さ
れ、パワートランジスタＱ4 ，Ｑ5 はドライブトランジ
スタＱ2 ，Ｑ3 によって駆動され、Ｂ級プッシュプル増
幅動作が行われる。
【００２３】いま、バイアス電圧±ＶA が遮断すると、
ドライブトランジスタＱ2 ，Ｑ3 はカットオフ状態とな
り、したがって、パワートランジスタＱ4 ，Ｑ5 もカッ
トオフとなり、プリアンプ７の出力電圧は出力端子ＯＵ
Ｔから出力されなくなる。このように、バイアス電圧±
ＶA の印加の有無によりパワーアンプ１のカットオフを
制御できる。
ドライブトランジスタＱ2 ，Ｑ3 はカットオフ状態とな
り、したがって、パワートランジスタＱ4 ，Ｑ5 もカッ
トオフとなり、プリアンプ７の出力電圧は出力端子ＯＵ
Ｔから出力されなくなる。このように、バイアス電圧±
ＶA の印加の有無によりパワーアンプ１のカットオフを
制御できる。
【００２４】図３に、カットオフ制御回路３のバイアス
電圧発生回路３Ｂと電源回路の例を示す。バイアス電圧
発生回路３Ｂは副電源回路５Ｂに接続されており、直流
電圧検出回路２から直流電圧検出信号ＶD1が無い条件に
おいて、副電源回路５Ｂからの電源電圧をバイアス電圧
±ＶA として出力する。
電圧発生回路３Ｂと電源回路の例を示す。バイアス電圧
発生回路３Ｂは副電源回路５Ｂに接続されており、直流
電圧検出回路２から直流電圧検出信号ＶD1が無い条件に
おいて、副電源回路５Ｂからの電源電圧をバイアス電圧
±ＶA として出力する。
【００２５】すなわち、バイアス電圧＋ＶA 側にはスイ
ッチングトランジスタＱ8 のエミッタ・コレクタが直列
に挿入され、バイアス電圧−ＶA 側にはスイッチングト
ランジスタＱ11のエミッタ・コレクタが直列に挿入され
ている。直流電圧検出信号ＶD1はインバータにより反転
されてスイッチトランジスタＱ9 のベースに供給され
る。トランジスタＱ9 のエミッタは基準電圧設定用トラ
ンジスタＱ10のエミッタに接続されている。トランジス
タＱ10のベースは接地され、コレクタは抵抗Ｒ20を介し
てトランジスタＱ11のベースに接続されている。トラン
ジスタＱ9 のコレクタは抵抗Ｒ18を介してトランジスタ
Ｑ8 のベースに接続されている。抵抗Ｒ17，Ｒ19は各ト
ランジスタＱ8 ，Ｑ9 をカットオフにするショート用の
抵抗である。
ッチングトランジスタＱ8 のエミッタ・コレクタが直列
に挿入され、バイアス電圧−ＶA 側にはスイッチングト
ランジスタＱ11のエミッタ・コレクタが直列に挿入され
ている。直流電圧検出信号ＶD1はインバータにより反転
されてスイッチトランジスタＱ9 のベースに供給され
る。トランジスタＱ9 のエミッタは基準電圧設定用トラ
ンジスタＱ10のエミッタに接続されている。トランジス
タＱ10のベースは接地され、コレクタは抵抗Ｒ20を介し
てトランジスタＱ11のベースに接続されている。トラン
ジスタＱ9 のコレクタは抵抗Ｒ18を介してトランジスタ
Ｑ8 のベースに接続されている。抵抗Ｒ17，Ｒ19は各ト
ランジスタＱ8 ，Ｑ9 をカットオフにするショート用の
抵抗である。
【００２６】図３において、直流電圧検出信号ＶD1が無
い、すなわちローレベルのとき、トランジスタＱ9 がＯ
Ｎとなり、Ｑ10のベース電流が流れてＱ10がＯＮとな
り、Ｑ8 のベース電流が流れてＱ8 がＯＮとなり、一
方、Ｑ11もＯＮとなるので、Ｑ8からバイアス電圧＋Ｖ
A 、Ｑ11がバイアス電圧−ＶA がそれぞれ同時に出力さ
れる。
い、すなわちローレベルのとき、トランジスタＱ9 がＯ
Ｎとなり、Ｑ10のベース電流が流れてＱ10がＯＮとな
り、Ｑ8 のベース電流が流れてＱ8 がＯＮとなり、一
方、Ｑ11もＯＮとなるので、Ｑ8からバイアス電圧＋Ｖ
A 、Ｑ11がバイアス電圧−ＶA がそれぞれ同時に出力さ
れる。
【００２７】以上の構成において、次に全体動作を説明
する。パワーアンプ１からの出力電圧Ｖout にＤＣ電圧
が生じると、直流電圧検出回路２から直流電圧検出信号
ＶD1がカットオフ制御回路３に出力される。カットオフ
制御回路３は数ｓｅｃだけバイアス電圧±ＶA を電圧合
成回路３Ａに対して遮断し、ドライブトランジスタ
Ｑ2 ，Ｑ3 ，パワートランジスタＱ4 ，Ｑ5 をカットオ
フにする。このとき、カットオフしたにもかかわらず出
力電圧Ｖout に依然としてＤＣ電圧が含まれる場合、故
障判別回路４は電源遮断信号Ｖoff を電源保護回路６の
リレー接点Ｒy に出力する。リレー接点Ｒy は電源遮断
信号Ｖoff の入力に伴なって開となり、電源回路５の電
源は遮断され、パワーアンプ１は動作を停止する。よっ
て、出力電圧Ｖout がスピーカのボイスコイルに供給さ
れなくなり、スピーカは保護される。 ［II］第２実施例 図４に本発明の第２実施例を示す。この第２実施例は、
パワーアンプ回路内の出力トランジスタの駆動電源電圧
を除く他の電源電圧、例えば電圧増幅段に用いられる電
源電圧の異常（電圧がゼロになる等）を監視し、異常時
に出力トランジスタを強制点狐させることにより、電源
一次側の保護回路を動作させて電源を遮断するようにし
たものである。
する。パワーアンプ１からの出力電圧Ｖout にＤＣ電圧
が生じると、直流電圧検出回路２から直流電圧検出信号
ＶD1がカットオフ制御回路３に出力される。カットオフ
制御回路３は数ｓｅｃだけバイアス電圧±ＶA を電圧合
成回路３Ａに対して遮断し、ドライブトランジスタ
Ｑ2 ，Ｑ3 ，パワートランジスタＱ4 ，Ｑ5 をカットオ
フにする。このとき、カットオフしたにもかかわらず出
力電圧Ｖout に依然としてＤＣ電圧が含まれる場合、故
障判別回路４は電源遮断信号Ｖoff を電源保護回路６の
リレー接点Ｒy に出力する。リレー接点Ｒy は電源遮断
信号Ｖoff の入力に伴なって開となり、電源回路５の電
源は遮断され、パワーアンプ１は動作を停止する。よっ
て、出力電圧Ｖout がスピーカのボイスコイルに供給さ
れなくなり、スピーカは保護される。 ［II］第２実施例 図４に本発明の第２実施例を示す。この第２実施例は、
パワーアンプ回路内の出力トランジスタの駆動電源電圧
を除く他の電源電圧、例えば電圧増幅段に用いられる電
源電圧の異常（電圧がゼロになる等）を監視し、異常時
に出力トランジスタを強制点狐させることにより、電源
一次側の保護回路を動作させて電源を遮断するようにし
たものである。
【００２８】図４において、電源電圧監視回路８にはパ
ワーアンプ回路内の必要部分の電源電圧の検出信号ＶD4
（信号は複数あるが、説明を簡単にするため同一の符号
を用いる）が入力される。
ワーアンプ回路内の必要部分の電源電圧の検出信号ＶD4
（信号は複数あるが、説明を簡単にするため同一の符号
を用いる）が入力される。
【００２９】電源電圧監視回路８は、図示しないが、例
えば電源電圧が＋１２Ｖと−１２Ｖを合成抵抗により合
成することにより、通常時に０Ｖに保たれる中点電位を
生成し、その中点電位をスイッチングトランジスタのベ
ースに与え、電源電圧±１２Ｖにバランスがくずれたと
き上記スイッチングトランジスタがターンオンして電源
異常検出信号ＶD3を出力するように構成すればよい。こ
の電源電圧監視回路８自体は現存する公知の回路の適用
が可能である。電源異常検出信号ＶD3は強制駆動回路９
に送られる。
えば電源電圧が＋１２Ｖと−１２Ｖを合成抵抗により合
成することにより、通常時に０Ｖに保たれる中点電位を
生成し、その中点電位をスイッチングトランジスタのベ
ースに与え、電源電圧±１２Ｖにバランスがくずれたと
き上記スイッチングトランジスタがターンオンして電源
異常検出信号ＶD3を出力するように構成すればよい。こ
の電源電圧監視回路８自体は現存する公知の回路の適用
が可能である。電源異常検出信号ＶD3は強制駆動回路９
に送られる。
【００３０】強制駆動回路９は、電源異常検出信号ＶD3
によりパワーアンプ１内の出力トランジスタＱ8 ，Ｑ9
（図５参照）を同時に強制ターンオンさせ、出力トラン
ジスタＱ8 ，Ｑ9 の双方を貫通する貫通電流ＩS を流す
回路である。
によりパワーアンプ１内の出力トランジスタＱ8 ，Ｑ9
（図５参照）を同時に強制ターンオンさせ、出力トラン
ジスタＱ8 ，Ｑ9 の双方を貫通する貫通電流ＩS を流す
回路である。
【００３１】図５に、強制駆動回路９とパワーアンプ１
の出力段の具体例を示す。この出力段はエミッタフォロ
ア形のプッシュプル増幅回路の例である。図５におい
て、出力トランジスタＱ8 ，Ｑ9 の電源±ＶCC間にサイ
リスタ接続のトランジタＱ6 ，Ｑ7 が接続されている。
トランジタＱ6 のコレクタはダイオードＤ3 を介して出
力トランジスタＱ8 のベースに接続され、駆動制御信号
ＶSを供給するようになっている。トランジスタＱ7 の
コレクタも同様にしてダイオードＤ4 を介して出力トラ
ンシスタＱ9 のベースに接続されて駆動制御信号ＶSを
供給するようになっている。この強制駆動回路９の回路
動作については全体動作の説明とともに後述する。
の出力段の具体例を示す。この出力段はエミッタフォロ
ア形のプッシュプル増幅回路の例である。図５におい
て、出力トランジスタＱ8 ，Ｑ9 の電源±ＶCC間にサイ
リスタ接続のトランジタＱ6 ，Ｑ7 が接続されている。
トランジタＱ6 のコレクタはダイオードＤ3 を介して出
力トランジスタＱ8 のベースに接続され、駆動制御信号
ＶSを供給するようになっている。トランジスタＱ7 の
コレクタも同様にしてダイオードＤ4 を介して出力トラ
ンシスタＱ9 のベースに接続されて駆動制御信号ＶSを
供給するようになっている。この強制駆動回路９の回路
動作については全体動作の説明とともに後述する。
【００３２】図６は、強制駆動回路９をコレクタ出力形
の出力段（Ｑ4 ，Ｑ5 ）を有するパワーアンプ１に適用
した場合の例を示している。強制駆動回路９からの駆動
制御信号ＶS はトランジスタＱ6 のコレクタからダイオ
ードＤ3 を介してドライブトランジスタＱ2 のベースに
与えられ、同様にドライブトランジスタＱ2 のベースか
らダイオードＤ4 を介してトランジスタＱ7 のコレクタ
に吸収されるようになっている。
の出力段（Ｑ4 ，Ｑ5 ）を有するパワーアンプ１に適用
した場合の例を示している。強制駆動回路９からの駆動
制御信号ＶS はトランジスタＱ6 のコレクタからダイオ
ードＤ3 を介してドライブトランジスタＱ2 のベースに
与えられ、同様にドライブトランジスタＱ2 のベースか
らダイオードＤ4 を介してトランジスタＱ7 のコレクタ
に吸収されるようになっている。
【００３３】次に、全体動作を説明する。図４を参照し
て、いま、回路内電源電圧に異常が発生し、電源電圧監
視回路８から電源異常検出信号ＶD3が出力されたとす
る。次に、図５を参照して、強制駆動回路９では電源電
圧監視回路８からの電源異常検出信号ＶD3（接地電位も
しくは負電位）が抵抗Ｒ21を介してトランジスタＱ6 の
ベースに与えられる。すると、トランジスタＱ6 がター
ンオンし、コレクタ電流が流れるので、同時にトランジ
スタＱ7 もターンオンとなる。トランジスタＱ6 のター
ンオンにより＋ＶCCの電源電圧に基づく駆動制御信号Ｖ
S がダイオードＤ3 を介して出力トランジスタＱ8 のベ
ースに供給されるため、Ｑ8 はターンオンする。
て、いま、回路内電源電圧に異常が発生し、電源電圧監
視回路８から電源異常検出信号ＶD3が出力されたとす
る。次に、図５を参照して、強制駆動回路９では電源電
圧監視回路８からの電源異常検出信号ＶD3（接地電位も
しくは負電位）が抵抗Ｒ21を介してトランジスタＱ6 の
ベースに与えられる。すると、トランジスタＱ6 がター
ンオンし、コレクタ電流が流れるので、同時にトランジ
スタＱ7 もターンオンとなる。トランジスタＱ6 のター
ンオンにより＋ＶCCの電源電圧に基づく駆動制御信号Ｖ
S がダイオードＤ3 を介して出力トランジスタＱ8 のベ
ースに供給されるため、Ｑ8 はターンオンする。
【００３４】一方、トランジスタＱ7 のターンオンによ
り、出力トランジスタＱ9 のベースがダイオードＤ4 を
介して−ＶCCの電源電圧によりバイアスされるので出力
トランジスタＱ9 もターンオンとなる。つまり、出力ト
ランジスタＱ8 ，Ｑ9 が同時にターンオンされることと
なる。その結果、＋ＶCC→Ｑ8 →Ｑ9 →−ＶCCの経路で
貫通電流ＩS は、トランジスタＱ6 ，Ｑ7 がターンオフ
するまで（すなわち、±ＶCCの電源電圧が消失するま
で）流れつづける。この貫通電流ＩS は短絡電流である
ため、電源回路５の一次側に大きな電流が流れ、電源保
護回路６のヒューズＦを溶断することとなる。
り、出力トランジスタＱ9 のベースがダイオードＤ4 を
介して−ＶCCの電源電圧によりバイアスされるので出力
トランジスタＱ9 もターンオンとなる。つまり、出力ト
ランジスタＱ8 ，Ｑ9 が同時にターンオンされることと
なる。その結果、＋ＶCC→Ｑ8 →Ｑ9 →−ＶCCの経路で
貫通電流ＩS は、トランジスタＱ6 ，Ｑ7 がターンオフ
するまで（すなわち、±ＶCCの電源電圧が消失するま
で）流れつづける。この貫通電流ＩS は短絡電流である
ため、電源回路５の一次側に大きな電流が流れ、電源保
護回路６のヒューズＦを溶断することとなる。
【００３５】このように、出力段以外の比較的小さい容
量の電源の異常によって、パワーの大きい出力トランジ
スタＱ8 ，Ｑ9 を強制的にターンオンさせることによ
り、意図的に大電流を発生させて電源回路５の一次側の
ヒューズＦを溶断するようにしたので、従来のように各
回路側のヒューズを電源回路５の二次側に設ける必要が
なくなる。 ［III ］第３実施例 図７に、本発明の第３実施例を示す。この第３実施例
は、上述した第１実施例と第２実施例の各保護回路を１
つのパワーアンプ１に適用した例を開示する。回路内の
各要素は図１〜図６に示したものと同様であるので、詳
細な説明は省略する。
量の電源の異常によって、パワーの大きい出力トランジ
スタＱ8 ，Ｑ9 を強制的にターンオンさせることによ
り、意図的に大電流を発生させて電源回路５の一次側の
ヒューズＦを溶断するようにしたので、従来のように各
回路側のヒューズを電源回路５の二次側に設ける必要が
なくなる。 ［III ］第３実施例 図７に、本発明の第３実施例を示す。この第３実施例
は、上述した第１実施例と第２実施例の各保護回路を１
つのパワーアンプ１に適用した例を開示する。回路内の
各要素は図１〜図６に示したものと同様であるので、詳
細な説明は省略する。
【００３６】本実施例の最も特徴的な点は、直流電圧検
出回路２、カットオフ制御回路３および故障判別回路４
からなる保護回路と、電源電圧監視回路８および強制駆
動回路９からなる保護回路と、が互いに相補的に動作す
る点である。
出回路２、カットオフ制御回路３および故障判別回路４
からなる保護回路と、電源電圧監視回路８および強制駆
動回路９からなる保護回路と、が互いに相補的に動作す
る点である。
【００３７】すなわち、電圧増幅段等の小電源系統の電
圧がなくなった場合に、その電源を使う直流電圧検出回
路２、カットオフ制御回路３、故障判別回路４の回路は
動作することができなくなるのであるが、逆に電圧がな
くなったような場合を動作条件とする電源電圧監視回路
８、強制駆動回路９の回路が働いて、最終的には電源保
護回路６のヒューズＦを溶断するので、電源遮断という
目的は達せられることになる。このように、本実施例に
よれば安全性の高い保護回路が提供される。
圧がなくなった場合に、その電源を使う直流電圧検出回
路２、カットオフ制御回路３、故障判別回路４の回路は
動作することができなくなるのであるが、逆に電圧がな
くなったような場合を動作条件とする電源電圧監視回路
８、強制駆動回路９の回路が働いて、最終的には電源保
護回路６のヒューズＦを溶断するので、電源遮断という
目的は達せられることになる。このように、本実施例に
よれば安全性の高い保護回路が提供される。
【００３８】一方、以上の説明では、ステレオの片チャ
ンネルについて説明したが、ステレオ両チャンネルアン
プの場合、図７に破線で示すように、故障判別回路４か
ら異常検出信号ＶD4が強制駆動回路９に与えられてい
る。そして、この信号ＶD4はステレオアンプの自己のチ
ャンネル側に設けられた強制駆動回路９とともに他方の
チャンネル側の強制駆動回路９（図示せず）にも与えら
れている。
ンネルについて説明したが、ステレオ両チャンネルアン
プの場合、図７に破線で示すように、故障判別回路４か
ら異常検出信号ＶD4が強制駆動回路９に与えられてい
る。そして、この信号ＶD4はステレオアンプの自己のチ
ャンネル側に設けられた強制駆動回路９とともに他方の
チャンネル側の強制駆動回路９（図示せず）にも与えら
れている。
【００３９】したがって、故障した側のチャンネルの出
力トランジスタに貫通電流Ｉs を流すことがてきなくて
も、他方のチャンネルの出力トランジスタで貫通電流Ｉ
s を流すことができるので、結果的に電源保護回路６を
働かせることができるので、安全性を向上しうる。
力トランジスタに貫通電流Ｉs を流すことがてきなくて
も、他方のチャンネルの出力トランジスタで貫通電流Ｉ
s を流すことができるので、結果的に電源保護回路６を
働かせることができるので、安全性を向上しうる。
【００４０】
【発明の効果】請求項１記載の発明によれば、パワーア
ンプの出力に直流電圧が発生した場合に、パワーアンプ
を一旦意図的にカットオフとし、かつカットオフしてな
お直流電圧が発生している場合にパワーアンプの故障と
判断して電源を遮断するようにしたので、パワーアンプ
の出力端にスピーカ保護リレーを介在させることなくス
ピーカの保護が可能となり、スピーカ保護リレー内蔵に
伴なうコストを低下させることができ、部品点数削減に
よる装置構成の簡素化、小型化が可能となる。
ンプの出力に直流電圧が発生した場合に、パワーアンプ
を一旦意図的にカットオフとし、かつカットオフしてな
お直流電圧が発生している場合にパワーアンプの故障と
判断して電源を遮断するようにしたので、パワーアンプ
の出力端にスピーカ保護リレーを介在させることなくス
ピーカの保護が可能となり、スピーカ保護リレー内蔵に
伴なうコストを低下させることができ、部品点数削減に
よる装置構成の簡素化、小型化が可能となる。
【００４１】請求項２記載の発明によれば、請求項１に
記載の発明に加え、パワーアンプ内の小電力系統の電源
電圧を監視し、異常の場合にパワーアンプ回路内の大電
流系統であるプッシュプル出力トランジスタの双方を同
時に強制的にターンオンさせて貫通電流を意図的に流
し、この大電流の貫通電流によって、電源回路の一次側
の電源保護回路を動作させることにより、電源を遮断す
るようにしたので、従来小電力系統電源（二次側）に設
けられた回路別の保護ヒューズを設けることに伴なうコ
ストの削減が可能となり、部品点数削減による装置構成
の簡素化、小型化が可能となる。また、２つの保護回路
の相補的動作による２重の安全性を確保することが可能
となる。
記載の発明に加え、パワーアンプ内の小電力系統の電源
電圧を監視し、異常の場合にパワーアンプ回路内の大電
流系統であるプッシュプル出力トランジスタの双方を同
時に強制的にターンオンさせて貫通電流を意図的に流
し、この大電流の貫通電流によって、電源回路の一次側
の電源保護回路を動作させることにより、電源を遮断す
るようにしたので、従来小電力系統電源（二次側）に設
けられた回路別の保護ヒューズを設けることに伴なうコ
ストの削減が可能となり、部品点数削減による装置構成
の簡素化、小型化が可能となる。また、２つの保護回路
の相補的動作による２重の安全性を確保することが可能
となる。
【００４２】請求項３に記載の発明によれば、一方のチ
ャンネルの故障判別回路から出力された第１の異常電圧
検出信号は、他方のチャンネルの故障判別回路にも与え
られるので、故障した側のチャンネルの出力トランジス
タに貫通電流を流すことができなくても、他方のチャン
ネルの出力トランジスタで貫通電流を流すことができる
ので、結果的に電源保護回路６を働かせることができ、
したがって安全性を向上しうる。
ャンネルの故障判別回路から出力された第１の異常電圧
検出信号は、他方のチャンネルの故障判別回路にも与え
られるので、故障した側のチャンネルの出力トランジス
タに貫通電流を流すことができなくても、他方のチャン
ネルの出力トランジスタで貫通電流を流すことができる
ので、結果的に電源保護回路６を働かせることができ、
したがって安全性を向上しうる。
【００４３】
【図１】本発明の第１実施例を示すブロック図である。
【図２】第１実施例における電圧合成回路とパワーアン
プ回路の例を示す回路図である。
プ回路の例を示す回路図である。
【図３】第１実施例におけるバイアス電圧発生回路と電
源回路の例を示す回路図である。
源回路の例を示す回路図である。
【図４】本発明の第２実施例を示すブロック図である。
【図５】第２実施例におけるサイリスタ接続の強制駆動
回路の例を示す回路図である。
回路の例を示す回路図である。
【図６】第２実施例における強制駆動回路をコレスタ出
力形のパワーアンプに適用した例を示す回路図である。
力形のパワーアンプに適用した例を示す回路図である。
【図７】本発明の第３実施例を示すブロック図である。
１…パワーアンプ ２…直流電圧検出回路 ３…カットオフ制御回路 ３Ａ…電圧合成回路 ３Ｂ…バイアス電圧発生回路 ４…故障判別回路 ５…電源回路 ５Ａ…主電源回路 ５Ｂ…副電源回路 ６…電源保護回路 ７…プリアンプ ８…電源電圧監視回路 ９…強制駆動回路 １０…プリアンプ ＩＮ…入力端子 ＯＵＴ…出力端子 ＩS …貫通電流 Ｖin…入力電圧 Ｖout …出力電圧 ＶA …バイアス電圧 ＶS …駆動制御信号 ＋ＶCC…正側電源電圧 −ＶCC…負側電源電圧 ＶD1，ＶD2…直流電圧検出信号 ＶD3…電源異常検出信号 Ｖoff …電源遮断信号 Ｒy …リレー接点 Ｆ…ヒューズ Ｑ1 …トランジスタ Ｑ2 ，Ｑ3 …ドライブドランジスタ Ｑ4 ，Ｑ5 …パワートランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/52 H04R 3/00 310
Claims (3)
- 【請求項１】 パワーアンプの出力電圧に生じる直流電
圧を検出してその直流電圧検出信号を出力する直流電圧
検出回路と、 前記直流電圧検出信号に基づいて前記パワーアンプの動
作をカットオフ状態に制御するカットオフ制御回路と、 前記カットオフ状態とされたパワーアンプの出力電圧に
直流電圧が含まれる場合に、電源遮断信号を出力する故
障判別回路と、 前記電源遮断信号により当該パワーアンプの電源を遮断
する電源保護回路と、 を備えたことを特徴とするパワーアンプの保護回路。 - 【請求項２】 請求項１記載のパワーアンプの保護回路
において、 前記パワーアンプが含まれる装置回路内の電源電圧を監
視し、当該電源電圧に異常電圧が発生したとき、また
は、当該パワーアンプ内の電源電圧が消失したときに、
異常電圧検出信号を出力する電源電圧監視回路と、 前記異常電圧検出信号により前記パワーアンプのプッシ
ュプル両出力トランジスタを同時にターンオンさせる強
制駆動回路と、をさらに備え、 前記電源保護回路は、前記強制駆動時に前記両出力トラ
ンジスタを流れる電流によって当該装置回路の電源を遮
断することを特徴とするパワーアンプの保護回路。 - 【請求項３】 プッシュプル形パワーアンプの出力電圧
に生じる直流電圧を検出してその直流電圧検出信号を出
力する直流電圧検出回路と、 前記直流電圧検出信号に基づいて前記パワーアンプの動
作をカットオフ状態に制御するカットオフ制御回路と、 前記カットオフ状態とされたパワーアンプの出力電圧に
直流電圧が含まれる場合に、第１の異常電圧検出信号を
出力する故障判別回路と、 前記プッシュプル形パワーアンプが含まれる装置回路内
の電源電圧を監視し、当該電源電圧に異常電圧が発生し
たとき第２の異常電圧検出信号を出力する電源電圧監視
回路と、 前記第１あるいは第２の異常電圧検出信号により前記パ
ワーアンプ回路のプッシュプル両出力トランジスタを同
時にターンオンさせる強制駆動回路と、がステレオ左右
両チャンネル側回路のそれぞれに設けられ、 前記第１の異常電圧検出信号を自己のチャンネルおよび
他方のチャンネルの強制駆動回路に与える回路を有し、 前記強制駆動時に前記両出力トランジスタを流れる電流
によって当該装置回路の電源を遮断すべく当該電源回路
の共通点に設けられた電源保護回路を備えたことを特徴
とするパワーアンプの保護回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07084693A JP3320486B2 (ja) | 1993-03-05 | 1993-03-05 | パワーアンプの保護回路 |
| US08/205,397 US5543760A (en) | 1993-03-05 | 1994-03-03 | Protection circuit for a power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07084693A JP3320486B2 (ja) | 1993-03-05 | 1993-03-05 | パワーアンプの保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260849A JPH06260849A (ja) | 1994-09-16 |
| JP3320486B2 true JP3320486B2 (ja) | 2002-09-03 |
Family
ID=13443344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07084693A Expired - Fee Related JP3320486B2 (ja) | 1993-03-05 | 1993-03-05 | パワーアンプの保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5543760A (ja) |
| JP (1) | JP3320486B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3127813B2 (ja) * | 1995-12-05 | 2001-01-29 | ヤマハ株式会社 | オーディオ用アンプの保護回路 |
| US7415315B2 (en) * | 1996-09-18 | 2008-08-19 | Sony Corporation | Recording and/or reproducing apparatus and recording apparatus |
| US7610109B2 (en) * | 1996-09-18 | 2009-10-27 | Sony Corporation | Recording and/or reproducing apparatus and recording apparatus |
| JP3593814B2 (ja) | 1996-09-18 | 2004-11-24 | ソニー株式会社 | 記録再生装置 |
| US5978195A (en) * | 1998-02-23 | 1999-11-02 | Goder; Dimitry | Circuit protection arrangement |
| JP2001217663A (ja) * | 2000-02-02 | 2001-08-10 | Nec Saitama Ltd | 送信回路 |
| JP3474825B2 (ja) * | 2000-03-13 | 2003-12-08 | 富士通カンタムデバイス株式会社 | 高周波電力増幅器および通信装置 |
| US6720831B2 (en) * | 2002-04-26 | 2004-04-13 | Rf Micro Devices, Inc. | Power amplifier protection circuit |
| US7268990B1 (en) | 2003-05-15 | 2007-09-11 | Marvell International Ltd. | Power amplifier protection |
| JP3853759B2 (ja) | 2003-06-24 | 2006-12-06 | Ｎｅｃアクセステクニカ株式会社 | 移動携帯端末 |
| US7030700B2 (en) * | 2004-04-15 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Voltage level detector for power amplifier protection control |
| JP4936698B2 (ja) * | 2005-09-22 | 2012-05-23 | 株式会社東芝 | パワーアンプシステム |
| WO2008092111A2 (en) * | 2007-01-26 | 2008-07-31 | Jm Electronics Ltd. Llc | Drivers and methods for driving a load |
| US8189306B2 (en) * | 2009-03-13 | 2012-05-29 | Raytheon Company | Dynamic grounding system and method |
| TWI571025B (zh) * | 2016-01-21 | 2017-02-11 | 旺玖科技股份有限公司 | 負電壓保護系統 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3345703A1 (de) * | 1983-12-17 | 1985-06-27 | Robert Bosch Gmbh, 7000 Stuttgart | Niederfrequenzschaltung mit einem vorverstaerker und endverstaerker umfassenden niederfrequenzverstaerker |
-
1993
- 1993-03-05 JP JP07084693A patent/JP3320486B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-03 US US08/205,397 patent/US5543760A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5543760A (en) | 1996-08-06 |
| JPH06260849A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320486B2 (ja) | パワーアンプの保護回路 | |
| JP3127813B2 (ja) | オーディオ用アンプの保護回路 | |
| JP2008035596A (ja) | 保護回路 | |
| US4173740A (en) | Speaker protection circuit | |
| JP3774385B2 (ja) | 増幅器の保護回路 | |
| JP4121200B2 (ja) | Ｂｔｌ電力増幅器におけるスピーカー保護回路 | |
| KR100402958B1 (ko) | 무정지 2중화 구내방송 시스템 | |
| KR200222443Y1 (ko) | 무정지 2중화 구내방송 시스템 | |
| JPH0225284B2 (ja) | ||
| JPH0794958A (ja) | 電力増幅器の過負荷検出回路 | |
| JPH0215380Y2 (ja) | ||
| JP2729057B2 (ja) | 電力増幅装置 | |
| JPH11239029A (ja) | パルス幅変調増幅回路 | |
| JP2625687B2 (ja) | 電源回路 | |
| JP2005252763A (ja) | 電力増幅回路 | |
| JPH07327355A (ja) | スイッチングレギュレータの保護回路 | |
| JPH0645837A (ja) | 保護回路 | |
| JPH0346579Y2 (ja) | ||
| JPH0669732A (ja) | 電力増幅回路 | |
| JP2000244256A (ja) | 保護回路 | |
| KR860001128Y1 (ko) | 파워앰프와 스피이커 보호회로 | |
| JPH04282907A (ja) | 電流制限回路 | |
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JP5028374B2 (ja) | Ｂｔｌ増幅器保護回路 | |
| JPS637045B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |