JP2000244256A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JP2000244256A JP2000244256A JP11041904A JP4190499A JP2000244256A JP 2000244256 A JP2000244256 A JP 2000244256A JP 11041904 A JP11041904 A JP 11041904A JP 4190499 A JP4190499 A JP 4190499A JP 2000244256 A JP2000244256 A JP 2000244256A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias
- output
- power
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電源投入時の天絡または地絡による出力トラ
ンジスタの破壊を防止する。 【解決手段】 地絡または天絡の状態で、電源が投入さ
れると、出力トランジスタ１及び２の中点電圧により電
圧検出回路２３で地絡または天絡が検出される。検出に
よって、バイアス回路のバイアスを急速に立ち上がるよ
うに制御され、駆動段トランジスタ１４及び１９と、地
絡及び天絡検出回路２１及び２２とが素早く定常状態に
なる。すると、地絡または天絡が素早く検出されるよう
になり、出力トランジスタ１及び２の保護動作が開始さ
れる。
ンジスタの破壊を防止する。 【解決手段】 地絡または天絡の状態で、電源が投入さ
れると、出力トランジスタ１及び２の中点電圧により電
圧検出回路２３で地絡または天絡が検出される。検出に
よって、バイアス回路のバイアスを急速に立ち上がるよ
うに制御され、駆動段トランジスタ１４及び１９と、地
絡及び天絡検出回路２１及び２２とが素早く定常状態に
なる。すると、地絡または天絡が素早く検出されるよう
になり、出力トランジスタ１及び２の保護動作が開始さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、天絡及び地絡から
増幅器の破壊を保護する保護回路に関する。
増幅器の破壊を保護する保護回路に関する。
【０００２】
【従来の技術】特にカー用オーディオ機器分野におい
て、電力増幅回路の出力端子をスピーカに接続する作業
中、電力増幅回路の出力端子を誤って電源ラインや接地
ラインに接触することがある（以下、天絡及び地絡とい
う）。このような場合、電力増幅回路の出力段トランジ
スタに過大電流が流れ、出力段トランジスタが破壊され
ることがあった。そこで、カー用電力増幅回路には、出
力段トランジスタを天絡及び地絡から保護する保護回路
が内蔵されている。図３はそのような天絡や地絡から出
力トランジスタを保護する保護回路を示している。
て、電力増幅回路の出力端子をスピーカに接続する作業
中、電力増幅回路の出力端子を誤って電源ラインや接地
ラインに接触することがある（以下、天絡及び地絡とい
う）。このような場合、電力増幅回路の出力段トランジ
スタに過大電流が流れ、出力段トランジスタが破壊され
ることがあった。そこで、カー用電力増幅回路には、出
力段トランジスタを天絡及び地絡から保護する保護回路
が内蔵されている。図３はそのような天絡や地絡から出
力トランジスタを保護する保護回路を示している。
【０００３】図３において、出力増幅回路は出力トラン
ジスタ１及び２がＳＥＰＰ（シングル・エンド・プッシ
ュプル）接続して成る。ここで出力端子５が天絡される
と、出力端子５の電圧は電源電圧Ｖｃｃになり、出力ト
ランジスタ２に過大電流が流れる。前記過大電流により
出力トランジスタ２のベース−エミッタ間電圧が増大す
ると、抵抗６及び７の接続中点が高くなるので、トラン
ジスタ８がオンする。ここで出力端子５が電源電圧Ｖｃ
ｃになっているので、ツェナーダイオード９のカソード
及びダイオード１０ａのカソード間の電位差が電源電圧
Ｖｃｃと略等しい電圧になり、ダイオード９、１０ａ及
び１０ｂはオンする。その為、トランジスタ１１のベー
ス−エミッタ間電圧はダイオードのオン電圧の２個分と
なり、検出トランジスタ１１がオンする。すると、検出
トランジスタ１１からコレクタ電流が発生し、コレクタ
電流により検出回路１２で天絡が検出され、停止信号Ｓ
Ｓが発生する。停止信号ＳＳによって、バイアス回路１
３からのバイアス電流が停止され、その結果出力段トラ
ンジスタ２が不動作になり、破壊から保護される。
ジスタ１及び２がＳＥＰＰ（シングル・エンド・プッシ
ュプル）接続して成る。ここで出力端子５が天絡される
と、出力端子５の電圧は電源電圧Ｖｃｃになり、出力ト
ランジスタ２に過大電流が流れる。前記過大電流により
出力トランジスタ２のベース−エミッタ間電圧が増大す
ると、抵抗６及び７の接続中点が高くなるので、トラン
ジスタ８がオンする。ここで出力端子５が電源電圧Ｖｃ
ｃになっているので、ツェナーダイオード９のカソード
及びダイオード１０ａのカソード間の電位差が電源電圧
Ｖｃｃと略等しい電圧になり、ダイオード９、１０ａ及
び１０ｂはオンする。その為、トランジスタ１１のベー
ス−エミッタ間電圧はダイオードのオン電圧の２個分と
なり、検出トランジスタ１１がオンする。すると、検出
トランジスタ１１からコレクタ電流が発生し、コレクタ
電流により検出回路１２で天絡が検出され、停止信号Ｓ
Ｓが発生する。停止信号ＳＳによって、バイアス回路１
３からのバイアス電流が停止され、その結果出力段トラ
ンジスタ２が不動作になり、破壊から保護される。
【０００４】また、出力端子５が地絡された場合も、原
理的には天絡時と同一の動作を行う。つまり、出力段ト
ランジスタ１に過大電流が流れると、出力段トランジス
タ１のベース−エミッタ間電圧が増大し、その結果検出
トランジスタ１８がオンする。すると、停止信号ＳＳが
発生し、バイアスの供給が停止され、出力段トランジス
タ１が保護される。
理的には天絡時と同一の動作を行う。つまり、出力段ト
ランジスタ１に過大電流が流れると、出力段トランジス
タ１のベース−エミッタ間電圧が増大し、その結果検出
トランジスタ１８がオンする。すると、停止信号ＳＳが
発生し、バイアスの供給が停止され、出力段トランジス
タ１が保護される。
【０００５】
【発明が解決しようとする課題】図４に、電源投入した
際の図３の動作を示す。出力トランジスタ１及び２の接
続中点は、電源投入時に上昇する。電源投入後に制御回
路１２への入力バイアスが立ち上がり、さらにその後に
バイアス回路１３から発生する出力トランジスタ１及び
２の入力バイアスが立ち上がる。出力トランジスタ１及
び２の入力バイアスの立ち上がりについて、ショック音
の防止の為前記入力バイアスは図４のように緩やかに立
ち上がる。
際の図３の動作を示す。出力トランジスタ１及び２の接
続中点は、電源投入時に上昇する。電源投入後に制御回
路１２への入力バイアスが立ち上がり、さらにその後に
バイアス回路１３から発生する出力トランジスタ１及び
２の入力バイアスが立ち上がる。出力トランジスタ１及
び２の入力バイアスの立ち上がりについて、ショック音
の防止の為前記入力バイアスは図４のように緩やかに立
ち上がる。
【０００６】しかし、出力端子５に天絡または地絡が起
こり、その後に電源が投入されると、地絡及び天絡を検
出することが遅れ、出力トランジスタ１及び２が破壊さ
れるという問題が生じていた。実際に、天絡及び地絡の
検出は、駆動段トランジスタ１９のエミッタ側及び駆動
段トランジスタ１４のコレクタ側で実行される。電源投
入時、駆動段トランジスタ１４及び１９には徐々に入力
バイアスが印加され、駆動段トランジスタ１４及び１９
に電流が徐々に流れる。その結果、トランジスタ１１及
び１８から得られる検出信号は、バイアス回路のバイア
スが徐々に立ち上がるように、徐々に立ち上がるのであ
る。よって、検出信号が所定レベルに到達して、天絡及
び地絡を示す前に、出力トランジスタ１または２に大電
流が流れ、破壊されてしまうのである。
こり、その後に電源が投入されると、地絡及び天絡を検
出することが遅れ、出力トランジスタ１及び２が破壊さ
れるという問題が生じていた。実際に、天絡及び地絡の
検出は、駆動段トランジスタ１９のエミッタ側及び駆動
段トランジスタ１４のコレクタ側で実行される。電源投
入時、駆動段トランジスタ１４及び１９には徐々に入力
バイアスが印加され、駆動段トランジスタ１４及び１９
に電流が徐々に流れる。その結果、トランジスタ１１及
び１８から得られる検出信号は、バイアス回路のバイア
スが徐々に立ち上がるように、徐々に立ち上がるのであ
る。よって、検出信号が所定レベルに到達して、天絡及
び地絡を示す前に、出力トランジスタ１または２に大電
流が流れ、破壊されてしまうのである。
【０００７】
【課題を解決するための手段】増幅器の出力が地絡また
は天絡されたことを検出し、前記増幅器の出力トランジ
スタを保護する保護回路において、前記増幅器にバイア
スを与えるバイアス回路と、前記出力トランジスタの出
力電圧が天絡または地絡の状態に相当する電圧であるか
否かを検出する電圧検出回路と、該電圧検出回路の出力
に応じて、前記バイアス回路からのバイアスを急速に立
ち上がらせるバイアス急速回路とを備えることを特徴と
する。
は天絡されたことを検出し、前記増幅器の出力トランジ
スタを保護する保護回路において、前記増幅器にバイア
スを与えるバイアス回路と、前記出力トランジスタの出
力電圧が天絡または地絡の状態に相当する電圧であるか
否かを検出する電圧検出回路と、該電圧検出回路の出力
に応じて、前記バイアス回路からのバイアスを急速に立
ち上がらせるバイアス急速回路とを備えることを特徴と
する。
【０００８】特に、前記バイアス回路のバイアスは、通
常動作で電源投入後、緩やかに定常値まで変化すること
を特徴とする。
常動作で電源投入後、緩やかに定常値まで変化すること
を特徴とする。
【０００９】また、前記電圧検出回路の出力信号の有無
を条件とし、天絡または地絡が検出されたときに保護動
作を制御する保護制御回路を備えることを特徴とする。
を条件とし、天絡または地絡が検出されたときに保護動
作を制御する保護制御回路を備えることを特徴とする。
【００１０】本発明によれば、増幅器の出力端が天絡ま
たは地絡されるたときのみ、バイアス急速回路が動作
し、バイアス回路に対してバイアスが急速に立ち上がる
ように制御する。
たは地絡されるたときのみ、バイアス急速回路が動作
し、バイアス回路に対してバイアスが急速に立ち上がる
ように制御する。
【００１１】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、２１は地絡を検出し、検出信号ａを発生する
地絡検出回路、２２は天絡を検出し、検出信号ｂを発生
する天絡検出回路、２３は出力トランジスタ１及び２の
中点の電圧を検出する検出部２３ａと、検出部２３ａの
出力信号が印加される検出トランジスタＴｒ１とから成
る電圧検出回路、２４は電源電圧Ｖｃｃに応じて保護回
路系統の電源電圧Ｖｃを生成する電源電圧生成回路、２
５は、ベースに電源電圧Ｖｃが印加されるとともに、電
圧検出回路２３の出力信号に応じてオン・オフするトラ
ンジスタＴｒ２及びＴｒ３から成る検出信号発生回路、
２６は基準電圧Ｖｒを発生する基準電圧発生回路、２７
は基準電圧ＶｒまたはトランジスタＴｒ３のコレクタ電
圧によってオン・オフするトランジスタＴｒ４から成る
バイアス急速回路である。尚、図１において従来と同一
の回路素子については、図３と同一の符号を付し、説明
を省略する。
図であり、２１は地絡を検出し、検出信号ａを発生する
地絡検出回路、２２は天絡を検出し、検出信号ｂを発生
する天絡検出回路、２３は出力トランジスタ１及び２の
中点の電圧を検出する検出部２３ａと、検出部２３ａの
出力信号が印加される検出トランジスタＴｒ１とから成
る電圧検出回路、２４は電源電圧Ｖｃｃに応じて保護回
路系統の電源電圧Ｖｃを生成する電源電圧生成回路、２
５は、ベースに電源電圧Ｖｃが印加されるとともに、電
圧検出回路２３の出力信号に応じてオン・オフするトラ
ンジスタＴｒ２及びＴｒ３から成る検出信号発生回路、
２６は基準電圧Ｖｒを発生する基準電圧発生回路、２７
は基準電圧ＶｒまたはトランジスタＴｒ３のコレクタ電
圧によってオン・オフするトランジスタＴｒ４から成る
バイアス急速回路である。尚、図１において従来と同一
の回路素子については、図３と同一の符号を付し、説明
を省略する。
【００１２】図１において、出力端子５が天絡または地
絡されているとする。その状態にて、パワースイッチＳ
Ｗがオンされ、電源が投入されると、検出部２３ａで出
力トランジスタ１及び２の中点電圧が概ね電源電圧Ｖｃ
ｃまたは０であることが検出される。検出部２３ａは、
電源電圧の近傍かつそれより低いレベルと、０Ｖの近傍
かつそれより高いレベルをしきい値とするウィンドコン
パレータにより構成される。出力端子５が天絡される
と、出力中点電圧が電源電圧Ｖｃｃとなり、検出部２３
ａで天絡が検出される。また、出力端子５が地絡される
と、出力中点電圧が０Ｖとなり、検出部２３ａで地絡が
検出される。天絡または地絡が検出されると、検出部２
３ａから「Ｈ」レベルの出力信号が発生し、検出トラン
ジスタＴｒ１がオンする。検出トランジスタＴｒ１がオ
ンすると、トランジスタＴｒ２及びＴｒ３のベースが接
地され、トランジスタＴｒ２及びＴｒ３はオフする。そ
の為、トランジスタＴｒ２及びＴｒ３のコレクタはハイ
インピーダンス状態になる。
絡されているとする。その状態にて、パワースイッチＳ
Ｗがオンされ、電源が投入されると、検出部２３ａで出
力トランジスタ１及び２の中点電圧が概ね電源電圧Ｖｃ
ｃまたは０であることが検出される。検出部２３ａは、
電源電圧の近傍かつそれより低いレベルと、０Ｖの近傍
かつそれより高いレベルをしきい値とするウィンドコン
パレータにより構成される。出力端子５が天絡される
と、出力中点電圧が電源電圧Ｖｃｃとなり、検出部２３
ａで天絡が検出される。また、出力端子５が地絡される
と、出力中点電圧が０Ｖとなり、検出部２３ａで地絡が
検出される。天絡または地絡が検出されると、検出部２
３ａから「Ｈ」レベルの出力信号が発生し、検出トラン
ジスタＴｒ１がオンする。検出トランジスタＴｒ１がオ
ンすると、トランジスタＴｒ２及びＴｒ３のベースが接
地され、トランジスタＴｒ２及びＴｒ３はオフする。そ
の為、トランジスタＴｒ２及びＴｒ３のコレクタはハイ
インピーダンス状態になる。
【００１３】トランジスタＴｒ３のコレクタがハイイン
ピーダンス状態になることにより、基準電圧発生回路２
６の基準電圧ＶｒがトランジスタＴｒ４に印加され、ト
ランジスタＴｒ４がオンする。トランジスタＴｒ４がオ
ンすると、バイアス回路１３に制御電流Ｉｃｏｎｔが流
れる。バイアス回路１３は、制御電流Ｉｃｏｎｔが流れ
るとバイアス電圧を急速に発生するように構成される。
これにより、図２のようにバイアス回路１３のバイアス
は急激に立ち上がる。
ピーダンス状態になることにより、基準電圧発生回路２
６の基準電圧ＶｒがトランジスタＴｒ４に印加され、ト
ランジスタＴｒ４がオンする。トランジスタＴｒ４がオ
ンすると、バイアス回路１３に制御電流Ｉｃｏｎｔが流
れる。バイアス回路１３は、制御電流Ｉｃｏｎｔが流れ
るとバイアス電圧を急速に発生するように構成される。
これにより、図２のようにバイアス回路１３のバイアス
は急激に立ち上がる。
【００１４】一方、トランジスタＴｒ２のコレクタがハ
イインピーダンス状態になると、制御回路１２は保護動
作の可能な状態になる。この状態では、制御回路１２
は、地絡検出回路２１または天絡検出回路２２の出力信
号が発生すると、バイアス回路１３を制御することがで
きる。逆に、トランジスタＴｒ２がオンしている場合
は、天絡または地絡が検出されても、制御回路１２はバ
イアス回路１３を制御することができない。
イインピーダンス状態になると、制御回路１２は保護動
作の可能な状態になる。この状態では、制御回路１２
は、地絡検出回路２１または天絡検出回路２２の出力信
号が発生すると、バイアス回路１３を制御することがで
きる。逆に、トランジスタＴｒ２がオンしている場合
は、天絡または地絡が検出されても、制御回路１２はバ
イアス回路１３を制御することができない。
【００１５】図２のようにバイアス回路１３からのバイ
アスが発生することにより、出力端子５に天絡または地
絡が起こっていると、地絡検出回路２１または天絡検出
回路２２から急峻な検出信号が発生する。図２の如きバ
イアスが発生することにより、駆動段トランジスタ１４
及び１９は素早く定常状態になり、その結果地絡検出回
路２１及び天絡検出回路２２も素早く定常状態になる。
その為、電源が投入されると、地絡または天絡が素早く
検出されるのである。
アスが発生することにより、出力端子５に天絡または地
絡が起こっていると、地絡検出回路２１または天絡検出
回路２２から急峻な検出信号が発生する。図２の如きバ
イアスが発生することにより、駆動段トランジスタ１４
及び１９は素早く定常状態になり、その結果地絡検出回
路２１及び天絡検出回路２２も素早く定常状態になる。
その為、電源が投入されると、地絡または天絡が素早く
検出されるのである。
【００１６】その後、地絡検出回路２１または天絡検出
回路２２から検出信号ａ及びｂが発生すると、制御回路
１２によりバイアスを低下させ、それにより駆動段トラ
ンジスタ１４及び１９と、出力トランジスタ１及び２と
を不動作状態にして、出力トランジスタを大電流による
破壊から防ぐことができる。
回路２２から検出信号ａ及びｂが発生すると、制御回路
１２によりバイアスを低下させ、それにより駆動段トラ
ンジスタ１４及び１９と、出力トランジスタ１及び２と
を不動作状態にして、出力トランジスタを大電流による
破壊から防ぐことができる。
【００１７】ところで、電源投入時に出力端子５が地絡
及び天絡されていないとすると、出力トランジスタ１及
び２の中点電圧により検出部２３ａから出力信号が発生
しない。その為、トランジスタＴｒ３はオンし、さらに
トランジスタＴｒ４はオフする。よって、制御電流Ｉｃ
ｏｎｔが流れず、入力バイアスは従来の図４のように徐
々に上がっていく。
及び天絡されていないとすると、出力トランジスタ１及
び２の中点電圧により検出部２３ａから出力信号が発生
しない。その為、トランジスタＴｒ３はオンし、さらに
トランジスタＴｒ４はオフする。よって、制御電流Ｉｃ
ｏｎｔが流れず、入力バイアスは従来の図４のように徐
々に上がっていく。
【００１８】
【発明の効果】本発明に依れば、電源投入時にすでに天
絡または地絡が発生している場合のみ、増幅器のバイア
ス状態を変えて、地絡または天絡を検出することができ
る。その為、電源投入時の天絡及び地絡による出力トラ
ンジスタの破壊を防止することができる。
絡または地絡が発生している場合のみ、増幅器のバイア
ス状態を変えて、地絡または天絡を検出することができ
る。その為、電源投入時の天絡及び地絡による出力トラ
ンジスタの破壊を防止することができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】電源投入時の図１の回路の出力変化を説明する
ための特性図である。
ための特性図である。
【図３】従来例を示す回路図である。
【図４】電源投入時の図２の回路の出力変化を説明する
ための特性図である。
ための特性図である。
１、２ 出力トランジスタ ５ 出力端子 ２１ 天絡検出回路 ２２ 地絡検出回路 ２３ 電圧検出回路 ２４ 電源電圧生成回路 ２５ 検出信号発生回路 ２６ 基準電圧発生回路 ２７ バイアス急速回路
Claims (3)
- 【請求項１】 増幅器の出力が地絡または天絡されたこ
とを検出し、前記増幅器の出力トランジスタを保護する
保護回路において、 前記増幅器にバイアスを与えるバイアス回路と、 前記出力トランジスタの出力電圧が天絡または地絡の状
態に相当する電圧であるか否かを検出する電圧検出回路
と、 該電圧検出回路の出力に応じて、前記バイアス回路から
のバイアスを急速に立ち上がらせるバイアス急速回路と
を備えることを特徴とする保護回路。 - 【請求項２】 前記バイアス回路のバイアスは、通常動
作で電源投入後、緩やかに定常値まで変化することを特
徴とする請求項１記載の保護回路。 - 【請求項３】 前記電圧検出回路の出力信号の有無を条
件とし、天絡または地絡が検出されたときに保護動作を
制御する保護制御回路を備えることを特徴とする請求項
１記載の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11041904A JP2000244256A (ja) | 1999-02-19 | 1999-02-19 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11041904A JP2000244256A (ja) | 1999-02-19 | 1999-02-19 | 保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244256A true JP2000244256A (ja) | 2000-09-08 |
Family
ID=12621284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11041904A Pending JP2000244256A (ja) | 1999-02-19 | 1999-02-19 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000244256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007302090A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 経路状態判断装置 |
| US9041412B2 (en) | 2011-05-09 | 2015-05-26 | Alpine Electronics, Inc. | Methods of testing a connection between speakers and a power amplifier and devices therefor |
-
1999
- 1999-02-19 JP JP11041904A patent/JP2000244256A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007302090A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 経路状態判断装置 |
| US9041412B2 (en) | 2011-05-09 | 2015-05-26 | Alpine Electronics, Inc. | Methods of testing a connection between speakers and a power amplifier and devices therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4963891B2 (ja) | 負荷駆動回路 | |
| US20050231276A1 (en) | Power amplifier | |
| US5224169A (en) | Protection arrangement for an audio output channel | |
| JP3320486B2 (ja) | パワーアンプの保護回路 | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| US6603353B2 (en) | Switching power amplifier | |
| EP0400643B1 (en) | Amplifying apparatus with a differential amplifier stage | |
| JP2000244256A (ja) | 保護回路 | |
| JP2000151297A (ja) | 電力増幅回路の異常検出回路 | |
| JPH0669732A (ja) | 電力増幅回路 | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JPH09331219A (ja) | 負荷ショート検出回路 | |
| JP3349340B2 (ja) | 増幅器 | |
| JP2729057B2 (ja) | 電力増幅装置 | |
| JPH09167926A (ja) | 増幅器の保護回路 | |
| JP2009253562A (ja) | 電力増幅装置 | |
| JPS6352482B2 (ja) | ||
| KR860001128Y1 (ko) | 파워앰프와 스피이커 보호회로 | |
| JPH0645837A (ja) | 保護回路 | |
| JPH10160769A (ja) | 過電流検出回路 | |
| JPH0897640A (ja) | 増幅器の保護回路 | |
| KR0122591Y1 (ko) | 오디오의 스피커 보호회로 | |
| JPH06350349A (ja) | 保護回路 | |
| JPH07327355A (ja) | スイッチングレギュレータの保護回路 | |
| KR200348831Y1 (ko) | 오디오 신호의 출력 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |