JP2005252763A - 電力増幅回路 - Google Patents

Abstract

【課題】 誤動作なく地絡および天絡が発生した時に出力トランジスタの破壊を防止できる電力増幅回路を実現する。
【解決手段】 入力端子８からの入力信号を増幅するプッシュ側・プル側プリ増幅回路６・７を備え、プッシュ側・プル側出力トランジスタ４・５を電源端子１とＧＮＤ端子３の間に接続したプッシュプル方式の電力増幅回路で、ＡＳＯ検出回路９・１０とスイッチ１５・１６および地絡・天絡遮断回路部２１・２２を設ける。ＡＳＯ検出回路９は、プッシュ側出力トランジスタ４のコレクタ・エミッタ間電圧とコレクタ電流に基づいて地絡を検出してスイッチ１５をＯＮし、地絡遮断回路部２１を動作させ、出力トランジスタ４を遮断する。ＡＳＯ検出回路１０は、プル側出力トランジスタ５のコレクタ・エミッタ間電圧とコレクタ電流に基づいて天絡を検出してスイッチ１６をＯＮし、天絡遮断回路部２２を動作させ、出力トランジスタ５を遮断する。
【選択図】 図１

Description

本発明は、短絡保護回路が組み込まれた電力増幅回路に関するものである。

従来、比較的消費電力の大きい電力増幅回路、例えば音響機器パワーアンプやテレビなどの音声出力回路等をＩＣ化しようとする場合、出力端子とＧＮＤ端子との短絡、いわゆる地絡あるいは、電源端子と出力端子との短絡、いわゆる天絡があった時の回路保護が組み込まれている。

このような従来の短絡保護回路が組み込まれた電力増幅回路の構成例については、天絡保護回路に関するものがあった。図９は従来の電力増幅回路の構成を示すものである（例えば、特許文献１参照）。図９において、１０１は電源端子、１０２は電力増幅回路の出力端子、１０３はＧＮＤ端子、１０４はプッシュ側出力トランジスタ、１０５はプル側出力トランジスタ、１０６はプッシュ側プリ増幅回路、１０７はプル側プリ増幅回路、１０８は電力増幅回路の入力端子、１０９はプル側出力トランジスタの電流検出素子、１１０はカレントミラー回路１次側トランジスタ、１１１はカレントミラー回路２次側トランジスタ、１１２はリーク防止用抵抗、１１３は出力電圧検出回路部、１１４は保護回路部である。

この図９の構成に組み込まれた短絡保護回路は、出力電圧検出回路部１１３、保護回路部１１４、カレントミラー回路のトランジスタ１１０、１１１およびプル側出力トランジスタの電流検出素子１０９を備えており、電源端子１０１と出力端子１０２との短絡に対する保護を行う回路である。この構成によれば、電源端子１０１と出力端子１０２との短絡に基づく電流を検知するカレントミラー回路トランジスタ１１０、１１１およびプル側出力トランジスタの電流検出素子１０９を設け、短絡に基づく電流が検知されたときに出力電圧検出回路部１１３を作動させて予め設定した検知電圧と出力端子１０２の電圧とを比較し、比較結果に基づき保護回路部１１４によって保護動作を行うようにし、負荷インピーダンスの変化に拘らず、誤動作なしに、確実に動作する短絡保護回路を提供することを目的としていた。
特開平６−６９７３２号公報

しかしながら、上記従来の構成における短絡保護回路では、出力トランジスタ１０５の電流のみで、出力電圧検出回路部１１３を作動させるため、保護手段として不完全である。これについて図１０を用いて説明する。図１０は出力トランジスタのＡＳＯ（ａｒｅａ ｏｆ ｓａｆｅ ｏｐｅｒａｔｉｏｎ；安全動作領域）と負荷動作範囲の特性図であり、５００はＡＳＯ、５０１は検出電流、５０２は破壊領域、５０３は検出電流、５０４は異常動作領域、５０５は負荷動作範囲を示す。例えば、図１０において、出力トランジスタのコレクタ電流５０１で出力電圧検出回路部１１３を動作させた場合、ＡＳＯ５００を超えた領域５０２が発生し、短絡保護回路が動作しないため、保護手段として不完全である。このＡＳＯはトランジスタのコレクタ電流とコレクタ・エミッタ間電圧で定義され、トランジスタのコレクタ・エミッタ間電圧が大きくなると、安全に動作するコレクタ電流の許容値は下がり、コレクタ・エミッタ間電圧が小さくなると破壊せずに動作するコレクタ電流の許容値は上がる。このような特性を有している為、短絡に基づく出力トランジスタのコレクタ電流値を電流５０３に下げた場合には、負荷動作範囲５０５すなわち、電力増幅器の動作上必要な範囲にかかるような領域５０４が存在し、保護回路の誤動作が発生する可能性がある。また、地絡に対しての保護機能をもっていないという課題も有していた。

本発明は、上記従来の課題を解決するもので、地絡および天絡時に誤動作がなく、出力トランジスタを保護できる電力増幅回路を提供することを目的とする。

この目的を達成するための本発明の第１の電力増幅回路は、入力端子からの入力信号を増幅して出力するプッシュ側プリ増幅回路およびプル側プリ増幅回路と、電源端子と出力端子の間に接続され、プッシュ側プリ増幅回路の出力に基づいて電力増幅するプッシュ側出力トランジスタと、グラウンド端子と出力端子の間に接続され、プル側プリ増幅回路の出力に基づいて電力増幅するプル側出力トランジスタと、プッシュ側出力トランジスタの端子間電圧と電流に基づいてグラウンド端子と出力端子との短絡を検出する第１の短絡検出回路と、プル側出力トランジスタの端子間電圧と電流に基づいて電源端子と出力端子との短絡を検出する第２の短絡検出回路と、第１の短絡検出回路による短絡の検出に応答してプッシュ側出力トランジスタを遮断する第１の保護回路と、第２の短絡検出回路による短絡の検出に応答してプル側出力トランジスタを遮断する第２の保護回路とを備えている。なお、プッシュ側、プル側出力トランジスタの端子間電圧とは、例えばバイポーラトランジスタの場合にはコレクタ・エミッタ間電圧であり、ＭＯＳトランジスタの場合にはドレイン・ソース間電圧である。

本発明の第２の電力増幅回路は、入力端子からの入力信号を増幅して出力するプッシュ側プリ増幅回路およびプル側プリ増幅回路と、電源端子と出力端子の間に接続され、プッシュ側プリ増幅回路の出力に基づいて電力増幅するプッシュ側出力トランジスタと、グラウンド端子と出力端子の間に接続され、プル側プリ増幅回路の出力に基づいて電力増幅するプル側出力トランジスタと、プッシュ側出力トランジスタの端子間電圧と電流に基づいてグラウンド端子と出力端子との短絡を検出する第１の短絡検出回路と、プル側出力トランジスタの端子間電圧と電流に基づいて電源端子と出力端子との短絡を検出する第２の短絡検出回路と、第１の短絡検出回路および第２の短絡検出回路のいずれかによる短絡の検出に応答してプッシュ側出力トランジスタおよびプル側出力トランジスタを遮断する保護回路とを備えている。なお、プッシュ側、プル側出力トランジスタの端子間電圧とは、例えばバイポーラトランジスタの場合にはコレクタ・エミッタ間電圧であり、ＭＯＳトランジスタの場合にはドレイン・ソース間電圧である。

また、本発明の第２の電力増幅回路において、プッシュ側出力トランジスタを駆動するための第１の駆動トランジスタと、プル側出力トランジスタを駆動するための第２の駆動トランジスタとを設け、保護回路は、第１の短絡検出回路および第２の短絡検出回路のいずれかによる短絡の検出に応答して第１および第２の駆動トランジスタをも遮断するようにしてもよい。

また、本発明の第１の電力増幅回路において、第１の短絡検出回路および第２の短絡検出回路のいずれかによる短絡の検出に応答して、入力端子からプッシュ側およびプル側プリ増幅回路へ与える入力信号を遮断するようにしてもよい。

また、本発明の第１の電力増幅回路において、第１の短絡検出回路および第２の短絡検出回路のいずれかによる短絡の検出に応答して、プッシュ側プリ増幅回路とプル側プリ増幅回路に対する電源供給を遮断するようにしてもよい。

また、本発明の第１、第２の増幅回路において、第１の短絡検出回路は、プッシュ側出力トランジスタの端子間電圧と電流が第１の所定領域内になると短絡を検出し、第１の所定領域は、プッシュ側出力トランジスタの端子間電圧と電流との関係図において、プッシュ側出力トランジスタの安全動作領域内で負荷動作範囲を超えて設定されるプッシュ側出力トランジスタの端子間電圧と電流の所定の対応関係を超えた領域であり、第２の短絡検出回路は、プル側出力トランジスタの端子間電圧と電流が第２の所定領域内になると短絡を検出し、第２の所定領域は、プル側出力トランジスタの端子間電圧と電流との関係図において、プル側出力トランジスタの安全動作領域内で負荷動作範囲を超えて設定されるプル側出力トランジスタの端子間電圧と電流の所定の対応関係を超えた領域であることが好ましい。

以上のように本発明の電力増幅回路は、第１、第２の短絡検出回路による短絡の検出に応答してプッシュ側出力トランジスタ、プル側出力トランジスタを遮断するようにしたので地絡および天絡時に出力トランジスタを保護することができる。さらに、第１、第２の短絡検出回路は、それぞれプッシュ側、プル側出力トランジスタの端子間電圧と電流に基づいて短絡を検出するので正確に短絡を検出でき、保護回路の誤動作を防止できる。

以下本発明の実施形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は本発明の第１の実施形態における電力増幅回路の構成図を示すものである。図１の構成は、ＮＰＮ型のプッシュ側出力トランジスタ４とプル側出力トランジスタ５を、エミッタをＧＮＤ側とするように電源端子１とＧＮＤ端子３の間に接続したプッシュプル方式の出力段部である。そしてプッシュ側出力トランジスタ４のエミッタが接続されたプル側出力トランジスタ５のコレクタに出力端子２が設けられる。更にプッシュ側出力トランジスタ４のベースにはプッシュ側プリ増幅回路６を接続し、同様に、プル側出力トランジスタ５のベースにはプル側プリ増幅回路７を接続し、プッシュ側プリ増幅回路６とプル側プリ増幅回路７には入力端子８が接続され、外部から入力端子８へ入ってきた入力信号を増幅し出力端子２に出力される。

プッシュ側出力トランジスタ４のベースにプッシュ側出力トランジスタ４のＡＳＯ検出回路９を接続し、地絡遮断回路部２１として、地絡基準電圧源１７を比較器１３の＋（プラス）入力とＧＮＤ端子３の間に接続し、出力端子２を比較器１３の−（マイナス）入力に接続し、比較器１３の出力をプッシュ側出力トランジスタ４の遮断トランジスタ１１のベースに接続し、トランジスタ１１のコレクタをプッシュ側出力トランジスタ４のベースに接続し、トランジスタ１１のエミッタは出力端子２に接続する。比較器１３の＋側電源にはＡＳＯ検出回路９からの信号でＯＮさせるスイッチ１５を電源端子１との間に接続し、比較器１３の−側電源としてＧＮＤ端子３を接続する。

また、プル側出力トランジスタ５のベースにプル側出力トランジスタ５のＡＳＯ検出回路１０を接続し、天絡遮断回路部２２として、天絡基準電圧源１８を比較器１４の−入力と電源端子１との間に接続し、出力端子２を比較器１４の＋入力に接続し、比較器１４の出力をプル側出力トランジスタ５の遮断トランジスタ１２のベースに接続し、トランジスタ１２のコレクタをプル側出力トランジスタ５のベースに接続し、トランジスタ１２のエミッタはＧＮＤ端子３に接続する。比較器１４の−側電源にはＡＳＯ検出回路１０からの信号でＯＮさせるスイッチ１６をＧＮＤ端子３との間に接続し、比較器１４の＋側電源として電源端子１を接続し構成されている。

そして、地絡基準電圧源１７から比較器１３の＋入力へ出力される電圧Ｖａは、予めＧＮＤ端子３の電圧よりも高い電圧に設定され、また天絡基準電圧源１８から比較器１４の−入力へ出力される電圧Ｖｂは、予め電源端子１の電圧Ｖｃｃより低い電圧に設定されている。

図６は本実施形態における出力トランジスタのＡＳＯと負荷動作範囲とＡＳＯ検出曲線の特性図であり、５００はＡＳＯ、５０５は負荷動作範囲、５０６はＡＳＯ検出曲線を示す。この図６に示すＡＳＯ検出曲線を実現する為のＡＳＯ検出回路９、１０の具体回路例を図７に示す。

図７において、プッシュ側出力トランジスタ４のＡＳＯ検出回路９は、プッシュ側出力トランジスタ４のベースに電流検出トランジスタ４０のベースを接続し、電流検出トランジスタ４０のエミッタとプッシュ側出力トランジスタ４のエミッタとの間に抵抗４１を挿入し、電流検出トランジスタ４０のコレクタとプッシュ側出力トランジスタ４のエミッタとの間に抵抗４４を挿入し、またプッシュ側出力トランジスタ４のコレクタと電流検出トランジスタ４０のコレクタの間にダイオード４２と抵抗４３を直列に接続し、プッシュ側出力トランジスタ４のコレクタにツェナーダイオード４５のアノードを接続し、ツェナーダイオード４５のカソードにトランジスタ４６のエミッタを接続し、トランジスタ４６のベースは電流検出トランジスタ４０のコレクタに接続し、トランジスタ４６のコレクタを検知出力としている。また、プル側出力トランジスタ５のＡＳＯ検出回路１０についてもこれと同様に、プル側出力トランジスタ５のコレクタ、ベース、エミッタには、プッシュ側出力トランジスタ４と同様に各素子を接続する。

このような構成をとると、出力トランジスタ４のベース・エミッタ間電圧に応じて動作する電流検出トランジスタ４０は、出力トランジスタ４のコレクタ電流の大きさに応じたコレクタ電流を出力することができ、出力トランジスタ４のコレクタ電流の大きさを検出することができる。また、出力トランジスタ４のコレクタ・エミッタ間電圧の検出については、抵抗４３、４４の抵抗分割により、トランジスタ４６が動作する動作点を設定することができる。そして、抵抗４３、４４の中間接続点に電流検出トランジスタ４０のコレクタ電流を加算することにより、コレクタ・エミッタ間電圧の検出出力とコレクタ電流の検出出力との論理和を検出するＡＳＯ検出回路９を構成できる。また、スイッチ動作するトランジスタ４６はそのコレクタ電流（Ｓ１）で地絡保護回路スイッチ１５のＯＮ／ＯＦＦの制御を行う。
出力トランジスタ４のコレクタ電流が増加し、電流検出トランジスタ４０のコレクタ電流も増加すると抵抗４３で発生する電圧が大きくなり、出力トランジスタ４のコレクタ・エミッタ間電圧が小さくても検出するようになり、逆に出力トランジスタ４のコレクタ電流が減少し、電流検出トランジスタ４０のコレクタ電流も減少すると抵抗４３で発生する電圧が小さくなり、出力トランジスタ４のコレクタ・エミッタ間電圧が大きくならないと検出しなくなる。プル側出力トランジスタ５のＡＳＯ検出についても同様である。この例では、ＡＳＯ５００内で負荷動作範囲５０５に入らないように検出曲線５０６を設定することで、誤動作を防止できる保護回路を実現できる。また、図８のように、出力トランジスタ（４、５）をＭＯＳトランジスタ４７、５７で構成する場合でも、電流検出素子をＭＯＳトランジスタ４８、５８で構成することで実施できる。

上記の検出曲線５０６は、次のように設定する。たとえば、出力トランジスタ４がほぼ０Ｖに近い状態で、出力トランジスタ４の最大許容電流に対応した電流検出トランジスタ４０のコレクタ電流が抵抗４３を流れる時に、抵抗４３の電圧降下でトランジスタ４６がＯＮするように抵抗４３の値を設定する。そして更に、出力トランジスタ４および電流検出トランジスタ４０のコレクタ電流がほぼゼロで、出力トランジスタ４のコレクタ・エミッタ間に電源電圧Ｖｃｃが印加される状態を想定して、それよりも少し小さい電圧値でトランジスタ４６がＯＮするように、抵抗４３、抵抗４４の抵抗分割比を設定する。これにより、コレクタ電流にもコレクタ・エミッタ間電圧にも応じて変化する検出曲線５０６を設定することができる。そして、出力トランジスタ４の動作状態が検出曲線５０６を超えた時、トランジスタ４６がＯＮして信号Ｓ１を出力する。ただし、通常の動作状態のときには、トランジスタ４６がＯＦＦしており、信号Ｓ１を出力しない負荷動作範囲５０５との間にマージンを設ける。以上のように、ＡＳＯ検出回路９の検出曲線５０６を設定する。また、ＡＳＯ検出回路１０の検出曲線５０６も同様に設定する。

したがって、地絡や天絡が発生していない時には、ＡＳＯ検出回路９，１０の出力信号Ｓ１、Ｓ２は出力されず、スイッチ１５および１６は遮断しており、地絡検出比較器１３および天絡検出比較器１４は動作せず、遮断トランジスタ１１および１２はＯＦＦ状態である。

そして、地絡が発生すると、ＡＳＯ検出回路９が動作して検出信号Ｓ１を出力し、スイッチ１５をＯＮさせて、地絡検出比較器１３を作動させる。そして、出力端子２の電圧が地絡基準電圧Ｖａよりも低いときには、地絡検出比較器１３の出力がハイレベルになり、遮断トランジスタ１１をＯＮさせて、出力トランジスタ４をＯＦＦさせるように動作する。この時、ＡＳＯ検出回路１０およびその出力に接続された回路は作動しない。

また、天絡が発生すると、ＡＳＯ検出回路１０が動作して検出信号Ｓ２を出力し、スイッチ１６をＯＮさせて、天絡検出比較器１４を作動させる。そして、出力端子２の電圧が天絡基準電圧Ｖｂよりも高いときには、天絡検出比較器１４の出力がハイレベルになり、遮断トランジスタ１２をＯＮさせて、出力トランジスタ５をＯＦＦさせるように動作する。この時、ＡＳＯ検出回路９およびその出力に接続された回路は作動しない。

なお、地絡基準電圧Ｖａは約０．３Ｖに設定し、天絡基準電圧Ｖｂは電源電圧Ｖｃｃより約０．３Ｖ低い電圧に設定するのが好ましい。

以上のように本実施形態の構成によれば、地絡遮断回路部２１と天絡遮断回路部２２の動作をプッシュ側、プル側それぞれのＡＳＯ検出回路９、１０の検出信号で制御することにより、誤動作を防止し、地絡、天絡時の出力トランジスタの破壊を防止できる。

（第２の実施形態）
図２は本発明の第２の実施形態における電力増幅回路の構成図を示すものである。図２の構成では、比較器１３、比較器１４の出力Ｓａ、ＳｂをそれぞれＯＲ回路２３の入力に接続し、ＯＲ回路２３の出力Ｓｃは、内部端子２４に接続し、内部端子２４より抵抗３３、抵抗３５を介して、それぞれ遮断トランジスタ１１のベースと遮断トランジスタ１２のベースに接続しており、これ以外の構成については図１と同様である。

この構成によれば、地絡、天絡にかかわらず、地絡、天絡いずれの場合にもプッシュ・プル両出力トランジスタ４、５を遮断するもので、誤動作を防止し、地絡、天絡時の破壊を防止できる。

（第３の実施形態）
図３は本発明の第３の実施形態における電力増幅回路の構成図を示すものである。図３の構成では、プッシュ側出力トランジスタ４のベースにドライブトランジスタ２５のコレクタを接続し、トランジスタ２５のエミッタは電源端子１に接続し、トランジスタ２５のベースにはトランジスタ２６のベースとコレクタを接続し、トランジスタ２６のエミッタをトランジスタ２５のエミッタと接続し、トランジスタ２６のコレクタとトランジスタ２７のコレクタを接続し、トランジスタ２７のエミッタには抵抗３１を介し、出力端子２に接続し、トランジスタ２７のベースにプリ増幅回路２０６を接続する。プル側出力トランジスタ５のベースにドライブトランジスタ２８のエミッタを接続し、トランジスタ２８のコレクタは電源端子に接続し、トランジスタ２８のベースにプリ増幅回路２０７を接続する。

遮断トランジスタ１１のエミッタをプッシュ側出力トランジスタ４のエミッタに接続し、トランジスタ１１のコレクタを出力トランジスタ４のベースに接続し、トランジスタ１１のベースは抵抗３３を介して内部端子２４に接続する。遮断トランジスタ１２のエミッタをプル側出力トランジスタ５のエミッタに接続し、トランジスタ１２のコレクタを出力トランジスタ５のベースに接続し、トランジスタ１２のベースは抵抗３５を介して内部端子２４に接続する。遮断トランジスタ２９のエミッタをトランジスタ２７のエミッタに接続し、トランジスタ２９のコレクタをトランジスタ２７のベースに接続し、トランジスタ２９のベースは抵抗３２を介して内部端子２４に接続する。遮断トランジスタ３０のエミッタをトランジスタ２８のエミッタに接続し、トランジスタ３０のコレクタをトランジスタ２８のベースに接続し、トランジスタ３０のベースは抵抗３４を介して内部端子２４に接続する。

また、図３には示していないが、内部端子２４には、図２と同様にＯＲ回路２３の出力Ｓｃが接続されている。すなわち、図２と同様に、ＡＳＯ検出回路９、１０と、保護回路スイッチ１５、１６と、基準電圧源１７、１８と、比較器１３、１４と、ＯＲ回路２３とが備えられている。この図３の場合も図１、図２の場合同様、ＡＳＯ検出回路９は、例えば図７のように、出力トランジスタ４のベースと電源端子１と出力端子２に接続されて構成され、ＡＳＯ検出回路１０は、出力トランジスタ５のベースとＧＮＤ端子３と出力端子２に接続されて構成される。

この構成によれば、短絡保護回路動作時すなわち内部端子２４の信号（ＯＲ回路２３の出力Ｓｃ）で遮断トランジスタ１１、１２を動作（ＯＮ）させ、出力トランジスタ４、５を遮断することに加えて、遮断トランジスタ２９を動作（ＯＮ）させ、トランジスタ２７およびドライブトランジスタ２５を遮断するとともに、遮断トランジスタ３０を動作（ＯＮ）させ、ドライブトランジスタ２８も遮断することで、誤動作を防止し、地絡、天絡時の破壊を防止でき、更に、遮断トランジスタ１１、１２のサイズを小さくできる。遮断トランジスタ２９、３０もサイズの小さいものでよい。

（第４の実施形態）
図４は本発明の第４の実施形態における電力増幅回路の構成図を示すものである。図４の構成では、電力増幅回路の入力端子８とプリ増幅回路６、７との間に入力ミュート回路３６を挿入し、比較器１３、比較器１４の出力Ｓａ、ＳｂをそれぞれＯＲ回路３７の入力にも接続し、ＯＲ回路３７の出力Ｓｃを入力ミュート回路３６に接続しており、これ以外の構成については図１と同様である。

地絡や地絡が発生していない時には、ＡＳＯ検出回路９，１０や地絡検出比較器１３および天絡検出比較器１４は動作していない。したがって、地絡検出比較器１３または天絡検出比較器１４の出力信号で動作する入力ミュート回路３６は、作動しておらず、入力端子８から入力される信号をプッシュ側プリ増幅回路６およびプル側プリ増幅回路７にそのまま伝えて、通常の電力増幅動作をする。

地絡または天絡が発生すると、上述した第１の実施形態と同様に、ＡＳＯ検出回路９，１０が動作して、地絡検出比較器１３が作動すると遮断トランジスタ１１をＯＮさせて、出力トランジスタ４をオフ状態にし、天絡検出比較器１４が作動すると遮断トランジスタ１２をＯＮさせて、出力トランジスタ５をオフ状態にする。このとき、地絡検出比較器１３および天絡検出比較器１４の何れが作動しても、ＯＲ回路３７のＯＲ出力Ｓｃにより入力ミュート回路３６が作動して、プッシュ側プリ増幅回路６およびプル側プリ増幅回路７に入力する入力信号のレベルを低下させる。

電力増幅回路に入力信号がある場合は、無信号時よりサイズの大きい遮断トランジスタが必要である。図４の構成によれば、短絡保護回路動作時に遮断トランジスタ１１、１２により出力トランジスタ４、５を遮断することに加え、入力ミュート回路３６を動作させて、プリ増幅回路６、７の出力がない状態にすることで、誤動作を防止し、地絡、天絡時の破壊を防止でき、更に、遮断トランジスタ１１、１２のサイズを小さくできる。

（第５の実施形態）
図５は本発明の第５の実施形態における電力増幅回路の構成図を示すものである。図５の構成では、比較器１３、比較器１４の出力Ｓａ、ＳｂをそれぞれＯＲ回路３７の入力にも接続し、ＯＲ回路３７の出力Ｓｃでプリ増幅回路６、７と電源端子１との間に設けられたスイッチ３８を制御する構成としており、これ以外の構成については図１と同様である。地絡および天絡が発生していないときのＯＲ回路３７の出力Ｓｃによりスイッチ３８はＯＮ状態であり、地絡または天絡が発生したときのＯＲ回路３７の出力Ｓｃによりスイッチ３８はＯＦＦとなり、プリ増幅回路６、７への電源供給は遮断される。

電力増幅回路に入力信号がある場合は、無信号時よりサイズの大きい遮断トランジスタが必要である。図５の構成によれば、短絡保護回路動作時に遮断トランジスタ１１、１２により出力トランジスタ４、５を遮断することに加え、プリ増幅回路６、７の電源供給を遮断することで、誤動作を防止し、地絡、天絡時の破壊を防止でき、更に、遮断トランジスタ１１、１２のサイズを小さくできる。

本発明の電力増幅回路は、比較的消費電力の大きい電力増幅回路、例えば音響機器パワーアンプやテレビなどの音声出力回路等として有用である。

本発明の第１の実施形態における電力増幅回路の構成図。 本発明の第２の実施形態における電力増幅回路の構成図。 本発明の第３の実施形態における電力増幅回路の構成図。 本発明の第４の実施形態における電力増幅回路の構成図。 本発明の第５の実施形態における電力増幅回路の構成図。 本発明の実施形態における出力トランジスタのＡＳＯと負荷動作範囲とＡＳＯ検出曲線の特性図。 本発明の実施形態におけるＡＳＯ検出回路の構成図。 本発明の実施形態において出力トランジスタをＭＯＳトランジスタで形成した場合のＡＳＯ検出回路の構成図。 従来の電力増幅回路の構成図。 従来の電力増幅回路の問題点を示す出力トランジスタのＡＳＯと負荷動作範囲の特性図。

符号の説明

１ 電源端子
２ 電力増幅回路の出力端子
３ ＧＮＤ端子
４ プッシュ側出力トランジスタ
５ プル側出力トランジスタ
６ プッシュ側プリ増幅回路
７ プル側プリ増幅回路
８ 電力増幅回路の入力端子
９ プッシュ側出力トランジスタのＡＳＯ検出回路
１０ プル側出力トランジスタのＡＳＯ検出回路
１１ プッシュ側出力トランジスタの遮断トランジスタ
１２ プル側出力トランジスタの遮断トランジスタ
１３ 地絡検出比較器
１４ 天絡検出比較器
１５ 地絡保護回路スイッチ
１６ 天絡保護回路スイッチ
１７ 地絡基準電圧源
１８ 天絡基準電圧源
２１ 地絡遮断回路部
２２ 天絡遮断回路部
２３ ＯＲ回路
２４ 内部端子
２５ ドライブトランジスタ
２６ トランジスタ
２７ トランジスタ
２８ ドライブトランジスタ
２９ 遮断トランジスタ
３０ 遮断トランジスタ
３２ 抵抗
３３ 抵抗
３４ 抵抗
３５ 抵抗
２０６ プッシュ側プリ増幅回路
２０７ プル側プリ増幅回路
３６ 入力ミュート回路
３７ ＯＲ回路
３８ スイッチ
４０ 電流検出トランジスタ
４１ 抵抗
４２ ダイオード
４３ 抵抗
４４ 抵抗
４５ ツェナーダイオード
４６ トランジスタ
４７ プッシュ側ＭＯＳ出力トランジスタ
４８ 電流検出ＭＯＳトランジスタ
５０ 電流検出トランジスタ
５１ 抵抗
５２ ダイオード
５３ 抵抗
５４ 抵抗
５５ ツェナーダイオード
５６ トランジスタ
５７ プル側ＭＯＳ出力トランジスタ
５８ 電流検出ＭＯＳトランジスタ
１０１ 電源端子
１０２ 電力増幅回路の出力端子
１０３ ＧＮＤ端子
１０４ プッシュ側出力トランジスタ
１０５ プル側出力トランジスタ
１０６ プッシュ側プリ増幅回路
１０７ プル側プリ増幅回路
１０８ 電力増幅回路の入力端子
１０９ プル側出力トランジスタの電流検出素子
１１０ カレントミラー回路１次側トランジスタ
１１１ カレントミラー回路２次側トランジスタ
１１２ リーク防止用抵抗
１１３ 出力電圧検出回路部
１１４ 保護回路部

Claims (6)

1. 入力端子からの入力信号を増幅して出力するプッシュ側プリ増幅回路およびプル側プリ増幅回路と、
   電源端子と出力端子の間に接続され、前記プッシュ側プリ増幅回路の出力に基づいて電力増幅するプッシュ側出力トランジスタと、
   グラウンド端子と前記出力端子の間に接続され、前記プル側プリ増幅回路の出力に基づいて電力増幅するプル側出力トランジスタと、
   前記プッシュ側出力トランジスタの端子間電圧と電流に基づいて前記グラウンド端子と前記出力端子との短絡を検出する第１の短絡検出回路と、
   前記プル側出力トランジスタの端子間電圧と電流に基づいて前記電源端子と前記出力端子との短絡を検出する第２の短絡検出回路と、
   前記第１の短絡検出回路による短絡の検出に応答して前記プッシュ側出力トランジスタを遮断する第１の保護回路と、
   前記第２の短絡検出回路による短絡の検出に応答して前記プル側出力トランジスタを遮断する第２の保護回路とを備えた電力増幅回路。
2. 入力端子からの入力信号を増幅して出力するプッシュ側プリ増幅回路およびプル側プリ増幅回路と、
   電源端子と出力端子の間に接続され、前記プッシュ側プリ増幅回路の出力に基づいて電力増幅するプッシュ側出力トランジスタと、
   グラウンド端子と前記出力端子の間に接続され、前記プル側プリ増幅回路の出力に基づいて電力増幅するプル側出力トランジスタと、
   前記プッシュ側出力トランジスタの端子間電圧と電流に基づいて前記グラウンド端子と前記出力端子との短絡を検出する第１の短絡検出回路と、
   前記プル側出力トランジスタの端子間電圧と電流に基づいて前記電源端子と前記出力端子との短絡を検出する第２の短絡検出回路と、
   前記第１の短絡検出回路および前記第２の短絡検出回路のいずれかによる短絡の検出に応答して前記プッシュ側出力トランジスタおよび前記プル側出力トランジスタを遮断する保護回路とを備えた電力増幅回路。
3. 前記プッシュ側出力トランジスタを駆動するための第１の駆動トランジスタと、前記プル側出力トランジスタを駆動するための第２の駆動トランジスタとを設け、
   前記保護回路は、前記第１の短絡検出回路および前記第２の短絡検出回路のいずれかによる短絡の検出に応答して前記第１および第２の駆動トランジスタをも遮断するようにしたことを特徴とする請求項２記載の電力増幅回路。
4. 前記第１の短絡検出回路および前記第２の短絡検出回路のいずれかによる短絡の検出に応答して、前記入力端子から前記プッシュ側およびプル側プリ増幅回路へ与える前記入力信号を遮断するようにした請求項１に記載の電力増幅回路。
5. 前記第１の短絡検出回路および前記第２の短絡検出回路のいずれかによる短絡の検出に応答して、前記プッシュ側プリ増幅回路と前記プル側プリ増幅回路に対する電源供給を遮断するようにした請求項１に記載の電力増幅回路。
6. 前記第１の短絡検出回路は、前記プッシュ側出力トランジスタの端子間電圧と電流が第１の所定領域内になると短絡を検出し、前記第１の所定領域は、前記プッシュ側出力トランジスタの端子間電圧と電流との関係図において、前記プッシュ側出力トランジスタの安全動作領域内で負荷動作範囲を超えて設定される前記プッシュ側出力トランジスタの端子間電圧と電流の所定の対応関係を超えた領域であり、
   前記第２の短絡検出回路は、前記プル側出力トランジスタの端子間電圧と電流が第２の所定領域内になると短絡を検出し、前記第２の所定領域は、前記プル側出力トランジスタの端子間電圧と電流との関係図において、前記プル側出力トランジスタの安全動作領域内で負荷動作範囲を超えて設定される前記プル側出力トランジスタの端子間電圧と電流の所定の対応関係を超えた領域であることを特徴とする請求項１〜５のいずれかに記載の電力増幅回路。

Images