JP3309781B2 - テープＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）用スティフナの製造方法 - Google Patents
テープＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）用スティフナの製造方法Info
- Publication number
- JP3309781B2 JP3309781B2 JP28832797A JP28832797A JP3309781B2 JP 3309781 B2 JP3309781 B2 JP 3309781B2 JP 28832797 A JP28832797 A JP 28832797A JP 28832797 A JP28832797 A JP 28832797A JP 3309781 B2 JP3309781 B2 JP 3309781B2
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- frame
- manufacturing
- tape
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
- Punching Or Piercing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に使用
されるスティフナの製造方法に関し、特に、量産製造さ
れるテープＢＧＡ（Ball Grid Array ）型半導体装置に
使用されるテープＢＧＡ用スティフナの製造方法に関す
る。
されるスティフナの製造方法に関し、特に、量産製造さ
れるテープＢＧＡ（Ball Grid Array ）型半導体装置に
使用されるテープＢＧＡ用スティフナの製造方法に関す
る。
【０００２】
【従来の技術】図４は、テープＢＧＡ（Ball Grid Arra
y ）型半導体装置の断面を示す。図４に示したテープＢ
ＧＡ型半導体装置１は、ＴＡＢ（Tape Automated Bondi
ng）テープ２と、半導体素子３と、スティフナ４とを有
する。ＴＡＢテープ２は、絶縁材のポリイミド１０と、
ポリイミド１０に設けられたインナーリード１２、グラ
ンド層５および導通ビア８などを有する所定の配線パタ
ーン６と、この配線パターン６を保護するためのソルダ
レジスト７とを有する。また、ＴＡＢテープ２の片面の
配線パターン６上には、格子状に配置され、基板（図示
せず）へ接続するためのはんだボール９が設けられてい
る。
y ）型半導体装置の断面を示す。図４に示したテープＢ
ＧＡ型半導体装置１は、ＴＡＢ（Tape Automated Bondi
ng）テープ２と、半導体素子３と、スティフナ４とを有
する。ＴＡＢテープ２は、絶縁材のポリイミド１０と、
ポリイミド１０に設けられたインナーリード１２、グラ
ンド層５および導通ビア８などを有する所定の配線パタ
ーン６と、この配線パターン６を保護するためのソルダ
レジスト７とを有する。また、ＴＡＢテープ２の片面の
配線パターン６上には、格子状に配置され、基板（図示
せず）へ接続するためのはんだボール９が設けられてい
る。
【０００３】ＴＡＢテープ２のインナーリード１２と半
導体素子３は、金バンプ１１によって接合された後、封
止樹脂１３によって封止されている。スティフナ４は、
半導体素子３およびＴＡＢテープ２を覆うようにしてこ
れらを支持し、半導体素子３の放熱板およびテープＢＧ
Ａ型半導体装置１の補強板の役割を果たし、はんだボー
ル９の平坦性を担保している。
導体素子３は、金バンプ１１によって接合された後、封
止樹脂１３によって封止されている。スティフナ４は、
半導体素子３およびＴＡＢテープ２を覆うようにしてこ
れらを支持し、半導体素子３の放熱板およびテープＢＧ
Ａ型半導体装置１の補強板の役割を果たし、はんだボー
ル９の平坦性を担保している。
【０００４】図５は、従来のスティフナフレームを示
す。図５（ａ）は、スティフナフレームの全体の概略を
示し、図５（ｂ）は、図５（ａ）で示したＡの部分を拡
大したものである。スティフナ４の製造においては、そ
の量産性を図るために、複数のスティフナ４をフレーム
状にして形成する方式が採られている。図５に示したス
ティフナフレーム１４は、厚さ０．３〜０．５ｍｍのＳ
ＵＳまたはＣｕ系板材にエッチングやプレス加工によっ
て抜き窓１５が設けられ、スティフナ４とフレーム枠１
７が形成されている。スティフナ４は、スティフナ４の
４つのコーナで連結部２０を介してフレーム枠１７と連
結されており、連結部２０にはＵ字またはＶ字の形状を
持つ溝部１９が形成されている。また、スティフナフレ
ーム１４は、スティフナ４の製造時にその位置決めを行
うための位置決め孔１６を有し、隣り合うスティフナ４
の間には、加工や搬送を容易にするためにスリット１８
が設けられている。更に、図４に示したようなテープＢ
ＧＡ型半導体装置１の場合には、半導体素子３を搭載す
る部分のスティフナ４の位置に曲げ加工（絞り加工）を
施す必要がある。
す。図５（ａ）は、スティフナフレームの全体の概略を
示し、図５（ｂ）は、図５（ａ）で示したＡの部分を拡
大したものである。スティフナ４の製造においては、そ
の量産性を図るために、複数のスティフナ４をフレーム
状にして形成する方式が採られている。図５に示したス
ティフナフレーム１４は、厚さ０．３〜０．５ｍｍのＳ
ＵＳまたはＣｕ系板材にエッチングやプレス加工によっ
て抜き窓１５が設けられ、スティフナ４とフレーム枠１
７が形成されている。スティフナ４は、スティフナ４の
４つのコーナで連結部２０を介してフレーム枠１７と連
結されており、連結部２０にはＵ字またはＶ字の形状を
持つ溝部１９が形成されている。また、スティフナフレ
ーム１４は、スティフナ４の製造時にその位置決めを行
うための位置決め孔１６を有し、隣り合うスティフナ４
の間には、加工や搬送を容易にするためにスリット１８
が設けられている。更に、図４に示したようなテープＢ
ＧＡ型半導体装置１の場合には、半導体素子３を搭載す
る部分のスティフナ４の位置に曲げ加工（絞り加工）を
施す必要がある。
【０００５】テープＢＧＡ型半導体装置１（図４）は、
スティフナフレーム１４のスティフナ４に半導体素子３
を搭載したＴＡＢテープ２を接着し、はんだボール９を
作成後、連結部２０を切り離して製造される。このと
き、連結部２０に設けられた溝部１９によって、ＴＡＢ
テープ２に搭載されている半導体素子３にダメージを与
えることなく、容易にスティフナ４をフレーム枠１７か
ら切り離すことができる。
スティフナフレーム１４のスティフナ４に半導体素子３
を搭載したＴＡＢテープ２を接着し、はんだボール９を
作成後、連結部２０を切り離して製造される。このと
き、連結部２０に設けられた溝部１９によって、ＴＡＢ
テープ２に搭載されている半導体素子３にダメージを与
えることなく、容易にスティフナ４をフレーム枠１７か
ら切り離すことができる。
【０００６】上述のように、従来のテープＢＧＡ用ステ
ィフナの製造方法によって製造されたスティフナ４にお
いては、スティフナ４をフレーム形状にし、テープＢＧ
Ａ型半導体装置の組立工程では、スティフナフレーム１
４の連結部２０によってスティフナ４を支持し、組立完
了後は、連結部２０に設けられた溝部１９によって、容
易にスティフナ４を切り離すことができるようになって
いる。
ィフナの製造方法によって製造されたスティフナ４にお
いては、スティフナ４をフレーム形状にし、テープＢＧ
Ａ型半導体装置の組立工程では、スティフナフレーム１
４の連結部２０によってスティフナ４を支持し、組立完
了後は、連結部２０に設けられた溝部１９によって、容
易にスティフナ４を切り離すことができるようになって
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、図５に
示したような従来のテープＢＧＡ用スティフナの製造方
法によれば、ＳＵＳまたはＣｕ系板材からエッチングや
プレス加工によってスティフナ４とフレーム枠１７を形
成する際に、スティフナ４の曲げ加工や、連結部２０に
溝部１９を伴うと、スティフナ４の内部に応力が残るた
め、スティフナ４の平坦性の確保が困難なものとなり、
スティフナ４をフレーム枠１７から切り離すとスティフ
ナ４が平坦でなくなるという問題があった。
示したような従来のテープＢＧＡ用スティフナの製造方
法によれば、ＳＵＳまたはＣｕ系板材からエッチングや
プレス加工によってスティフナ４とフレーム枠１７を形
成する際に、スティフナ４の曲げ加工や、連結部２０に
溝部１９を伴うと、スティフナ４の内部に応力が残るた
め、スティフナ４の平坦性の確保が困難なものとなり、
スティフナ４をフレーム枠１７から切り離すとスティフ
ナ４が平坦でなくなるという問題があった。
【０００８】また、スティフナ４をプレス加工で作成す
る場合、リール方式の製造工程が採用され、直径４００
〜１０００ｍｍ程度の巻き取り径となるため、スティフ
ナフレーム１４のフレーム枠１７に生じる歪みがスティ
フナ４の内部に影響して、スティフナ４の平坦性の確保
が困難なものとなるという問題があった。
る場合、リール方式の製造工程が採用され、直径４００
〜１０００ｍｍ程度の巻き取り径となるため、スティフ
ナフレーム１４のフレーム枠１７に生じる歪みがスティ
フナ４の内部に影響して、スティフナ４の平坦性の確保
が困難なものとなるという問題があった。
【０００９】従って、本発明の目的は、スティフナの内
部の歪みや残留応力を低減し、スティフナの平坦性を確
保することができるテープＢＧＡ用スティフナの製造方
法を提供することである。
部の歪みや残留応力を低減し、スティフナの平坦性を確
保することができるテープＢＧＡ用スティフナの製造方
法を提供することである。
【００１０】
【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、スティフナ材に窓を形成してステ
ィフナ材を枠とスティフナ部に分離し、窓の所定の位置
に枠とスティフナ部を連結する複数の連結部を形成して
スティフナフレームを作成し、スティフナフレームの連
結部を切断してスティフナを製造するテープＢＧＡ（Ba
ll Grid Array）用スティフナの製造方法において、連
結部の近傍の枠にスリットを設けたことを特徴とするテ
ープＢＧＡ用スティフナの製造方法を提供する。
目的を実現するため、スティフナ材に窓を形成してステ
ィフナ材を枠とスティフナ部に分離し、窓の所定の位置
に枠とスティフナ部を連結する複数の連結部を形成して
スティフナフレームを作成し、スティフナフレームの連
結部を切断してスティフナを製造するテープＢＧＡ（Ba
ll Grid Array）用スティフナの製造方法において、連
結部の近傍の枠にスリットを設けたことを特徴とするテ
ープＢＧＡ用スティフナの製造方法を提供する。
【００１１】
【発明の実施の形態】以下本発明のテープＢＧＡ用ステ
ィフナの製造方法を詳細に説明する。
ィフナの製造方法を詳細に説明する。
【００１２】図１は、本発明のテープＢＧＡ用スティフ
ナの製造方法によって作成されたスティフナフレームを
示す。図１（ａ）は、スティフナフレームの全体の概略
を示し、図１（ｂ）は、図１（ａ）で示したＢの部分を
拡大したものである。スティフナ４の製造においては、
その量産性を図るために、複数のスティフナ４をフレー
ム状にして形成する方式が採られている。図１に示した
スティフナフレーム１４は、厚さ約０．４ｍｍのＣｕ板
材にエッチングやプレス加工によって抜き窓１５が設け
られ、１辺が約３８．６ｍｍの略正方形のスティフナ４
とフレーム枠１７が形成される。スティフナ４は、ステ
ィフナ４の４つのコーナで連結部２０を介してフレーム
枠１７と連結され、また、スティフナ４の半導体素子を
搭載する部分は、エッチングやプレス加工によって半導
体素子搭載窓２１が形成され、半導体素子搭載部２２が
設けられる。
ナの製造方法によって作成されたスティフナフレームを
示す。図１（ａ）は、スティフナフレームの全体の概略
を示し、図１（ｂ）は、図１（ａ）で示したＢの部分を
拡大したものである。スティフナ４の製造においては、
その量産性を図るために、複数のスティフナ４をフレー
ム状にして形成する方式が採られている。図１に示した
スティフナフレーム１４は、厚さ約０．４ｍｍのＣｕ板
材にエッチングやプレス加工によって抜き窓１５が設け
られ、１辺が約３８．６ｍｍの略正方形のスティフナ４
とフレーム枠１７が形成される。スティフナ４は、ステ
ィフナ４の４つのコーナで連結部２０を介してフレーム
枠１７と連結され、また、スティフナ４の半導体素子を
搭載する部分は、エッチングやプレス加工によって半導
体素子搭載窓２１が形成され、半導体素子搭載部２２が
設けられる。
【００１３】また、連結部２０近傍のフレーム枠１７に
は、エッチングやプレス加工によって４つの略Ｌ字型の
スリット２３が設けられ、Ｌ字型スリット２３と抜き窓
１５の間に歪み吸収部２４が形成される。ここで、この
Ｌ字型スリット２３の全長は、約１８ｍｍでＣｕ板材の
厚さの４５倍程度とし、歪み吸収部２４の幅は、約０．
７５ｍｍでＣｕ板材の厚さの１．９倍程度とした。ま
た、スティフナフレーム１４には、スティフナ４の製造
時にその位置決めを行うための位置決め孔１６と、隣り
合うスティフナ４の間に加工や搬送を容易にするための
スリット１８が設けられる。
は、エッチングやプレス加工によって４つの略Ｌ字型の
スリット２３が設けられ、Ｌ字型スリット２３と抜き窓
１５の間に歪み吸収部２４が形成される。ここで、この
Ｌ字型スリット２３の全長は、約１８ｍｍでＣｕ板材の
厚さの４５倍程度とし、歪み吸収部２４の幅は、約０．
７５ｍｍでＣｕ板材の厚さの１．９倍程度とした。ま
た、スティフナフレーム１４には、スティフナ４の製造
時にその位置決めを行うための位置決め孔１６と、隣り
合うスティフナ４の間に加工や搬送を容易にするための
スリット１８が設けられる。
【００１４】上述のようにして形成されたスティフナフ
レーム１４において、連結部２０には、Ｖ字の形状を持
つ深さ約０．２ｍｍ（Ｃｕ板材の厚さの０．５倍程度）
の溝部１９を形成し、スティフナ４の半導体素子搭載部
２２を深さ０．４ｍｍで曲げ加工する。その後、スティ
フナ４をスティフナフレーム１４から切り離し、スティ
フナ４の平坦性を測定した。
レーム１４において、連結部２０には、Ｖ字の形状を持
つ深さ約０．２ｍｍ（Ｃｕ板材の厚さの０．５倍程度）
の溝部１９を形成し、スティフナ４の半導体素子搭載部
２２を深さ０．４ｍｍで曲げ加工する。その後、スティ
フナ４をスティフナフレーム１４から切り離し、スティ
フナ４の平坦性を測定した。
【００１５】この平坦性の測定は、スティフナ４の曲げ
加工された半導体素子搭載部２２を除いた面の高低差の
最大を測定する。本発明のテープＢＧＡ用スティフナの
製造方法によって作成されたスティフナ４の平坦性は、
約８０μｍ以下となった。これに対して、従来の方法で
作成されたＬ字型スリット２３のないスティフナの平坦
性は、約１２０μｍ以上であり、Ｌ字型スリット２３を
設けた場合には、平坦性に優れたスティフナ４となるこ
とが実証された。
加工された半導体素子搭載部２２を除いた面の高低差の
最大を測定する。本発明のテープＢＧＡ用スティフナの
製造方法によって作成されたスティフナ４の平坦性は、
約８０μｍ以下となった。これに対して、従来の方法で
作成されたＬ字型スリット２３のないスティフナの平坦
性は、約１２０μｍ以上であり、Ｌ字型スリット２３を
設けた場合には、平坦性に優れたスティフナ４となるこ
とが実証された。
【００１６】以上、本発明の一形態を示したが、本発明
によって形成されるスリットは、Ｌ字型スリット２３で
なくともよく、Ｔ字型やＩ字型のスリットでもよい。
によって形成されるスリットは、Ｌ字型スリット２３で
なくともよく、Ｔ字型やＩ字型のスリットでもよい。
【００１７】図２は、図１に示したスティフナフレーム
１４のＬ字型スリット２３をＴ字型スリット２５にした
場合の一形態を示す。図２において、スティフナ４は、
半導体素子搭載窓２１および半導体素子搭載部２２の設
けられていないスティフナである。この様な場合でも、
スティフナ４の平坦性は、図１に示したものと同様に、
優れたものとなった。
１４のＬ字型スリット２３をＴ字型スリット２５にした
場合の一形態を示す。図２において、スティフナ４は、
半導体素子搭載窓２１および半導体素子搭載部２２の設
けられていないスティフナである。この様な場合でも、
スティフナ４の平坦性は、図１に示したものと同様に、
優れたものとなった。
【００１８】図３は、本発明のテープＢＧＡ用スティフ
ナの製造方法によって製造されたスティフナフレーム１
４をリール形状に巻き取った場合の断面の概略を示す。
図３から解るように、Ｌ字型スリット２３またはＴ字型
スリット２５と抜き窓１５の間に形成された歪み吸収部
２４によって、リール形状に巻き取ったときのフレーム
枠１７の歪みが緩和され、スティフナ４に内部歪みや残
留応力が発生しないようになった。
ナの製造方法によって製造されたスティフナフレーム１
４をリール形状に巻き取った場合の断面の概略を示す。
図３から解るように、Ｌ字型スリット２３またはＴ字型
スリット２５と抜き窓１５の間に形成された歪み吸収部
２４によって、リール形状に巻き取ったときのフレーム
枠１７の歪みが緩和され、スティフナ４に内部歪みや残
留応力が発生しないようになった。
【００１９】以上、本発明によるスティフナフレームを
示したが、平坦性を確保するためのスリットの全長（展
開長）は、フレーム材の板厚の１０倍以上が望ましい。
また、歪み吸収部の幅は、板厚の０．５〜５倍程度が望
ましい。
示したが、平坦性を確保するためのスリットの全長（展
開長）は、フレーム材の板厚の１０倍以上が望ましい。
また、歪み吸収部の幅は、板厚の０．５〜５倍程度が望
ましい。
【００２０】
【発明の効果】以上述べた通り、本発明のテープＢＧＡ
用スティフナの製造方法によれば、スティフナフレーム
の連結部近傍にスリットを設けたので、スティフナの内
部の歪みや残留応力を低減し、スティフナの平坦性を確
保することができるようになった。
用スティフナの製造方法によれば、スティフナフレーム
の連結部近傍にスリットを設けたので、スティフナの内
部の歪みや残留応力を低減し、スティフナの平坦性を確
保することができるようになった。
【図１】本発明によるスティフナフレームの実施の一形
態を示す概略図である。
態を示す概略図である。
【図２】本発明によるスティフナフレームの実施の一形
態を示す概略図である。
態を示す概略図である。
【図３】本発明によるスティフナフレームを巻き取った
ときの断面を示す図である。
ときの断面を示す図である。
【図４】テープＢＧＡ型半導体装置の断面を示す図であ
る。
る。
【図５】従来のスティフナフレームを示す概略図であ
る。
る。
１ テープＢＧＡ型半導体装置 ２ ＴＡＢテープ ３ 半導体素子 ４ スティフナ ５ グランド層 ６ 配線パターン ７ ソルダレジスト ８ 導通ビア ９ はんだボール １０ ポリイミド １１ 金バンプ １２ インナーリード １３ 封止樹脂 １４ スティフナフレーム １５ 抜き窓 １６ 位置決め孔 １７ フレーム枠 １８ スリット １９ 溝部 ２０ 連結部 ２１ 半導体素子搭載窓 ２２ 半導体素子搭載部 ２３ Ｌ字型スリット ２４ 歪み吸収部 ２５ Ｔ字型スリット
フロントページの続き (56)参考文献 特開 昭61−124157（ＪＰ，Ａ) 特開 平１−286335（ＪＰ，Ａ) 特開 平９−66334（ＪＰ，Ａ) 特開 平10−209363（ＪＰ，Ａ) 特開 平10−261674（ＪＰ，Ａ) 特開 平11−262518（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/02 H01L 23/12 H01L 23/36 H01L 23/50 B21D 28/00
Claims (5)
- 【請求項１】スティフナ材に窓を形成して前記スティフ
ナ材を枠とスティフナ部に分離し、前記窓の所定の位置
に前記枠と前記スティフナ部を連結する複数の連結部を
形成してスティフナフレームを作成し、前記スティフナ
フレームの前記連結部を切断してスティフナを製造する
テープＢＧＡ（Ball Grid Array ）用スティフナの製造
方法において、 前記連結部の近傍の前記枠にスリットを設けたことを特
徴とするテープＢＧＡ用スティフナの製造方法。 - 【請求項２】前記スリットは、その全長が前記スティフ
ナ材の厚さの１０倍以上であることを特徴とする請求項
１記載の方法。 - 【請求項３】前記スリットは、前記窓からの距離が前記
スティフナ材の厚さの０．５〜５倍であることを特徴と
する請求項１記載の方法。 - 【請求項４】前記スリットは、略Ｌ字型の形状であるこ
とを特徴とする請求項１記載の方法。 - 【請求項５】前記スリットは、略Ｔ字型の形状であるこ
とを特徴とする請求項１記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28832797A JP3309781B2 (ja) | 1997-10-21 | 1997-10-21 | テープＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）用スティフナの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28832797A JP3309781B2 (ja) | 1997-10-21 | 1997-10-21 | テープＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）用スティフナの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121540A JPH11121540A (ja) | 1999-04-30 |
| JP3309781B2 true JP3309781B2 (ja) | 2002-07-29 |
Family
ID=17728756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28832797A Expired - Fee Related JP3309781B2 (ja) | 1997-10-21 | 1997-10-21 | テープＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）用スティフナの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309781B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4743955B2 (ja) * | 2000-12-20 | 2011-08-10 | イビデン株式会社 | ヒートシンクおよびヒートシンク集合体 |
| JP4641635B2 (ja) * | 2001-03-05 | 2011-03-02 | イビデン株式会社 | ヒートシンク集合体 |
| JP5356883B2 (ja) * | 2009-03-30 | 2013-12-04 | 日本特殊陶業株式会社 | 補強材付き配線基板の製造方法 |
-
1997
- 1997-10-21 JP JP28832797A patent/JP3309781B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121540A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555200B2 (en) | Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus | |
| EP0862211B1 (en) | Semiconductor apparatus and method for fabricating the same | |
| US7821111B2 (en) | Semiconductor device having grooved leads to confine solder wicking | |
| US20060105501A1 (en) | Electronic device with high lead density | |
| US20110198737A1 (en) | Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same | |
| DE10210903A1 (de) | Halbleiterpackungsbauelement geringer Dicke, Verfahren zu seiner Herstellung und zugehörige Elektronikkomponente | |
| US7199462B2 (en) | Substrate for producing semiconductor packages | |
| JP2005244219A (ja) | 半導体パッケージ用のリードフレームとその製造方法 | |
| JP3309781B2 (ja) | テープＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）用スティフナの製造方法 | |
| US6512288B1 (en) | Circuit board semiconductor package | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JP4357278B2 (ja) | 集積回路ダイ製作方法 | |
| US6512287B1 (en) | Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus | |
| JP4257534B2 (ja) | 半導体装置の製造方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
| JPH04305945A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2833152B2 (ja) | 半導体装置 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| US6291260B1 (en) | Crack-preventive substrate and process for fabricating solder mask | |
| JP3271500B2 (ja) | 半導体装置 | |
| JPH0689960A (ja) | 半導体素子用リードフレーム | |
| JP5574297B2 (ja) | リードフレームの製造方法 | |
| KR100190928B1 (ko) | 스크라이브 라인폭이 감소된 탭(tab)제품의 반도체 칩 | |
| JPH0629351A (ja) | Ｔａｂテープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |