JP3303740B2 - 電池パックの放電制御装置 - Google Patents
電池パックの放電制御装置Info
- Publication number
- JP3303740B2 JP3303740B2 JP25332597A JP25332597A JP3303740B2 JP 3303740 B2 JP3303740 B2 JP 3303740B2 JP 25332597 A JP25332597 A JP 25332597A JP 25332597 A JP25332597 A JP 25332597A JP 3303740 B2 JP3303740 B2 JP 3303740B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- discharge
- batteries
- voltage
- battery pack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ノートパソコンや
携帯電話等、ＯＡ機器や電子機器に使用される電池パッ
クに関し、更に詳しくは電池パックを効率的に放電する
ための電池パックの放電制御装置に関するものである。
携帯電話等、ＯＡ機器や電子機器に使用される電池パッ
クに関し、更に詳しくは電池パックを効率的に放電する
ための電池パックの放電制御装置に関するものである。
【０００２】
【従来の技術】図６は電池パックの基本構成を示すブロ
ック図である。この種の電池パックは充電可能な複数の
電池Ｂ１，Ｂ２を並列に備え、それぞれが放電スイッチ
として作用するダイオードＤ１，Ｄ２を介して負荷９に
接続されている。また、電池パックはＡＣアダプタ６が
接続されている時に前記電池Ｂ１，Ｂ２を充電するため
の充電回路５を備えており、この充電回路５の出力がダ
イオードＤ４，Ｄ５を介してそれぞれ電池Ｂ１，Ｂ２の
正極に接続されている。６は着脱可能な外部電源用ＡＣ
アダプタで、交流入力の供給により前記電池Ｂ１，Ｂ２
の電圧より高い所定の直流電源ＶACを発生する。このＡ
Ｃアダプタ６の出力が前記充電回路５に接続されると共
に、ダイオードＤ３を介して負荷９に接続されている。
ック図である。この種の電池パックは充電可能な複数の
電池Ｂ１，Ｂ２を並列に備え、それぞれが放電スイッチ
として作用するダイオードＤ１，Ｄ２を介して負荷９に
接続されている。また、電池パックはＡＣアダプタ６が
接続されている時に前記電池Ｂ１，Ｂ２を充電するため
の充電回路５を備えており、この充電回路５の出力がダ
イオードＤ４，Ｄ５を介してそれぞれ電池Ｂ１，Ｂ２の
正極に接続されている。６は着脱可能な外部電源用ＡＣ
アダプタで、交流入力の供給により前記電池Ｂ１，Ｂ２
の電圧より高い所定の直流電源ＶACを発生する。このＡ
Ｃアダプタ６の出力が前記充電回路５に接続されると共
に、ダイオードＤ３を介して負荷９に接続されている。
【０００３】上記構成において、電池パックの放電中は
ダイオードＤ１，Ｄ２を通して電池Ｂ１，Ｂ２より負荷
９側に電流ｉが供給される。この時、電池Ｂ１，Ｂ２と
充電回路５を接続するダイオードＤ４，Ｄ５は共にオフ
状態となるため、各電池Ｂ１，Ｂ２からの放電電流が充
電回路５側に流れ込むといった電池電力の無駄が生じる
ことはない。
ダイオードＤ１，Ｄ２を通して電池Ｂ１，Ｂ２より負荷
９側に電流ｉが供給される。この時、電池Ｂ１，Ｂ２と
充電回路５を接続するダイオードＤ４，Ｄ５は共にオフ
状態となるため、各電池Ｂ１，Ｂ２からの放電電流が充
電回路５側に流れ込むといった電池電力の無駄が生じる
ことはない。
【０００４】また、電池パックにＡＣアダプタ６が接続
されると、このＡＣアダプタ６から負荷９への電力供給
が開始し、同時に充電回路５による電池Ｂ１，Ｂ２への
充電が開始する。この時、ダイオードＤ１，Ｄ２はオフ
状態となっているから、電池Ｂ１，Ｂ２から負荷９への
放電経路は遮断されている。
されると、このＡＣアダプタ６から負荷９への電力供給
が開始し、同時に充電回路５による電池Ｂ１，Ｂ２への
充電が開始する。この時、ダイオードＤ１，Ｄ２はオフ
状態となっているから、電池Ｂ１，Ｂ２から負荷９への
放電経路は遮断されている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来構
成の電池パックにおいては、放電の際にダイオードＤ
１，Ｄ２にダイオードの順方向電圧（ＶF）×放電電流
（ｉ）による電力消費が発生する。通常ダイオードの順
方向電圧ＶFは０．６〜０．７Ｖとなることからダイオ
ードをスイッチ素子として用いた放電スイッチは回路損
失を大きくし、電池パックの放電効率を低下させてい
た。
成の電池パックにおいては、放電の際にダイオードＤ
１，Ｄ２にダイオードの順方向電圧（ＶF）×放電電流
（ｉ）による電力消費が発生する。通常ダイオードの順
方向電圧ＶFは０．６〜０．７Ｖとなることからダイオ
ードをスイッチ素子として用いた放電スイッチは回路損
失を大きくし、電池パックの放電効率を低下させてい
た。
【０００６】本発明は、上記した従来回路の欠点を解消
するものであって、放電時の回路損失を極力低減させる
ことで放電効率の向上を図った電池パックの放電制御装
置を提供することを目的としている。
するものであって、放電時の回路損失を極力低減させる
ことで放電効率の向上を図った電池パックの放電制御装
置を提供することを目的としている。
【０００７】
【課題を解決するための手段】すなわち、請求項１に記
載の本発明では、充電可能な複数の電池（Ｂ１，Ｂ２）
を並列に備えて成る電池パックの放電制御を行う放電制
御装置（１０）において、前記電池（Ｂ１，Ｂ２）に直
列に接続され、該電池（Ｂ１，Ｂ２）から負荷（９）側
に流れる放電電流（ｉ）をオン／オフする放電スイッチ
としての電界効果型トランジスタ（Ｑ１，Ｑ２）と、各
電池（Ｂ１，Ｂ２）の電圧（Ｖ１，Ｖ２）を比較し、最
も電圧の高い電池（Ｂ１，Ｂ２）に接続された電界効果
型トランジスタ（Ｑ１，Ｑ２）のみをオン状態としてそ
れ以外の電界効果型トランジスタ（Ｑ１，Ｑ２）をオフ
状態とすると共に、最も電圧の高い電池（Ｂ１，Ｂ２）
が複数個存在する時は、それらの電池（Ｂ１，Ｂ２）に
接続された電界効果型トランジスタ（Ｑ１，Ｑ２）を全
てオン状態とする比較制御部（１）と、前記オン状態と
された電界効果型トランジスタ（Ｑ１，Ｑ２）のドレイ
ン−ソース間の電圧（Ｖｄｓ）を比較することにより、
当該電界効果型トランジスタ（Ｑ１，Ｑ２）に流れる電
流の方向を監視し、充電方向の電流を検出すると、その
電界効果型トランジスタ（Ｑ１，Ｑ２）をオフ状態とす
る比較部（２，３）とで構成されることを特徴とするも
のである。
載の本発明では、充電可能な複数の電池（Ｂ１，Ｂ２）
を並列に備えて成る電池パックの放電制御を行う放電制
御装置（１０）において、前記電池（Ｂ１，Ｂ２）に直
列に接続され、該電池（Ｂ１，Ｂ２）から負荷（９）側
に流れる放電電流（ｉ）をオン／オフする放電スイッチ
としての電界効果型トランジスタ（Ｑ１，Ｑ２）と、各
電池（Ｂ１，Ｂ２）の電圧（Ｖ１，Ｖ２）を比較し、最
も電圧の高い電池（Ｂ１，Ｂ２）に接続された電界効果
型トランジスタ（Ｑ１，Ｑ２）のみをオン状態としてそ
れ以外の電界効果型トランジスタ（Ｑ１，Ｑ２）をオフ
状態とすると共に、最も電圧の高い電池（Ｂ１，Ｂ２）
が複数個存在する時は、それらの電池（Ｂ１，Ｂ２）に
接続された電界効果型トランジスタ（Ｑ１，Ｑ２）を全
てオン状態とする比較制御部（１）と、前記オン状態と
された電界効果型トランジスタ（Ｑ１，Ｑ２）のドレイ
ン−ソース間の電圧（Ｖｄｓ）を比較することにより、
当該電界効果型トランジスタ（Ｑ１，Ｑ２）に流れる電
流の方向を監視し、充電方向の電流を検出すると、その
電界効果型トランジスタ（Ｑ１，Ｑ２）をオフ状態とす
る比較部（２，３）とで構成されることを特徴とするも
のである。
【０００８】
【０００９】さらに、請求項２に記載の本発明では、外
部電源装置（６）の接続で発生する外部電源（ＶAC）を
検出すると前記電界効果型トランジスタ（Ｑ１，Ｑ２）
を全てオフ状態とする電圧検出部（４）を備えて成るこ
とを特徴とするものである。
部電源装置（６）の接続で発生する外部電源（ＶAC）を
検出すると前記電界効果型トランジスタ（Ｑ１，Ｑ２）
を全てオフ状態とする電圧検出部（４）を備えて成るこ
とを特徴とするものである。
【００１０】
【発明の実施の形態】以下、本発明に係る電池パックの
放電制御装置について説明する。なお、説明を簡略化す
るため、以下の説明で従来と共通する部分については同
一の符号を用いた。
放電制御装置について説明する。なお、説明を簡略化す
るため、以下の説明で従来と共通する部分については同
一の符号を用いた。
【００１１】図１は本発明に係る放電制御装置１０を備
えた電池パックの基本構成を示すブロック図である。
えた電池パックの基本構成を示すブロック図である。
【００１２】本実施形態の電池パックは、並列接続され
る２個の二次電池Ｂ１，Ｂ２を備え、それぞれが放電ス
イッチとして作用する電界効果型トランジスタＱ１，Ｑ
２（例えば、ＭＯＳ ＦＥＴＱ１，Ｑ２）を介して負荷
９（例えば、接続するＯＡ機器や電子機器に所定のＤＣ
電源を供給するためのＤＣ／ＤＣコンバータ）に接続さ
れている。また、本電池パックは、ＡＣアダプタ６が接
続されている時に前記電池Ｂ１，Ｂ２を充電するための
充電回路５を備えており、その出力がダイオードＤ４，
Ｄ５を介して前記電池Ｂ１，Ｂ２の正極に接続されてい
る。６は着脱可能な外部電源用のＡＣアダプタで、交流
入力より前記電池Ｂ１，Ｂ２の電圧より高い所定の直流
電源（例えば１６Ｖ）を発生するものである。このＡＣ
アダプタ６の出力が前記充電回路５に接続されると共
に、ダイオードＤ３を介して負荷９に接続されている。
る２個の二次電池Ｂ１，Ｂ２を備え、それぞれが放電ス
イッチとして作用する電界効果型トランジスタＱ１，Ｑ
２（例えば、ＭＯＳ ＦＥＴＱ１，Ｑ２）を介して負荷
９（例えば、接続するＯＡ機器や電子機器に所定のＤＣ
電源を供給するためのＤＣ／ＤＣコンバータ）に接続さ
れている。また、本電池パックは、ＡＣアダプタ６が接
続されている時に前記電池Ｂ１，Ｂ２を充電するための
充電回路５を備えており、その出力がダイオードＤ４，
Ｄ５を介して前記電池Ｂ１，Ｂ２の正極に接続されてい
る。６は着脱可能な外部電源用のＡＣアダプタで、交流
入力より前記電池Ｂ１，Ｂ２の電圧より高い所定の直流
電源（例えば１６Ｖ）を発生するものである。このＡＣ
アダプタ６の出力が前記充電回路５に接続されると共
に、ダイオードＤ３を介して負荷９に接続されている。
【００１３】以上は、ＭＯＳ ＦＥＴをＭＯＳ ＦＥＴＱ
１，Ｑ２で構成した点を除けば既述した従来構成と同様
であり、本発明では従来のダイオードに変えてＭＯＳ
ＦＥＴＱ１，Ｑ２を介して電池Ｂ１，Ｂ２の放電が行わ
れる。
１，Ｑ２で構成した点を除けば既述した従来構成と同様
であり、本発明では従来のダイオードに変えてＭＯＳ
ＦＥＴＱ１，Ｑ２を介して電池Ｂ１，Ｂ２の放電が行わ
れる。
【００１４】ところで、本実施形態においては、前記電
池Ｂ１，Ｂ２〜ＭＯＳ ＦＥＴＱ１，Ｑ２〜負荷９で形
成される放電経路に比較制御部１と、各ＭＯＳ ＦＥＴ
Ｑ１，Ｑ２に対応して設けた比較部２，３と、電圧検出
部４とが付加されて本発明に係る放電制御装置１０を構
成している。
池Ｂ１，Ｂ２〜ＭＯＳ ＦＥＴＱ１，Ｑ２〜負荷９で形
成される放電経路に比較制御部１と、各ＭＯＳ ＦＥＴ
Ｑ１，Ｑ２に対応して設けた比較部２，３と、電圧検出
部４とが付加されて本発明に係る放電制御装置１０を構
成している。
【００１５】前記比較制御部１は電池Ｂ１，Ｂ２の電圧
レベルを比較・監視して、ＭＯＳＦＥＴＱ１，Ｑ２の駆
動を制御する回路であって、電池Ｂ１と電池Ｂ２を入力
とする電圧比較部１ａと、この電圧比較部１ａの出力に
基づいて前記ＭＯＳ ＦＥＴＱ１，Ｑ２のオン／オフを
制御する駆動制御部１ｂで構成されている。
レベルを比較・監視して、ＭＯＳＦＥＴＱ１，Ｑ２の駆
動を制御する回路であって、電池Ｂ１と電池Ｂ２を入力
とする電圧比較部１ａと、この電圧比較部１ａの出力に
基づいて前記ＭＯＳ ＦＥＴＱ１，Ｑ２のオン／オフを
制御する駆動制御部１ｂで構成されている。
【００１６】また、前記比較部２，３は、ＭＯＳ ＦＥ
ＴＱ１，Ｑ２に流れる電流の方向を監視し、充電方向の
電流を検出した時、対象となるＭＯＳ ＦＥＴを強制的
にオフする回路であって、各ＭＯＳ ＦＥＴＱ１，Ｑ２
両端の電圧Ｖ１（Ｖ２）とＶ３（Ｖ４）をそれぞれ比較
入力とし、その比較出力は前記比較制御部１の駆動制御
部１ｂに接続されている。
ＴＱ１，Ｑ２に流れる電流の方向を監視し、充電方向の
電流を検出した時、対象となるＭＯＳ ＦＥＴを強制的
にオフする回路であって、各ＭＯＳ ＦＥＴＱ１，Ｑ２
両端の電圧Ｖ１（Ｖ２）とＶ３（Ｖ４）をそれぞれ比較
入力とし、その比較出力は前記比較制御部１の駆動制御
部１ｂに接続されている。
【００１７】また、前記電圧検出部４は外部電源装置と
してのＡＣアダプタ６の直流出力ＶACを監視し、これを
検知した時、ＭＯＳ ＦＥＴＱ１，Ｑ２を共に強制的に
オフする回路であって、その出力は前記比較制御部１の
駆動制御部１ｂに接続されている。
してのＡＣアダプタ６の直流出力ＶACを監視し、これを
検知した時、ＭＯＳ ＦＥＴＱ１，Ｑ２を共に強制的に
オフする回路であって、その出力は前記比較制御部１の
駆動制御部１ｂに接続されている。
【００１８】次に、図２〜図４に示すタイミングチャー
トに基づいて本実施形態の放電制御装置１０の制御動作
について説明する。なお、図３，図４中に示す電池Ｂ
１，電池Ｂ２の電圧波形Ｖ１，Ｖ２の内、実線は電池の
内部抵抗による電圧降下が含まれた電池の外部電圧、破
線は真の電池の内部電圧である。
トに基づいて本実施形態の放電制御装置１０の制御動作
について説明する。なお、図３，図４中に示す電池Ｂ
１，電池Ｂ２の電圧波形Ｖ１，Ｖ２の内、実線は電池の
内部抵抗による電圧降下が含まれた電池の外部電圧、破
線は真の電池の内部電圧である。
【００１９】電池Ｂ１，Ｂ２の電圧はそれぞれ比較制御
部１にて監視されている。比較制御部１では、電池Ｂ１
の電圧Ｖ１と電池Ｂ２の電圧Ｖ２が電圧比較部１ａで比
較される。例えば、放電深度の異なる電池を接続し、電
圧Ｖ１が電圧Ｖ２より高くなった時には、次段の駆動制
御部１ｂの制御により、電池Ｂ１に接続されたＭＯＳＦ
ＥＴＱ１をオン状態として電池Ｂ１から負荷９への放電
を行うと共に、これより電圧の低いもう一方の電池Ｂ２
に接続されたＭＯＳ ＦＥＴＱ２をオフ状態として電圧
の高い電池Ｂ１から電圧の低い電池Ｂ２への充電動作を
禁止し、電流の逆流現象による電池Ｂ１の効率低下を防
止している。また、電池電圧Ｖ２の方がＶ１より高い場
合は、ＭＯＳ ＦＥＴＱ２をオン状態として電池Ｂ２か
ら負荷９への放電を行うと共に、ＭＯＳ ＦＥＴＱ１を
オフ状態として電池Ｂ２から電池Ｂ１への充電経路を遮
断する（図２〜図４の区間を参照）。
部１にて監視されている。比較制御部１では、電池Ｂ１
の電圧Ｖ１と電池Ｂ２の電圧Ｖ２が電圧比較部１ａで比
較される。例えば、放電深度の異なる電池を接続し、電
圧Ｖ１が電圧Ｖ２より高くなった時には、次段の駆動制
御部１ｂの制御により、電池Ｂ１に接続されたＭＯＳＦ
ＥＴＱ１をオン状態として電池Ｂ１から負荷９への放電
を行うと共に、これより電圧の低いもう一方の電池Ｂ２
に接続されたＭＯＳ ＦＥＴＱ２をオフ状態として電圧
の高い電池Ｂ１から電圧の低い電池Ｂ２への充電動作を
禁止し、電流の逆流現象による電池Ｂ１の効率低下を防
止している。また、電池電圧Ｖ２の方がＶ１より高い場
合は、ＭＯＳ ＦＥＴＱ２をオン状態として電池Ｂ２か
ら負荷９への放電を行うと共に、ＭＯＳ ＦＥＴＱ１を
オフ状態として電池Ｂ２から電池Ｂ１への充電経路を遮
断する（図２〜図４の区間を参照）。
【００２０】ところで、本実施形態では、放電スイッチ
を構成するスイッチ素子として従来のダイオード（Ｄ
１，Ｄ２）に変えてオン抵抗が低く、かつ電圧駆動型で
ある電界効果型トランジスタ、特にＭＯＳ ＦＥＴを使
用し、放電時のＭＯＳ ＦＥＴＱ１，Ｑ２における回路
損失を極力低減させるように構成されている。
を構成するスイッチ素子として従来のダイオード（Ｄ
１，Ｄ２）に変えてオン抵抗が低く、かつ電圧駆動型で
ある電界効果型トランジスタ、特にＭＯＳ ＦＥＴを使
用し、放電時のＭＯＳ ＦＥＴＱ１，Ｑ２における回路
損失を極力低減させるように構成されている。
【００２１】ここで、各スイッチ素子における電力消費
量を検討すると、スイッチ素子としてダイオードを使用
した従来のＭＯＳ ＦＥＴにおける電力消費Ｗ１は下式
１、また、スイッチ素子としてＭＯＳ ＦＥＴを使用し
た本実施形態の電力消費Ｗ２は下式２で示される。
量を検討すると、スイッチ素子としてダイオードを使用
した従来のＭＯＳ ＦＥＴにおける電力消費Ｗ１は下式
１、また、スイッチ素子としてＭＯＳ ＦＥＴを使用し
た本実施形態の電力消費Ｗ２は下式２で示される。
【００２２】
【式１】Ｗ１＝ＶF×ｉ ＶF：ダイオードの順方向電圧 ｉ：放電電流
【００２３】
【式２】Ｗ２＝ＲON×ｉ2 ＲON：ＭＯＳ ＦＥＴのオン抵抗 ｉ：放電電流 例えば、順方向電圧ＶFを０．６Ｖ（ショットキーバリ
アダイオードの場合）オン抵抗Ｒを５０ｍΩ、放電電流
ｉを１．６Ａとした場合の実際の回路損失は上式１よ
り、Ｗ１＝０．９６Ｗ、上式２よりＷ２＝０．１２８Ｗ
と算出され、回路損失は従来例に対して約８５％減少す
ることになる。
アダイオードの場合）オン抵抗Ｒを５０ｍΩ、放電電流
ｉを１．６Ａとした場合の実際の回路損失は上式１よ
り、Ｗ１＝０．９６Ｗ、上式２よりＷ２＝０．１２８Ｗ
と算出され、回路損失は従来例に対して約８５％減少す
ることになる。
【００２４】また、比較制御部１では、電圧比較の際、
電圧の高い同電位の電池が複数個検知された場合、すな
わち、本実施形態では電池Ｂ１の電圧Ｖ１と電池Ｂ２の
電圧Ｖ２が等しくなった時、例えば、図３に示す放電シ
ーケンスの区間のように、前記放電が継続し、放電が
行われる電圧の高い方の電池Ｂ１の電圧Ｖ１が徐々に低
下して放電が停止されている電圧の低い電池Ｂ２の電圧
Ｖ２と等しくなると、続く区間で示すようにＭＯＳ
ＦＥＴＱ１，Ｑ２を共にオン状態として電池Ｂ１と電池
Ｂ２による並列放電を行うように制御する。
電圧の高い同電位の電池が複数個検知された場合、すな
わち、本実施形態では電池Ｂ１の電圧Ｖ１と電池Ｂ２の
電圧Ｖ２が等しくなった時、例えば、図３に示す放電シ
ーケンスの区間のように、前記放電が継続し、放電が
行われる電圧の高い方の電池Ｂ１の電圧Ｖ１が徐々に低
下して放電が停止されている電圧の低い電池Ｂ２の電圧
Ｖ２と等しくなると、続く区間で示すようにＭＯＳ
ＦＥＴＱ１，Ｑ２を共にオン状態として電池Ｂ１と電池
Ｂ２による並列放電を行うように制御する。
【００２５】このように、複数の電池を並列に備えた電
池パックにおいては、複数の電池が高い電圧で同電位に
揃った時、これらの電池を並列放電して必要とされる負
荷電流（放電電流i）を各電池より分割して供給するこ
とで各電池当たりの放電電流を少なくすることができ、
より効率的な放電制御が可能となる。
池パックにおいては、複数の電池が高い電圧で同電位に
揃った時、これらの電池を並列放電して必要とされる負
荷電流（放電電流i）を各電池より分割して供給するこ
とで各電池当たりの放電電流を少なくすることができ、
より効率的な放電制御が可能となる。
【００２６】すなわち、同電位の電池がＮ個存在したと
すると、各電池１個当たりの放電電流はｉ／Ｎとするこ
とができ、この際のＭＯＳ ＦＥＴによる電力損失は下
式３で示される。
すると、各電池１個当たりの放電電流はｉ／Ｎとするこ
とができ、この際のＭＯＳ ＦＥＴによる電力損失は下
式３で示される。
【００２７】
【式３】Ｗ２＝ＲON×（ｉ／Ｎ）2×Ｎ したがって、前記同様の負荷条件では、本実施形態（Ｎ
＝２）における回路損失は式３よりＷ２＝０．０６４Ｗ
となり、先に算出した従来回路の回路損失Ｗ１＝０．９
６Ｗに対し約９３％の減少となる。また、電池の数を多
くして負荷電流の分割数を多くすることにより、各ＭＯ
Ｓ ＦＥＴの電力損失はさらに減少し（Ｎ＝３の場合は
Ｗ２＝０．０４３Ｗとなる）、その分電池パックの放電
効率は改善されていく。
＝２）における回路損失は式３よりＷ２＝０．０６４Ｗ
となり、先に算出した従来回路の回路損失Ｗ１＝０．９
６Ｗに対し約９３％の減少となる。また、電池の数を多
くして負荷電流の分割数を多くすることにより、各ＭＯ
Ｓ ＦＥＴの電力損失はさらに減少し（Ｎ＝３の場合は
Ｗ２＝０．０４３Ｗとなる）、その分電池パックの放電
効率は改善されていく。
【００２８】また、複数個の電池を並列放電させて電池
１個当たりの放電電流を少なくすることにより、電池の
内部抵抗による電圧降下が小さくなり、その分、電池の
放電終止電圧を低くすることができる。すなわち、電池
の放電深度が深くなり、各電池の残存容量を効率良く引
き出せるようになるから、電池パックの放電容量が大き
くとれるようになる。
１個当たりの放電電流を少なくすることにより、電池の
内部抵抗による電圧降下が小さくなり、その分、電池の
放電終止電圧を低くすることができる。すなわち、電池
の放電深度が深くなり、各電池の残存容量を効率良く引
き出せるようになるから、電池パックの放電容量が大き
くとれるようになる。
【００２９】前記比較部２，３はオン状態となったＭＯ
Ｓ ＦＥＴＱ１，Ｑ２に流れる放電電流の方向を各々監
視している。本実施形態では、比較部２でＭＯＳ ＦＥ
ＴＱ１両端の電圧Ｖ１とＶ３を比較することでＭＯＳ
ＦＥＴＱ１の電流方向を検知し、比較部３でＭＯＳ Ｆ
ＥＴＱ２両端の電圧Ｖ２とＶ４を比較することでＭＯＳ
ＦＥＴＱ２の電流方向を検知するように構成されてい
る。
Ｓ ＦＥＴＱ１，Ｑ２に流れる放電電流の方向を各々監
視している。本実施形態では、比較部２でＭＯＳ ＦＥ
ＴＱ１両端の電圧Ｖ１とＶ３を比較することでＭＯＳ
ＦＥＴＱ１の電流方向を検知し、比較部３でＭＯＳ Ｆ
ＥＴＱ２両端の電圧Ｖ２とＶ４を比較することでＭＯＳ
ＦＥＴＱ２の電流方向を検知するように構成されてい
る。
【００３０】通常、電池の内部抵抗はセルによりばらつ
きがあるため、並列放電を開始した直後は電池の電圧降
下が各々異なり、電池Ｂ１，Ｂ２から負荷９に供給され
る電流が等しくならない。重負荷の時に電池電圧が揃っ
た電池Ｂ１，Ｂ２においては、電池内部の電圧降下も大
きい状態であるが、重負荷から軽負荷に負荷変動がある
と負荷電流による電圧降下が減少して電池の電圧バラン
スが崩れ、その結果、ＭＯＳ ＦＥＴＱ１，Ｑ２を介し
て電池Ｂ１（Ｂ２）から電池Ｂ２（Ｂ１）への充放電現
象（電流の逆流）が発生する。
きがあるため、並列放電を開始した直後は電池の電圧降
下が各々異なり、電池Ｂ１，Ｂ２から負荷９に供給され
る電流が等しくならない。重負荷の時に電池電圧が揃っ
た電池Ｂ１，Ｂ２においては、電池内部の電圧降下も大
きい状態であるが、重負荷から軽負荷に負荷変動がある
と負荷電流による電圧降下が減少して電池の電圧バラン
スが崩れ、その結果、ＭＯＳ ＦＥＴＱ１，Ｑ２を介し
て電池Ｂ１（Ｂ２）から電池Ｂ２（Ｂ１）への充放電現
象（電流の逆流）が発生する。
【００３１】重負荷状態から軽負荷状態への移行時に上
記充放電現象が生じるとＭＯＳ ＦＥＴＱ１，Ｑ２のオ
ン抵抗ＲONによる電圧降下でＶ３（Ｖ４）の電圧がＶ１
（Ｖ２）よりも高くなるため、前記比較部２（３）が作
動し、対象となるＭＯＳ ＦＥＴＱ１（Ｑ２）を強制的
にオフ状態として逆流現象による放電効率の低下を防止
するように制御する。例えば、図４の区間では、電池
Ｂ１と電池Ｂ２の重負荷並列放電中に負荷が軽減して電
池Ｂ１から電池Ｂ２への充電（ＭＯＳ ＦＥＴＱ２での
逆流現象）が発生したため、ＭＯＳ ＦＥＴＱ２が強制
オフされた場合が示されている。
記充放電現象が生じるとＭＯＳ ＦＥＴＱ１，Ｑ２のオ
ン抵抗ＲONによる電圧降下でＶ３（Ｖ４）の電圧がＶ１
（Ｖ２）よりも高くなるため、前記比較部２（３）が作
動し、対象となるＭＯＳ ＦＥＴＱ１（Ｑ２）を強制的
にオフ状態として逆流現象による放電効率の低下を防止
するように制御する。例えば、図４の区間では、電池
Ｂ１と電池Ｂ２の重負荷並列放電中に負荷が軽減して電
池Ｂ１から電池Ｂ２への充電（ＭＯＳ ＦＥＴＱ２での
逆流現象）が発生したため、ＭＯＳ ＦＥＴＱ２が強制
オフされた場合が示されている。
【００３２】放電制御装置１０は自己の電池Ｂ１，Ｂ２
を電力源としているため、放電による電池消耗で電池電
圧が低下すると制御動作不安定になる。過放電状態で電
池放電が行われている時にＡＣアダプタ６が装着される
と、オン状態とされているＭＯＳ ＦＥＴＱ１，Ｑ２を
介して電池電圧Ｖ１，Ｖ２とＡＣアダプタの直流出力Ｖ
ACが短絡された状態となり、外部電源ＶACが電池電圧に
制限されて異常に低い電圧となるため負荷９の動作が保
証できなくなるといった不都合が生ずる場合が有る。本
実施形態では電池パックにＡＣアダプタ６が装着されて
電源ＶACが放電制御装置１０に供給されると電圧検出部
４が作動し、その出力で前記比較制御部１の駆動制御部
１ｂによる駆動動作を禁止してＭＯＳ ＦＥＴＱ１，Ｑ
２を強制的にオフ状態とするように制御する。（図２お
よび図３の区間参照）。このように電池Ｂ１，Ｂ２の
放電経路を遮断することにより、電池と外部電源の干渉
を無くすことができる。
を電力源としているため、放電による電池消耗で電池電
圧が低下すると制御動作不安定になる。過放電状態で電
池放電が行われている時にＡＣアダプタ６が装着される
と、オン状態とされているＭＯＳ ＦＥＴＱ１，Ｑ２を
介して電池電圧Ｖ１，Ｖ２とＡＣアダプタの直流出力Ｖ
ACが短絡された状態となり、外部電源ＶACが電池電圧に
制限されて異常に低い電圧となるため負荷９の動作が保
証できなくなるといった不都合が生ずる場合が有る。本
実施形態では電池パックにＡＣアダプタ６が装着されて
電源ＶACが放電制御装置１０に供給されると電圧検出部
４が作動し、その出力で前記比較制御部１の駆動制御部
１ｂによる駆動動作を禁止してＭＯＳ ＦＥＴＱ１，Ｑ
２を強制的にオフ状態とするように制御する。（図２お
よび図３の区間参照）。このように電池Ｂ１，Ｂ２の
放電経路を遮断することにより、電池と外部電源の干渉
を無くすことができる。
【００３３】図５は図１のブロック図に対応する電池パ
ックの具体的な電子回路の一実施形態である。本電池パ
ックは、並列的に使用される２個の充電可能な電池Ｂ
１，Ｂ２（例えば、Ｌｉ 二次電池）と、各電池Ｂ１，
Ｂ２の放電スイッチとして作用するＭＯＳ ＦＥＴＱ
１，Ｑ２と、前記電池Ｂ１，Ｂ２の充電器５，外部電源
用のＡＣアダプタ６と、ＤＣ／ＤＣコンバータ９と、比
較制御部１および比較部２，３および電圧検出部４で構
成される前記電池Ｂ１，Ｂ２の放電制御を行う放電制御
装置１０等で構成されている。
ックの具体的な電子回路の一実施形態である。本電池パ
ックは、並列的に使用される２個の充電可能な電池Ｂ
１，Ｂ２（例えば、Ｌｉ 二次電池）と、各電池Ｂ１，
Ｂ２の放電スイッチとして作用するＭＯＳ ＦＥＴＱ
１，Ｑ２と、前記電池Ｂ１，Ｂ２の充電器５，外部電源
用のＡＣアダプタ６と、ＤＣ／ＤＣコンバータ９と、比
較制御部１および比較部２，３および電圧検出部４で構
成される前記電池Ｂ１，Ｂ２の放電制御を行う放電制御
装置１０等で構成されている。
【００３４】前記比較制御部１は、電池Ｂ１の電圧Ｖ１
と電池Ｂ２の電圧Ｖ２を比較するコンパレータＭ１およ
びトランジスタ回路Ｑ３，Ｑ５で構成される電圧比較部
１ａと、このコンパレータＭ１の比較出力によりＭＯＳ
ＦＥＴＱ１，Ｑ２のオン／オフを制御するトランジス
タ回路Ｑ４、Ｑ６および電池電圧が揃った時、前記ＭＯ
Ｓ ＦＥＴＱ１，Ｑ２を並列駆動するトランジスタ回路
Ｑ７，Ｑ８を備えた駆動制御部１ｂで構成されている。
と電池Ｂ２の電圧Ｖ２を比較するコンパレータＭ１およ
びトランジスタ回路Ｑ３，Ｑ５で構成される電圧比較部
１ａと、このコンパレータＭ１の比較出力によりＭＯＳ
ＦＥＴＱ１，Ｑ２のオン／オフを制御するトランジス
タ回路Ｑ４、Ｑ６および電池電圧が揃った時、前記ＭＯ
Ｓ ＦＥＴＱ１，Ｑ２を並列駆動するトランジスタ回路
Ｑ７，Ｑ８を備えた駆動制御部１ｂで構成されている。
【００３５】前記比較部２，（３）は、ＭＯＳ ＦＥＴ
Ｑ１，（Ｑ２）の電流の逆流現象を監視するコンパレー
タＭ２，（Ｍ３）と逆流現象が発生したＭＯＳ ＦＥＴ
を強制的にオフ状態とするトランジスタ回路Ｑ９，Ｑ１
０，（Ｑ１１，Ｑ１２）で構成される。
Ｑ１，（Ｑ２）の電流の逆流現象を監視するコンパレー
タＭ２，（Ｍ３）と逆流現象が発生したＭＯＳ ＦＥＴ
を強制的にオフ状態とするトランジスタ回路Ｑ９，Ｑ１
０，（Ｑ１１，Ｑ１２）で構成される。
【００３６】前記電圧検出部４は外部電源ＶACが存在す
る時に作動するトランジスタ回路Ｑ１３を有し、その作
動出力がダイオードＤ８，Ｄ９を介して比較制御部１の
駆動制御部１ｂを構成するトランジスタ回路Ｑ４，Ｑ
６，Ｑ８を強制オフするように構成されている。
る時に作動するトランジスタ回路Ｑ１３を有し、その作
動出力がダイオードＤ８，Ｄ９を介して比較制御部１の
駆動制御部１ｂを構成するトランジスタ回路Ｑ４，Ｑ
６，Ｑ８を強制オフするように構成されている。
【００３７】
【発明の効果】以上説明したように、請求項１に記載の
本発明によれば、複数の電池を備えた電池パックの放電
制御装置において、前記電池の放電スイッチを電界効果
型トランジスタで構成すると共に、放電時最も電圧の高
い電池の放電スイッチのみをオン状態とするようにした
ので、従来のダイオードによる放電制御に比べて回路損
失が低減でき、電池パックの放電効率が改善される。
本発明によれば、複数の電池を備えた電池パックの放電
制御装置において、前記電池の放電スイッチを電界効果
型トランジスタで構成すると共に、放電時最も電圧の高
い電池の放電スイッチのみをオン状態とするようにした
ので、従来のダイオードによる放電制御に比べて回路損
失が低減でき、電池パックの放電効率が改善される。
【００３８】また、電圧の高い電池が複数存在する場
合、それらの放電スイッチを全てオン状態として並列放
電するようにしたので、電池各１個当たりの放電電流が
少なくなって放電スイッチの電力消費が減少するため、
より効率的な放電が可能となる。また、放電電流が少な
ければ電池内部の電圧降下は小さくなり、その分電池の
放電終止電圧を低く設定できるため、電池パックの放電
容量が大きくとれるようになる。
合、それらの放電スイッチを全てオン状態として並列放
電するようにしたので、電池各１個当たりの放電電流が
少なくなって放電スイッチの電力消費が減少するため、
より効率的な放電が可能となる。また、放電電流が少な
ければ電池内部の電圧降下は小さくなり、その分電池の
放電終止電圧を低く設定できるため、電池パックの放電
容量が大きくとれるようになる。
【００３９】また、各放電スイッチの電流方向を監視
し、負荷電流の逆流が生じた場合は、対象となる放電ス
イッチをオフ状態としたので、並列放電時の負荷変動で
発生し易い電池から別の電池への充放電現象を無くすこ
とができ、放電効率がアップする。
し、負荷電流の逆流が生じた場合は、対象となる放電ス
イッチをオフ状態としたので、並列放電時の負荷変動で
発生し易い電池から別の電池への充放電現象を無くすこ
とができ、放電効率がアップする。
【００４０】さらに、請求項２に記載の本発明によれ
ば、外部電源装置が接続されると全ての放電スイッチを
オフ状態とするようにしたので、電池電圧に影響されな
い安定した外部電源の供給が可能となる。
ば、外部電源装置が接続されると全ての放電スイッチを
オフ状態とするようにしたので、電池電圧に影響されな
い安定した外部電源の供給が可能となる。
【図１】本発明に係る放電制御装置を備えた電池パック
の基本構成を示すブロック図である。
の基本構成を示すブロック図である。
【図２】放電制御装置のタイミングチャートである。
【図３】放電制御装置の図２とは別のタイミングチャー
トである。
トである。
【図４】放電制御装置の図３とは別のタイミングチャー
トである。
トである。
【図５】図１の基本構成に対応した電池パックの具体的
な電子回路の一実施形態である。
な電子回路の一実施形態である。
【図６】従来の放電制御装置を備えた電池パックの基本
構成を示すブロック図である。
構成を示すブロック図である。
１ 比較制御部 ２，３ 比較部 ４ 電圧検出部 ６ 外部電源装置（ＡＣアダプタ） １０ 放電制御装置 Ｂ１，Ｂ２ 電池 Ｑ１，Ｑ２ 電界効果型トランジスタ（ＭＯＳ ＦＥ
Ｔ） Ｖ１ 電池Ｂ１の電圧 Ｖ２ 電池Ｂ２の電圧 ＶAC 外部電源
Ｔ） Ｖ１ 電池Ｂ１の電圧 Ｖ２ 電池Ｂ２の電圧 ＶAC 外部電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 徹也 東京都港区新橋５丁目36番11号 富士電 気化学株式会社内 (72)発明者 宮本 正実 東京都港区新橋５丁目36番11号 富士電 気化学株式会社内 (56)参考文献 特開 平８−214468（ＪＰ，Ａ) 特開 平９−140065（ＪＰ，Ａ) 特開 平７−7862（ＪＰ，Ａ) 特開 平９−191241（ＪＰ，Ａ) 特開 平９−46914（ＪＰ，Ａ) 特開 平６−284589（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 7/00 - 7/12 H02J 7/34 - 7/36 H01M 10/44
Claims (2)
- 【請求項１】 充電可能な複数の電池（Ｂ１，Ｂ２）を
並列に備えて成る電池パックの放電制御を行う放電制御
装置（１０）において、 前記電池（Ｂ１，Ｂ２）に直列に接続され、該電池（Ｂ
１，Ｂ２）から負荷（９）側に流れる放電電流（ｉ）を
オン／オフする放電スイッチとしての電界効果型トラン
ジスタ（Ｑ１，Ｑ２）と、 各電池（Ｂ１，Ｂ２）の電圧（Ｖ１，Ｖ２）を比較し、
最も電圧の高い電池（Ｂ１，Ｂ２）に接続された電界効
果型トランジスタ（Ｑ１，Ｑ２）のみをオン状態として
それ以外の電界効果型トランジスタ（Ｑ１，Ｑ２）をオ
フ状態とすると共に、最も電圧の高い電池（Ｂ１，Ｂ
２）が複数個存在する時は、それらの電池（Ｂ１，Ｂ
２）に接続された電界効果型トランジスタ（Ｑ１，Ｑ
２）を全てオン状態とする比較制御部（１）と、 前記オン状態とされた電界効果型トランジスタ（Ｑ１，
Ｑ２）のドレイン−ソース間の電圧（Ｖｄｓ）を比較す
ることにより、当該電界効果型トランジスタ（Ｑ１，Ｑ
２）に流れる電流の方向を監視し、充電方向の電流を検
出すると、その電界効果型トランジスタ（Ｑ１，Ｑ２）
をオフ状態とする比較部（２，３）とで構成されること
を特徴とする電池パックの放電制御装置。 - 【請求項２】 外部電源装置（６）の接続で発生する外
部電源（ＶAC）を検出すると前記電界効果型トランジス
タ（Ｑ１，Ｑ２）を全てオフ状態とする電圧検出部
（４）を備えて成ることを特徴とする請求項１に記載の
電池パックの放電制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25332597A JP3303740B2 (ja) | 1997-09-18 | 1997-09-18 | 電池パックの放電制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25332597A JP3303740B2 (ja) | 1997-09-18 | 1997-09-18 | 電池パックの放電制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1198708A JPH1198708A (ja) | 1999-04-09 |
| JP3303740B2 true JP3303740B2 (ja) | 2002-07-22 |
Family
ID=17249743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25332597A Expired - Fee Related JP3303740B2 (ja) | 1997-09-18 | 1997-09-18 | 電池パックの放電制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3303740B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080100143A1 (en) * | 2006-11-01 | 2008-05-01 | O2Micro Inc. | Power management system with charger/boost controller |
| JPWO2013179454A1 (ja) * | 2012-05-31 | 2016-01-14 | パイオニア株式会社 | 充放電制御装置 |
| DE112016002218T5 (de) | 2015-11-18 | 2018-04-19 | Next-E Solutions Inc. | Steuervorrichtung, elektrische Speichervorrichtung und elektrisches Speichersystem |
| JP6955972B2 (ja) * | 2017-11-13 | 2021-10-27 | ＮＥｘＴ−ｅ Ｓｏｌｕｔｉｏｎｓ株式会社 | 制御装置、制御システム、蓄電装置及びプログラム |
| DE112019004988T5 (de) | 2018-10-05 | 2021-06-24 | Next-E Solutions Inc. | Elektrisches speichersystem |
| JP7496134B2 (ja) | 2018-10-19 | 2024-06-06 | ＮＥｘＴ－ｅ Ｓｏｌｕｔｉｏｎｓ株式会社 | 蓄電システム |
| US20220399734A1 (en) | 2019-11-01 | 2022-12-15 | Next-E Solutions Inc. | Electric storage system |
| JP2022045843A (ja) | 2020-09-09 | 2022-03-22 | ＮＥｘＴ－ｅ Ｓｏｌｕｔｉｏｎｓ株式会社 | 方法、定格電圧調整装置、及び、蓄電装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06284589A (ja) * | 1993-03-25 | 1994-10-07 | Nippon Moriseru Kk | 半導体装置および二次電池電源装置 |
| JP3312428B2 (ja) * | 1993-06-15 | 2002-08-05 | ソニー株式会社 | 放電回路 |
| JP3782479B2 (ja) * | 1995-01-31 | 2006-06-07 | 富士通株式会社 | 充電装置 |
| JPH0946914A (ja) * | 1995-07-31 | 1997-02-14 | Oki Electric Ind Co Ltd | 電源供給装置及びその充電装置 |
| JPH09140065A (ja) * | 1995-11-10 | 1997-05-27 | Sony Corp | 並列使用の２次電池装置 |
| JP2882332B2 (ja) * | 1996-01-10 | 1999-04-12 | 日本電気株式会社 | 電源回路 |
-
1997
- 1997-09-18 JP JP25332597A patent/JP3303740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1198708A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9018917B2 (en) | Power management systems with charge pumps | |
| EP1772942B1 (en) | Battery charge/discharge control circuit | |
| JP3905005B2 (ja) | 携帯型機器及び半導体集積回路装置 | |
| JP3157121B2 (ja) | 充電式電源装置 | |
| US8945735B2 (en) | Built-in charge circuit for secondary battery and secondary battery with the built-in charge circuit | |
| JP5567684B2 (ja) | バッテリバランシング回路並びに第１の端子及び第２の端子を有するバッテリの複数のセルに蓄積されたエネルギーのバランシングを行う方法 | |
| US7061207B2 (en) | Cell equalizing circuit | |
| KR20200137965A (ko) | 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 | |
| TWM264662U (en) | Battery pack and a battery charging/discharging circuit incorporating the same | |
| US20040196004A1 (en) | Power source circuit for cell and cell pack | |
| JPH0773414B2 (ja) | 充放電回路 | |
| JP2001513318A (ja) | 複数蓄電池切替回路 | |
| JP3190597B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JP3303740B2 (ja) | 電池パックの放電制御装置 | |
| JP2006197676A (ja) | 電源装置 | |
| KR100389163B1 (ko) | 배터리 전압 검출 회로 | |
| CN111293755B (zh) | 一种并联电池组均衡放电的保护电路及可充电装置 | |
| JPH09289734A (ja) | 電池監視回路 | |
| CN210536309U (zh) | 车辆蓄电池及车辆 | |
| JPH08130839A (ja) | バッテリ駆動可能電子機器の供給電源自動切換装置 | |
| JP2003079058A (ja) | 電池パック | |
| CN110556792A (zh) | 一种锂电池保护系统 | |
| CN216216000U (zh) | 一种电池充放电控制电路及电源 | |
| TWI818409B (zh) | 電源裝置 | |
| JPH05276688A (ja) | ２次電池の負荷回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140510 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |