KR20200137965A - 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 - Google Patents

이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 Download PDF

Info

Publication number
KR20200137965A
KR20200137965A KR1020200036116A KR20200036116A KR20200137965A KR 20200137965 A KR20200137965 A KR 20200137965A KR 1020200036116 A KR1020200036116 A KR 1020200036116A KR 20200036116 A KR20200036116 A KR 20200036116A KR 20200137965 A KR20200137965 A KR 20200137965A
Authority
KR
South Korea
Prior art keywords
voltage
secondary battery
circuit
nmos transistor
gate
Prior art date
Application number
KR1020200036116A
Other languages
English (en)
Other versions
KR102285228B1 (ko
Inventor
타카시 타케다
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20200137965A publication Critical patent/KR20200137965A/ko
Application granted granted Critical
Publication of KR102285228B1 publication Critical patent/KR102285228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/574—Devices or arrangements for the interruption of current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0036—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using connection detecting circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/10—Control circuit supply, e.g. means for supplying power to the control circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(과제)
저전압 상태의 이차전지에 대한 충전 효율의 저하를 억제하는 것.
(해결 수단)
이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터 및 방전 제어 NMOS 트랜지스터를 사용하여, 상기 이차전지를 보호하는 이차전지 보호 회로로서, 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와, 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 이차전지 보호 회로.

Description

이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법{SECONDARY BATTERY PROTECTION CIRCUIT, SECONDARY BATTERY PROTECTION DEVICE, BATTERY PACK AND METHOD OF CONTROLLING SECONDARY BATTERY PROTECTION CIRCUIT}
본 발명은 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법에 관한 것이다.
종래, 이차전지의 정극과, 부하 및 충전기의 고전위측 전원 단자에 접속되는 플러스 단자와의 사이의 전류 경로에 직렬로 삽입되는 한 쌍의 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터를 사용하여, 이차전지를 보호하는 보호 회로가 알려져 있다(예를 들면 특허문헌 1 참조).
도 1은 특허문헌 1에 개시된 종래의 전지 팩의 회로도이다. 도 1에 나타내는 전지 팩은 이차전지(113)와, 이차전지(113)를 보호하는 보호 회로(117)와, 도시하지 않는 충전 장치 및 부하 장치가 접속되는 단자(111, 112)를 가진다. 보호 회로(117)는 이차전지(113)의 정극과 +단자(111) 사이에 직렬로 접속되는 N채널형 MOSFET(114, 115)과, MOSFET(114, 115)을 제어하는 제어부(116)를 포함한다.
제어부(116)는 전원선(119)과 접지선(120) 사이의 전압을 승압하는 차지 펌프(121)를 포함한다. 또 제어부(116)는 차지 펌프(121)의 승압 전압을 MOSFET(114, 115)의 각각의 게이트에 인가시키는 P채널형 MOSFET(122, 123)과, MOSFET(114, 115)의 각각의 게이트를 접지선(120)의 전위로 하는 N채널형 MOSFET(124, 125)을 포함한다. MOSFET(122, 124)의 공통 게이트 및 MOSFET(123, 125)의 공통 게이트는 제어부(116)의 도시하지 않는 내부 회로에 접속되어 있다.
제어부(116)는 또한 전원 전환 회로(126)를 포함한다. 전원 전환 회로(126)는 P채널형 MOSFET(128, 129)과 인버터(127)를 포함한다. 전원 전환 회로(126)로의 게이트 신호의 입력에 의해, MOSFET(128, 129)의 어느 쪽이 온 상태가 되고, 전원선(119)으로의 전압 공급원은 이차전지(113)로부터 또는 +단자(111)로부터의 어느 쪽으로 전환된다.
이어서 도 1에 나타내는 전지 팩의 동작에 대해 설명한다. 부하 장치에 전지 팩의 단자(111, 112)가 접속되면, MOSFET(128)을 통하여 전원선(119)에 인가되는 이차전지(113)의 전압은 차지 펌프(121)에 의해 승압된다. MOSFET(122, 123)은 온 상태, MOSFET(124, 125)은 오프 상태이므로, 그 승압 전압에 의해 MOSFET(114, 115)은 온 상태가 되고, 이차전지(113)는 방전 상태가 된다.
방전이 진행되고, 이차전지(113)의 전압값이 과방전 검출 전압을 밑돌면, MOSFET(115)은 오프 상태가 되므로, 이차전지(113)의 방전은 정지되고, 이차전지(113)는 과방전으로부터 보호된다. 이 때, MOSFET(128)은 오프 상태, MOSFET(129)은 온 상태로 전환되므로, 이차전지(113)로부터 전원선(119)으로의 전압은 차단된다. 이것에 의해 차지 펌프(121)는 오프 상태가 되므로, MOSFET(114)도 오프 상태가 된다.
이어서 이차전지(113)의 전압값이 과방전 검출 전압을 밑돈 상태에서, 단자(111, 112)에 충전 장치가 접속되면, 충전 장치로부터의 전압은 +단자(111), MOSFET(115)의 기생 다이오드, 전원 전환 회로(126)의 MOSFET(129)을 경유하여, 전원선(119)에 인가된다. 전원선(119)에 전압이 인가되면, 그 전압은 차지 펌프(121)에 의해 승압된다. 차지 펌프(121)에 의해 승압된 전압에 의해, MOSF ET(114)은 온 상태가 되고, 이차전지(113)는 충전 상태가 된다.
일본 특개 평11-178224호 공보
도 1에 나타내는 구성에서는, 이차전지(113)의 전압값이 과방전 검출 전압에 대해 매우 밑돈 상태(예를 들면 이차전지(113)의 전압값이 0볼트에 가까운 상태)에서는 차지 펌프(121)의 정지에 의해 MOSFET(114)은 오프가 된다. 그 상태에서 단자(111, 112)에 충전 장치가 접속되면, +단자(111)의 전압은 충전 장치의 출력 전압(VCHG)으로 올라간다. 이 때, 차지 펌프(121)로의 입력 전압(VcpIN)(전원선(119)의 전압)은 MOSFET(115)의 기생 다이오드의 순방향 전압을 Vf115로 하면, 「VcpIN=VCHG-Vf115」가 된다.
입력 전압(VcpIN)이 차지 펌프(121)의 최저 작동 전압(VcpL) 이상이 될 때까지 +단자(111)의 전압이 올라가면, 차지 펌프(121)는 기동한다. 기동한 차지 펌프(121)에 의한 승압 전압은 MOSFET(114)의 게이트에 공급되고, MOSFET(114)은 온 상태가 된다.
MOSFET(114)이 온 상태가 되면, MOSFET(114)의 드레인-소스간의 전압은 약 0볼트가 되므로, 입력 전압(VcpIN)은 이차전지(113)의 전압(VB)까지 드롭한다. 「VcpIN=VB<VcpL」이면, 차지 펌프(121)는 다시 정지되고, MOSFET(114)도 다시 오프 상태가 되어버린다. 즉, VB>VcpL이 될 때까지, 차지 펌프(121)의 기동과 정지가 반복되고, 이차전지(113)에 대한 충전 효율이 저하되는 경우가 생각된다.
그래서, 본 개시는 저전압 상태의 이차전지에 대한 충전 효율의 저하가 억제 가능한, 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법을 제공한다.
본 개시는
이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터 및 방전 제어 NMOS 트랜지스터를 사용하여, 상기 이차전지를 보호하는 이차전지 보호 회로로서,
상기 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
상기 충전 제어 NMOS 트랜지스터의 게이트 및 상기 방전 제어 NMOS 트랜지스터의 게이트에 상기 제어 전압을 공급하는 구동 회로와,
소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로와,
상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하는 차단 회로와,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 이차전지 보호 회로를 제공한다.
또 본 개시는
이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터와,
상기 전류 경로에 직렬로 삽입되는 방전 제어 NMOS 트랜지스터와,
상기 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
상기 충전 제어 NMOS 트랜지스터의 게이트 및 상기 방전 제어 NMOS 트랜지스터의 게이트에 상기 제어 전압을 공급하는 구동 회로와,
소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로와,
상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하는 차단 회로와,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 이차전지 보호 장치를 제공한다.
또 본 개시는
이차전지와,
상기 이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터와,
상기 전류 경로에 직렬로 삽입되는 방전 제어 NMOS 트랜지스터와,
상기 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
상기 충전 제어 NMOS 트랜지스터의 게이트 및 상기 방전 제어 NMOS 트랜지스터의 게이트에 상기 제어 전압을 공급하는 구동 회로와,
소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로와,
상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하는 차단 회로와,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 전지 팩을 제공한다.
또 본 개시는
이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
상기 이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터의 게이트 및 상기 전류 경로에 직렬로 삽입되는 방전 제어 NMOS 트랜지스터의 게이트에, 상기 제어 전압을 공급하는 구동 회로와,
소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로를 구비하는 이차전지 보호 회로의 제어 방법으로서,
상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하고,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하고,
상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 이차전지 보호 회로의 제어 방법을 제공한다.
본 개시의 기술에 의하면, 저전압 상태의 이차전지에 대한 충전 효율의 저하를 억제할 수 있다.
도 1은 종래의 전지 팩의 구성을 나타내는 도면이다.
도 2는 하나의 실시형태에 있어서의 전지 팩의 구성을 나타내는 도면이다.
도 3은 충전 전류의 변화의 일례를 나타내는 도면이다.
도 4는 하나의 실시형태에 있어서의 전지 팩의 동작을 예시하는 타이밍 차트이다.
도 5는 저전압 검출 회로의 제1 구성예를 나타내는 도면이다.
도 6은 저전압 검출 회로의 제2 구성예를 나타내는 도면이다.
도 7은 저전압 검출 회로의 제3 구성예를 나타내는 도면이다.
도 8은 스위치의 구성예를 나타내는 도면이다.
도 9는 하나의 비교형태에 있어서의 전지 팩의 구성을 나타내는 도면이다.
도 10은 제2 실시형태에 있어서의 전지 팩의 구성을 나타내는 도면이다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 2는 제1 실시형태에 있어서의 전지 팩의 구성을 나타내는 도면이다. 도 2에 나타내는 전지 팩(100)은 이차전지(70)와 전지 보호 장치(80)를 내장하여 구비한다.
이차전지(70)는 충방전 가능한 전지의 일례이다. 이차전지(70)는 플러스 단자(5)(P+ 단자)와 마이너스 단자(6)(P- 단자)에 접속되는 부하(90)에 전력을 공급한다. 이차전지(70)는 플러스 단자(5)와 마이너스 단자(6)에 접속되는 충전기(91)에 의해 충전되는 것이 가능하다. 이차전지(70)의 구체예로서 리튬 이온 전지나 리튬 폴리머 전지 등을 들 수 있다. 전지 팩(100)은 부하(90)에 내장되어도 되고, 외부 부착되어도 된다.
부하(90)는 전지 팩(100)의 이차전지(70)를 전원으로 하는 부하의 일례이다. 부하(90)의 구체예로서 전동 공구 등의 전동 기기나, 휴대 가능한 휴대 단말 장치 등의 전자 기기를 들 수 있다. 전자 기기의 구체예로서 휴대전화, 스마트폰, 컴퓨터, 게임기, 텔레비전, 카메라 등을 들 수 있다. 부하(90)는 이들 기기에 한정되지 않는다.
전지 보호 장치(80)는 이차전지(70)를 전원으로 하여 동작하는 이차전지 보호 장치의 일례이며, 이차전지(70)의 충방전을 제어함으로써 이차전지(70)를 과충전이나 과방전 등으로부터 보호한다. 전지 보호 장치(80)는 플러스 단자(5)(P+ 단자)와, 마이너스 단자(6)(P- 단자)와, 정극 단자(7)(B+ 단자)와, 부극 단자(8)(B- 단자)와, 스위치 회로부(3)와, 전지 보호 회로(10)를 구비한다.
플러스 단자(5)는 부하(90) 및 충전기(91)의 고전위측 전원 단자가 접속될 수 있는 단자의 일례이다. 마이너스 단자(6)는 부하(90) 및 충전기(91)의 저전위측 전원 단자가 접속될 수 있는 단자의 일례이다. 정극 단자(7)는 플러스측 전류 경로(9a)를 이차전지(70)의 정극(71)에 접속하기 위한 단자이며, 부극 단자(8)는 마이너스측 전류 경로(9b)를 이차전지(70)의 부극(72)에 접속하기 위한 단자이다.
이차전지(70)의 정극(71)과 플러스 단자(5)는 플러스측 전류 경로(9a)에 의해 접속되고, 이차전지(70)의 부극(72)과 마이너스 단자(6)는 마이너스측 전류 경로(9b)에 의해 접속된다. 플러스측 전류 경로(9a)는 이차전지(70)의 정극(71)과 플러스 단자(5) 사이의 충방전 전류 경로의 일례이며, 마이너스측 전류 경로(9b)는 이차전지(70)의 부극(72)과 마이너스 단자(6) 사이의 충방전 전류 경로의 일례이다.
스위치 회로부(3)는 이차전지(70)의 정극(71)과, 부하(90) 및 충전기(91)의 고전위측 전원 단자에 접속될 수 있는 플러스 단자(5)와의 사이의 플러스측 전류 경로(9a)에 직렬로 삽입된다.
스위치 회로부(3)는 예를 들면 충전 제어 트랜지스터(1)와 방전 제어 트랜지스터(2)를 구비한다. 충전 제어 트랜지스터(1)는 이차전지(70)의 충전 경로를 차단하는 충전 경로 차단부의 일례이며, 방전 제어 트랜지스터(2)는 이차전지(70)의 방전 경로를 차단하는 방전 경로 차단부의 일례이다. 도 1의 경우, 충전 제어 트랜지스터(1)는 이차전지(70)의 충전 전류가 흐르는 전류 경로(9a)를 차단하고, 방전 제어 트랜지스터(2)는 이차전지(70)의 방전 전류가 흐르는 전류 경로(9a)를 차단한다. 트랜지스터(1, 2)는 전류 경로(9a)의 도통/차단을 전환하는 스위칭 소자이며, 전류 경로(9a)에 직렬로 삽입되어 있다. 트랜지스터(1, 2)는 예를 들면 NMOS 트랜지스터이다.
충전 제어 트랜지스터(1)는 게이트-소스간에 기생하는 입력 용량과, 게이트-드레인간에 기생하는 입력 용량을 가진다. 방전 제어 트랜지스터(2)는 게이트-소스간에 기생하는 입력 용량과, 게이트-드레인간에 기생하는 입력 용량을 가진다. 충전 제어 트랜지스터(1)는 드레인과 소스 사이에 이차전지(70)의 충전 전류의 방향과는 반대의 방향을 순방향으로 하는 기생 다이오드를 가진다. 방전 제어 트랜지스터(2)는 드레인과 소스 사이에 이차전지(70)의 방전 전류의 방향과는 반대의 방향을 순방향으로 하는 기생 다이오드를 가진다.
전지 보호 회로(10)는 이차전지 보호 회로의 일례이다. 전지 보호 회로(10)는 이차전지(70)의 정극(71)과, 부하(90) 및 충전기(91)의 고전위측 전원 단자에 접속되는 플러스 단자(5)와의 사이의 전류 경로(109a)에 직렬로 삽입되는 한 쌍의 NMOS 트랜지스터를 사용하여, 이차전지(70)를 과방전 등으로부터 보호한다. 전지 보호 회로(10)는 스위치 회로부(3)를 오프로 함으로써, 이차전지(70)의 보호 동작을 행한다. 전지 보호 회로(10)는 이차전지(70)의 정극(71)과 부극(72) 사이의 전지 전압("셀 전압"이라고도 함)으로 동작하는 집적 회로(IC)이다. 전지 보호 회로(10)는 예를 들면 충전 제어 단자(11)(COUT 단자), 방전 제어 단자(12)(DOUT 단자), 감시 단자(18)(V+ 단자), 전원 단자(15)(VDD 단자) 및 그라운드 단자(13)(VSS 단자)를 구비한다.
COUT 단자는 충전 제어 트랜지스터(1)의 게이트에 접속되고, 충전 제어 트랜지스터(1)를 온 및 오프시키는 신호를 출력한다. DOUT 단자는 방전 제어 트랜지스터(2)의 게이트에 접속되고, 방전 제어 트랜지스터(2)를 온 및 오프시키는 신호를 출력한다.
V+ 단자는 플러스 단자(5)의 전위의 감시에 사용되고, 플러스 단자(5)에 접속되어 있다. V+ 단자는 예를 들면 제어 회로(40)가 부하(90) 또는 충전기(91)의 접속의 유무를 감시하는데 사용되고, 트랜지스터(1, 2)와 플러스 단자(5) 사이에서 플러스측 전류 경로(9a)에 저항(14)을 통하여 접속되어 있다.
VDD 단자는 전지 보호 회로(10)의 전원 단자이며, 이차전지(70)의 정극(71) 및 플러스측 전류 경로(9a)에 접속되어 있다. VSS 단자는 전지 보호 회로(10)의 그라운드 단자이며, 이차전지(70)의 부극(72) 및 마이너스측 전류 경로(9b)에 접속되어 있다. 저항(4a)과 커패시터(16)의 직렬 회로가 이차전지(70)에 병렬로 접속되도록, 플러스측 전류 경로(9a)와 마이너스측 전류 경로(9b) 사이에 접속되어 있다. VDD 단자는 저항(4a)과 커패시터(16) 사이의 접속 노드에 접속되어 있으므로, VDD 단자에 있어서의 전위의 변동을 억제할 수 있다.
전지 보호 회로(10)는 충전 제어 트랜지스터(1)를 오프로 함으로써, 이차전지(70)를 과충전 등의 충전 이상으로부터 보호하고, 방전 제어 트랜지스터(2)를 오프로함으로써, 이차전지(70)를 과방전 등의 방전 이상이나 단락 이상으로부터 보호한다. 전지 보호 회로(10)는 검출 회로(20), 차지 펌프(30), 구동 회로(50), 제어 회로(40), 저전압 검출 회로(61), 차단 회로(62) 및 스위치 회로(69)를 구비하는 집적 회로(IC)이다.
검출 회로(20)는 이차전지(70)의 상태를 검출하고, 그 검출 상태를 출력한다. 검출 회로(20)는 VDD 단자와 VSS 단자 사이의 전압인 전원 전압(Vd)을 모니터한다. VDD 단자는 이차전지(70)의 정극(71)에 접속되고, VSS 단자는 이차전지(70)의 부극(72)에 접속되어 있기 때문에, 전원 전압(Vd)은 이차전지(70)의 셀 전압(VBAT)에 대략 동일하다. 따라서, 검출 회로(20)는 전원 전압(Vd)을 모니터함으로써, 이차전지(70)의 셀 전압(VBAT)을 검출할 수 있다. 또 검출 회로(20)는 VDD 단자를 기준 전위로 하는 V+ 단자의 전압인 감시 전압(V+)을 모니터한다.
검출 회로(20)는 예를 들면 소정의 과충전 검출 전압(Vdet1)보다 높은 전원 전압(Vd)이 검출되어 있는 경우, 과충전 검출 전압(Vdet1)보다 높은 전원 전압(Vd)이 검출되어 있는 것을 나타내는 과충전 검출 신호를 출력한다. 또 검출 회로(20)는 예를 들면 소정의 과충전 복귀 전압(Vrel1)보다 낮은 전원 전압(Vd)이 검출되어 있는 경우, 과충전 복귀 전압(Vrell)보다 낮은 전원 전압(Vd)이 검출되어 있는 것을 나타내는 과충전 복귀 검출 신호를 출력한다. 과충전 검출 전압(Vdet1)은 과충전 검출용의 역치이며, 과충전 복귀 전압(Vrel1)은 과충전 복귀 검출용의 역치이다. 과충전 복귀 전압(Vrel1)은 과충전 검출 전압(Vdet1)보다 낮은 전압값으로 설정된다.
검출 회로(20)는 예를 들면 소정의 과방전 검출 전압(Vdet2)보다 낮은 전원 전압(Vd)이 검출되어 있는 경우, 과방전 검출 전압(Vdet2)보다 낮은 전원 전압(Vd)이 검출되어 있는 것을 나타내는 과방전 검출 신호를 출력한다. 또 검출 회로(20)는 예를 들면 소정의 과방전 복귀 전압(Vrel2)보다 높은 전원 전압(Vd)이 검출되어 있는 경우, 과방전 복귀 전압(Vrel2)보다 높은 전원 전압(Vd)이 검출되어 있는 것을 나타내는 과방전 복귀 검출 신호를 출력한다. 과방전 검출 전압(Vdet2)은 과방전 검출용의 역치이며, 과방전 복귀 전압(Vrel2)은 과방전 복귀 검출용의 역치이다. 과방전 복귀 전압(Vrel2)은 과방전 검출 전압(Vdet2)보다 높은 전압값으로 설정된다.
검출 회로(20)는 예를 들면 소정의 방전 과전류 검출 전압(Vdet3)보다 낮은 감시 전압(V+)이 검출되어 있는 경우, 방전 과전류 검출 전압(Vdet3)보다 낮은 감시 전압(V+)이 검출되어 있는 것을 나타내는 방전 과전류 검출 신호를 출력한다. 또 검출 회로(20)는 예를 들면 소정의 방전 과전류 복귀 전압(Vrel3)보다 높은 감시 전압(V+)이 검출되어 있는 경우, 방전 과전류 복귀 전압(Vrel3)보다 높은 감시 전압(V+)이 검출되어 있는 것을 나타내는 방전 과전류 복귀 검출 신호를 출력한다. 방전 과전류 검출 전압(Vdet3)은 방전 과전류 검출용의 역치이며, 방전 과전류 복귀 전압(Vrel3)은 방전 과전류 복귀 검출용의 역치이다. 방전 과전류 복귀 전압(Vrel3)은 방전 과전류 검출 전압(Vdet3)보다 높은 전압값으로 설정된다.
검출 회로(20)는 예를 들면 소정의 충전 과전류 검출 전압(Vdet4)보다 높은 감시 전압(V+)이 검출되어 있는 경우, 충전 과전류 검출 전압(Vdet4)보다 높은 감시 전압(V+)이 검출되어 있는 것을 나타내는 충전 과전류 검출 신호를 출력한다. 또 검출 회로(20)는 예를 들면 소정의 충전 과전류 복귀 전압(Vrel4)보다 낮은 감시 전압(V+)이 검출되어 있는 경우, 충전 과전류 복귀 전압(Vrel4)보다 낮은 감시 전압(V+)이 검출되어 있는 것을 나타내는 충전 과전류 복귀 검출 신호를 출력한다. 충전 과전류 검출 전압(Vdet4)은 충전 과전류 검출용의 역치이며, 충전 과전류 복귀 전압(Vrel4)은 충전 과전류 복귀 검출용의 역치이다. 충전 과전류 복귀 전압(Vrel4)은 충전 과전류 검출 전압(Vdet4)보다 낮은 전압값으로 설정된다.
차지 펌프(30)는 전원 전압(Vd)을 승압함으로써, 전압값이 전원 전압(Vd)보다 높은 제어 전압(Vcp)을 생성하는 승압 회로이다. 차지 펌프(30)는 예를 들면 충전 제어 트랜지스터(1) 및 방전 제어 트랜지스터(2)의 입력 용량을 차지 펌프(30)의 출력 용량으로서 이용하여 승압한 제어 전압(Vcp)을 생성한다. 차지 펌프(30)는 다른 공지의 구성에 의해 전압을 승압하는 회로여도 된다. 예를 들면 차지 펌프(30)는 플라잉 커패시터(31)를 전원 전압(Vd)으로 충전한 전하를 충전 제어 트랜지스터(1) 및 방전 제어 트랜지스터(2)의 입력 용량에 전송하는 것을 반복함으로써, 전원 전압(Vd)의 2배의 제어 전압(Vcp)을 생성한다. 플라잉 커패시터(31)는 전지 보호 회로(10)에 내장되어도 되고 외부 부착되어도 된다.
구동 회로(50)는 충전 제어 트랜지스터(1)의 게이트 및 방전 제어 트랜지스터(2)의 게이트에 제어 전압(Vcp)을 공급한다.
구동 회로(50)는 제어 전압(Vcp)을 사용하여, 충전 제어 트랜지스터(1)를 온으로 하는 신호를 COUT 단자로부터 출력한다. 즉, 구동 회로(50)는 제어 전압(Vcp)을 COUT 단자에 공급하여 COUT 단자의 출력 상태를 하이 레벨로 한다. 한편, 구동 회로(50)는 방전 제어 트랜지스터(2)를 온으로 하는 신호를 DOUT 단자로부터 출력한다. 즉, 구동 회로(50)는 제어 전압(Vcp)을 DOUT 단자에 공급하여 DOUT 단자의 출력 상태를 하이 레벨로 한다.
구동 회로(50)는 VSS 단자의 그라운드 전위 또는 VDD 단자의 전원 전위를 사용하여, 충전 제어 트랜지스터(1)를 오프로 하는 신호를 COUT 단자로부터 출력한다. 즉, 구동 회로(50)는 VSS 단자의 그라운드 전위 또는 VDD 단자의 전원 전위를 COUT 단자에 공급하여 COUT 단자의 출력 상태를 로우 레벨로 한다. 한편, 구동 회로(50)는 VSS 단자의 그라운드 전위 또는 V+ 단자의 전위를 사용하여, 방전 제어 트랜지스터(2)를 오프로 하는 신호를 DOUT 단자로부터 출력한다. 즉, 구동 회로(50)는 VSS 단자의 그라운드 전위 또는 V+ 단자의 전위를 DOUT 단자에 공급하여 DOUT 단자의 출력 상태를 로우 레벨로 한다.
구동 회로(50)는 예를 들면 고전원전위부(32)에 소스가 접속된 P채널형의 구동 스위치(51)와, 저전원전위부(33)에 소스가 접속된 N채널형의 구동 스위치(52)가 직렬로 접속되는 CMOS(Complementary MOS) 인버터 구조를 구비하는 충전 제어측 구동 회로를 가진다. 구동 스위치(51)는 PMOS 트랜지스터이며, 구동 스위치(52)는 NMOS 트랜지스터이다. 고전원전위부(32)는 차지 펌프(30)의 출력부에 접속되는 도전 부위이며, 차지 펌프(30)에 의해 생성된 제어 전압(Vcp)을 출력한다. 저전원전위부(33)는 이차전지(70)의 과방전이 검출되어 있지 않은 상태에서 고전원전위부(32)보다 전위가 낮은 도전 부위이며, 도 2에 나타내는 예에서는 VSS 단자에 접속되어 있다. 또 도 2에 나타내는 예에서는 차단 회로(62)와 구동 스위치(52) 사이의 접속 노드(충전 제어측의 CMOS 인버터의 출력 노드(55))가 COUT 단자에 접속되어 있다.
구동 회로(50)는 예를 들면 고전원전위부(32)에 소스가 접속된 P채널형의 구동 스위치(53)와, 저전원전위부(33)에 소스가 접속된 N채널형의 구동 스위치(54)가 직렬로 접속되는 CMOS 인버터 구조를 구비하는 방전 제어측 구동 회로를 가진다. 구동 스위치(53)는 PMOS 트랜지스터이며, 구동 스위치(54)는 NMOS 트랜지스터이다. 구동 스위치(53)와 구동 스위치(54) 사이의 접속 노드(방전 제어측의 CMOS 인버터의 출력 노드(56))가 DOUT 단자에 접속되어 있다.
제어 회로(40)는 이차전지(70)의 과충전 또는 충전 과전류가 검출 회로(20)에 의해 검출된 경우, 소정의 지연 시간 경과 후에 COUT 단자의 출력 상태가 하이 레벨로부터 로우 레벨이 되도록 구동 회로(50)를 동작시킨다. COUT 단자의 출력 상태가 로우 레벨이 됨으로써, 충전 제어 트랜지스터(1)는 오프가 되므로, 이차전지(70)를 충전하는 방향의 전류가 전류 경로(9a)에 흐르는 것이 금지된다. 이것에 의해 이차전지(70)의 충전이 정지되고, 이차전지(70)를 과충전 또는 충전 과전류로부터 보호할 수 있다.
예를 들면 제어 회로(40)는 소정의 과충전 검출 전압(Vdet1)보다 높은 전원 전압(Vd)이 검출되어 있지 않은 경우, 구동 스위치(51, 52)의 각 게이트에 로우 레벨의 신호(L)를 출력한다. 이것에 의해 구동 스위치(51)가 온이 되고 구동 스위치(52)가 오프가 되므로, 차단 회로(62)가 저전압 검출 회로(61)에 의해 온이 되어 있으면, COUT 단자의 출력 상태는 하이 레벨이 된다. 한편, 제어 회로(40)는 과충전 검출 전압(Vdet1)보다 높은 전원 전압(Vd)이 검출된 경우, 당해 전원 전압(Vd)이 검출 회로(20)에 의해 검출되고나서 소정의 과충전 검출 지연 시간(tVdet1)이 경과했는지 여부를 판정한다. 제어 회로(40)는 과충전 검출 전압(Vdet1)보다 높은 전원 전압(Vd)이 과충전 검출 지연 시간(tVdet1)이 경과할 때까지 계속적으로 검출 회로(20)에 검출된 경우, 구동 스위치(51, 52)의 각 게이트에 하이 레벨의 신호를 출력한다. 이것에 의해 구동 스위치(51)가 오프가 되고 구동 스위치(52)가 온이 되므로, COUT 단자의 출력 상태는 로우 레벨이 된다.
한편, 제어 회로(40)는 이차전지(70)의 과방전 또는 방전 과전류가 검출 회로(20)에 의해 검출된 경우, 소정의 지연 시간 경과 후에 DOUT 단자의 출력 상태가 하이 레벨로부터 로우 레벨이 되도록 구동 회로(50)를 동작시킨다. DOUT 단자의 출력 상태가 로우 레벨이 됨으로써, 방전 제어 트랜지스터(2)는 오프가 되므로, 이차전지(70)를 방전시키는 방향의 전류가 전류 경로(9a)에 흐르는 것이 금지된다. 이것에 의해 이차전지(70)의 방전이 정지되고, 이차전지(70)를 과방전 또는 방전 과전류로부터 보호할 수 있다.
예를 들면 제어 회로(40)는 소정의 과방전 검출 전압(Vdet2)보다 낮은 전원 전압(Vd)(≒셀 전압(VBAT))이 검출 회로(20)에 의해 검출되어 있지 않은 경우, 구동 스위치(53, 54)의 각 게이트에 로우 레벨의 신호를 출력한다. 이것에 의해 구동 스위치(53)가 온이 되고 구동 스위치(54)가 오프가 되므로, DOUT 단자의 출력 상태는 하이 레벨이 된다. 한편, 제어 회로(40)는 소정의 과방전 검출 전압(Vdet2)보다 낮은 전원 전압(Vd)(≒셀 전압(VBAT))이 검출 회로(20)에 의해 검출된 경우, 당해 전원 전압(Vd)이 검출 회로(20)에 의해 검출되고나서 소정의 과방전 검출 지연 시간(tVdet2)이 경과했는지 여부를 판정한다. 제어 회로(40)는 과방전 검출 전압(Vdet2)보다 낮은 전원 전압(Vd)이 과방전 검출 지연 시간(tVdet2)이 경과할 때까지 계속적으로 검출 회로(20)에 검출된 경우, 구동 스위치(53, 54)의 각 게이트에 하이 레벨의 신호(H)를 출력한다. 이것에 의해 구동 스위치(53)가 오프가 되고 구동 스위치(54)가 온이 되므로, DOUT 단자의 출력 상태는 로우 레벨이 된다.
그 후, 제어 회로(40)는 소정의 과방전 복귀 전압(Vrel2)보다 높은 전원 전압(Vd)(≒셀 전압(VBAT))이 검출 회로(20)에 의해 검출된 경우, 당해 전원 전압(Vd)이 검출 회로(20)에 의해 검출되고나서 소정의 과방전 복귀 지연 시간(tVrel2)이 경과했는지 여부를 판정한다. 제어 회로(40)는 과방전 복귀 전압(Vrel2)보다 높은 전원 전압(Vd)이 과방전 복귀 지연 시간(tVrel2)이 경과할 때까지 계속적으로 검출 회로(20)에 검출된 경우, 구동 스위치(53, 54)의 각 게이트에 로우 레벨의 신호를 출력한다. 이것에 의해 구동 스위치(53)가 온이 되고 구동 스위치(54)가 오프가 되므로, DOUT 단자의 출력 상태는 하이 레벨이 된다. DOUT 단자의 출력 상태가 하이 레벨이 됨으로써, 방전 제어 트랜지스터(2)는 오프로부터 온이 되므로, 이차전지(70)의 방전 정지가 해제된다.
제어 회로(40)는 예를 들면 CPU(Central Processing Unit)를 사용하지 않고 아날로그의 복수의 논리 회로를 사용하여 형성된다.
저전압 검출 회로(61)는 과방전 검출 전압(Vdet2)에 비해 낮게 설정된 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)을 검출한다. 저전압 검출 전압(Vst)은 저전압 검출용의 역치이며, 차지 펌프(30)의 최저 작동 전압(VcpL)보다 높게 설정된다. 저전압 검출 회로(61)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 검출되어 있지 않은 경우, 로우 레벨의 신호를 출력한다. 이것에 의해 차단 회로(62)가 온이 되고, 스위치 회로(69)의 구동 스위치(64) 및 스위치(65)는 오프가 된다. 한편, 저전압 검출 회로(61)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 검출되어 있는 경우, 하이 레벨의 신호(H)를 출력한다. 이것에 의해 차단 회로(62)가 오프가 되고, 스위치 회로(69)의 구동 스위치(64) 및 스위치(65)는 온이 된다.
차단 회로(62)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 저전압 검출 회로(61)에 의해 검출되어 있는 경우, 제어 전압(Vcp)을 충전 제어 트랜지스터(1)의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 한다.
이어서 차단 회로(62)에 의한 차단 형태의 예로서, 제1 차단 형태와 제2 차단 형태에 대해 설명한다.
제1 차단 형태는 제어 회로(40)가 이차전지(70)의 전압이 저전압 검출 전압(Vst)보다 낮은 상태에 있어서, 구동 스위치(52)와 구동 스위치(52)의 각 게이트에 로우 레벨의 신호(L)를 출력하는 설정일 때의 형태이다. 예를 들면 제어 회로(40)는 소정의 과충전 검출 전압(Vdet1)보다 높은 전원 전압(Vd)이 검출되어 있지 않은 경우(즉, 이차전지(70)의 전압이 저전압 검출 전압(Vst)보다 낮은 상태에서는), 구동 스위치(51, 52)의 각 게이트에 로우 레벨의 신호(L)를 출력한다.
제1 차단 형태에서는, 차단 회로(62)는 CMOS 인버터의 출력 노드(55)와 고전원전위부(32) 사이의 하이사이드의 경로를 차단한다. 도 2에는 차단 회로(62)가 당해 하이사이드의 경로를 차단하는 PMOS 트랜지스터인 스위치 소자를 가지고, 당해 스위치 소자가 출력 노드(55)와 구동 스위치(51)의 드레인 사이에 직렬로 삽입되는 회로 형태가 표시되어 있다. 또한 당해 스위치 소자는 구동 스위치(51)의 소스와 고전원전위부(32) 사이에 직렬로 삽입되어도 된다.
제1 차단 형태에서는, 이차전지(70)의 전압이 저전압 검출 전압(Vst)보다 낮은 상태에 있어서, 구동 스위치(51, 52)의 각 게이트에 로우 레벨의 신호(L)가 입력되므로, 구동 스위치(51)는 온 상태이며 구동 스위치(52)는 오프 상태이다. 따라서, 제1 차단 형태에서는, 온 상태의 구동 스위치(51)를 하이사이드의 차단 회로(62)에 의해 출력 노드(55)로부터 분리함으로써, 충전 제어 트랜지스터(1)의 게이트 및 COUT 단자로부터 구동 회로(50)의 충전 제어측 구동 회로를 분리할 수 있다. 즉, 차단 회로(62)는 출력 노드(55)와 고전원전위부(32) 사이를 차단하여 출력 노드(55)를 하이 임피던스로 할 수 있다.
한편, 제2 차단 형태는, 제어 회로(40)가 이차전지(70)의 전압이 저전압 검출 전압(Vst)보다 낮은 상태에 있어서, 구동 스위치(52)와 구동 스위치(52)의 각 게이트에 하이 레벨의 신호를 출력하는 설정일 때의 형태이다. 예를 들면 제어 회로(40)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 저전압 검출 회로(61)에 의해 검출되어 있는 경우(즉, 이차전지(70)의 전압이 저전압 검출 전압(Vst)보다 낮은 상태에서는), 구동 스위치(51, 52)의 각 게이트에 하이 레벨의 신호를 출력한다.
제2 차단 형태에서는, 도 2에는 표시되어 있지 않지만, 차단 회로(62)는 CMOS 인버터의 출력 노드(55)와 저전원전위부(33) 사이의 로우사이드의 경로를 차단한다. 예를 들면 차단 회로(62)는 당해 로우사이드의 경로를 차단하는 스위치 소자를 가지고, 당해 스위치 소자는 출력 노드(55)와 구동 스위치(52)의 드레인 사이에 직렬로 삽입된다. 또한 당해 스위치 소자는 구동 스위치(52)의 소스와 저전원전위부(33) 사이에 직렬로 삽입되어도 된다.
제2 차단 형태에서는, 이차전지(70)의 전압이 저전압 검출 전압(Vst)보다 낮은 상태에 있어서, 구동 스위치(51, 52)의 각 게이트에 하이 레벨의 신호가 입력되므로, 구동 스위치(51)는 오프 상태이며 구동 스위치(52)는 온 상태이다. 따라서, 제2 차단 형태에서는, 온 상태의 구동 스위치(52)를 도시하지 않는 로우사이드의 차단 회로(62)에 의해 출력 노드(55)로부터 분리함으로써, 충전 제어 트랜지스터(1)의 게이트 및 COUT 단자로부터 구동 회로(50)의 충전 제어측 구동 회로를 분리할 수 있다. 즉, 차단 회로(62)는 출력 노드(55)와 저전원전위부(33) 사이를 차단하여 출력 노드(55)를 하이 임피던스로 할 수 있다.
스위치 회로(69)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 저전압 검출 회로(61)에 의해 검출되어 있는 경우, 충전 제어 트랜지스터(1)의 게이트를 충전기(91)의 고전위측 전원 단자의 전위에 고정한다. 예를 들면 스위치 회로(69)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 저전압 검출 회로(61)에 의해 검출되어 있는 경우, COUT 단자와 V+ 단자 사이의 접속을 온 상태로 한다. 스위치 회로(69)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 저전압 검출 회로(61)에 의해 검출되어 있지 않은 경우, COUT 단자와 V+ 단자 사이의 접속을 오프 상태로 한다.
스위치 회로(69)는 예를 들면 구동 스위치(64) 및 스위치(65)를 가진다. 구동 스위치(64)는 NMOS 트랜지스터이며, 스위치(65)는 PMOS 트랜지스터이다. 구동 스위치(64)의 온에 의해, 스위치(65)의 게이트에는 로우 레벨의 신호(L)가 입력되므로, 스위치(65)는 온이 된다. 접속 노드(57)는 COUT 단자와 스위치(65)가 접속되는 노드이다.
이어서 저전압 검출 회로(61) 및 스위치 회로(69)의 기능에 대해서 보다 상세하게 설명한다.
전원 전압(Vd)이 저전압 검출 전압(Vst)보다 높은 경우, 스위치(65)는 오프가 되어 있고 차지 펌프(30)는 승압 동작한다. 차지 펌프(30)의 승압 동작에 의해, 전원 전압(Vd)의 2배의 제어 전압(Vcp)이 COUT 단자에 공급되므로, 충전 제어 트랜지스터(1)는 온으로 되어 있다. 따라서, 충전기(91)를 접속하면, 이차전지(70)에 대한 충전은 가능하다.
한편, 전원 전압(Vd)이 저전압 검출 전압(Vst)보다 낮은 경우, 스위치(65)는 저전압 검출 회로(61)에 의해 온이 된다. 이것에 의해 COUT 단자의 전위는 방전 제어 트랜지스터(2)는 오프로 되어 있으므로, P+ 단자의 전위에 일치한다. 이 상태에서, 충전기(91)가 접속되어 있으면, P+ 단자의 전압은 (VDD+Vf+Vds)까지 올라가고, 도 3에 나타내는 바와 같이 충전 전류(Ichg)가 흐르도록 충전 제어 트랜지스터(1)의 드레인-소스간의 전압(Vds)이 정해진다. 도 3에 있어서, 종축은 충전 제어 트랜지스터(1)의 드레인-소스간의 전류(Ids), 횡축은 충전 제어 트랜지스터(1)의 게이트-소스간의 전압(Vgs)을 나타낸다. Vf는 방전 제어 트랜지스터(2)의 기생 다이오드의 순방향 전압을 나타낸다. VDD는 전원 전압(Vd)을 나타낸다.
이와 같이, 스위치(65)의 온에 의해, 충전기(91)의 출력 전압으로 충전 제어 트랜지스터(1)를 계속적으로 온으로 할 수 있다. 따라서, 충전 제어 트랜지스터(1)가 종래 기술과 같이 온 오프를 반복하는 것을 방지할 수 있으므로, 저전압 상태의 이차전지에 대한 충전 효율의 저하를 억제할 수 있다.
여기서, 구동 회로(50)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 저전압 검출 회로(61)에 의해 검출되어 있는 경우, 제어 전압(Vcp)을 COUT 단자에 공급하는 경로를 차단 회로(62)의 오프에 의해 차단하는 것이 바람직하다. 이것에 의해 COUT 단자를 구동 회로(50)로부터 분리할 수 있고, COUT 단자의 전위의 불안정화를 막고, COUT 단자의 전위를 P+의 전위에 확실하게 일치시킬 수 있다.
또 저전압 검출 회로(61)는 저전압 검출 전압(Vst)보다 낮은 전원 전압(Vd)이 검출되어 있는 경우, 차지 펌프(30)를 정지시키는 것이 바람직하다. 이것에 의해 제어 전압(Vcp)의 생성이 정지되고, 저전압 상태에서의 차지 펌프(30)의 동작에 의한 오작동을 방지할 수 있다.
도 4는 하나의 실시형태에 있어서의 전지 팩의 동작을 예시하는 타이밍 차트이다. 전원 전압(Vd)이 저전압 검출 전압(Vst)보다 낮은 경우, 스위치(65)는 온 상태이며 방전 제어 트랜지스터(2)는 오프 상태이므로, COUT 단자의 전위는 P+의 전위에 일치한다. 이 상태에서, 충전기(91)가 접속되면(Connect CHG), P+ 단자 및 COUT 단자의 전압은 (VDD+Vf+Vds)까지 올라가고, 이차전지(70)는 충전 전류(Ichg)로 충전된다. 충전 전류(Ichg)는 방전 제어 트랜지스터(2)의 기생 다이오드 및 온 상태의 충전 제어 트랜지스터(1)를 흐른다.
전원 전압(Vd)이 저전압 검출 전압(Vst)보다 높아지면(0V CHG Release), 저전압 검출 회로(61)는 차지 펌프(30)의 승압 동작을 재개시키고, 차단 회로(62)를 온으로 하고, 스위치(65)를 오프로 한다. 이것에 의해 COUT 단자에는 승압 후의 제어 전압(Vcp)(=2×VDD)이 공급되고, P+ 단자의 전압은 VDD+Vf가 된다.
전원 전압(Vd)이 과방전 복귀 전압(Vrel2)보다 높아지면(UVP Release), 제어 회로(40)는 구동 회로(50)를 동작시키고, DOUT 단자를 하이 레벨로 한다. 이것에 의해 방전 제어 트랜지스터(2)는 온이 되고, P+ 단자의 전압은 VDD 단자의 전원 전압(Vd)에 일치한다.
도 5는 저전압 검출 회로의 제1 구성예를 나타내는 도면이다. 도 5에 나타내는 저전압 검출 회로(61A)는 NMOS 트랜지스터(61a)와 저항(61b)의 직렬 회로를 가지고, 그 직렬 회로의 중간점으로부터 신호를 출력한다. NMOS 트랜지스터(61a)는 게이트가 VDD 단자에 접속되고, 소스가 그라운드에 접속되며, 드레인이 저항(61b)의 일단에 접속된다. 저항(61b)의 타단은 V+ 단자에 접속된다. 저전압 검출 회로(61A)에서는 저전압 검출 전압(Vst)은 NMOS 트랜지스터(61a)의 역치 전압에 기초하여 설정되어 있다. 저전압 검출 회로(61A)는 저전압 검출 회로(61A)의 출력 신호의 전위 레벨을 충전기(91)의 고전위측 전원 단자(V+ 단자의 전위 레벨)에 시프트하는 레벨 시프트 회로(63A)를 가진다. 레벨 시프트 회로(63A)는 저전압 검출 회로(61A)의 출력 노드와 V+ 단자 사이에 삽입된 저항(61b)을 가지고, 저항(61b)에 의해 레벨 시프트를 행한다.
도 6은 저전압 검출 회로의 제2 구성예를 나타내는 도면이다. 도 6에 나타내는 저전압 검출 회로(61B)는 저항(61c, 61d)과의 저항비로 저전압 검출 전압(Vst)을 변경하는 구성을 가진다. 저항(61c, 61d)에 의해 전원 전압(Vd)이 분압된 전압이 NMOS 트랜지스터(61a)의 게이트에 공급된다. 저전압 검출 회로(61B)는 도 5와 동일 구성의 레벨 시프트 회로(63A)를 가진다.
도 7은 저전압 검출 회로의 제3 구성예를 나타내는 도면이다. 도 7에 나타내는 저전압 검출 회로(61C)는 도 6의 저항(61b)을 디프레션형의 NMOS 트랜지스터(61e)로 치환한 것이다. 디프레션형의 NMOS 트랜지스터(61e)는 전류원으로서 기능한다. 저전압 검출 회로(61C)는 저전압 검출 회로(61C)의 출력 신호의 전위 레벨을 충전기(91)의 고전위측 전원 단자(V+ 단자의 전위 레벨)에 시프트하는 레벨 시프트 회로(63B)를 가진다. 레벨 시프트 회로(63B)는 저전압 검출 회로(61C)의 출력 노드와 V+ 단자 사이에 접속되는 디프레션형의 NMOS 트랜지스터(61e)를 가지고, NMOS 트랜지스터(61e)에 의해 레벨 시프트를 행한다.
도 8은 스위치의 구성예를 나타내는 도면이다. 도 8에 나타내는 스위치(65)는 PMOS 트랜지스터(66, 67)의 직렬 회로와, PMOS 트랜지스터(66, 67)의 접속 중간점과 공통 게이트 사이에 접속된 전류원(68)을 가진다. 이 구조에 의해, COUT 단자와 V+ 단자 사이에서 전류의 역류를 방지할 수 있다.
구동 스위치(64)는 상기 서술한 레벨 시프트 회로의 출력에 의해 게이트가 제어되는 NMOS 트랜지스터이다. PMOS 트랜지스터(66, 67)는 구동 스위치(64)에 의해 제어되는 게이트가 공통 접속되고, 또한 소스가 공통 접속되어 있다. PMOS 트랜지스터(66)의 드레인은 COUT 단자에 접속되고, PMOS 트랜지스터(67)의 드레인은 V+ 단자에 접속되어 있다. 전류원(68)은 PMOS 트랜지스터(66, 67)에 있어서의 공통 접속 게이트와 공통 접속 소스 사이에 접속되어 있다.
도 9는 하나의 비교형태에 있어서의 전지 팩의 구성을 나타내는 도면이다. 전지 팩의 안전성을 높이기 위해서, 제1 전지 보호 회로(110A)와 제2 전지 보호 회로(110B)가 직렬로 접속되는 듀얼 보호 구성이 증가하고 있다. 제1 전지 보호 회로(110A)와 제2 전지 보호 회로(110B)는 각각 과방전을 독립적으로 검출한다. 제1 전지 보호 회로(110A)는 과방전을 검출한 경우, 방전 제어 트랜지스터(DFETa)를 오프로 하고, 자신의 V+ 단자를 VSS 단자에 풀다운한다. 제2 전지 보호 회로(110B)는 과방전을 검출한 경우, 방전 제어 트랜지스터(DFETb)를 오프로 하고, 자신의 V+ 단자를 VSS 단자에 풀다운한다.
그런데, 제2 전지 보호 회로(110B)가 과방전을 검출하고 DFETb를 오프로 하여 방전 금지로 하면, 제1 전지 보호 회로(110A)의 VDD 단자와 VSS 단자 사이의 전원 전압이 0볼트가 된다. 이 경우, 제1 전지 보호 회로(110A)가 전원 전압의 저전압 상태(0볼트)를 검출하여 충전 제어 트랜지스터(CFETa)를 오프로 하면, 전지 팩은 충방전 금지가 된다. 그 결과, 충전기를 접속해도 재충전할 수 없기 때문에, 전지 팩은 사용 불가가 되어버린다.
이에 대해, 도 10은 제2 실시형태에 있어서의 전지 팩의 구성을 나타내는 도면이다. 제1 전지 보호 회로(10A)와 제2 전지 보호 회로(10B)는 어느 것이나 상기 서술한 전지 보호 회로(10)(도 2)와 동일한 구성을 가진다. 도 10에 나타내는 스위치(65a, 65b)는 상기 서술한 스위치(65)에 대응한다.
도 10의 구성에서는 제2 전지 보호 회로(10B)는 과방전을 검출함으로써 DFETb를 오프로 하고, 저전압 상태를 검출함으로써 스위치(65b)를 온으로 한다. 따라서, 충전기를 P+ 단자와 P- 단자 사이에 접속하면, 충전기의 전압을 CFETb의 게이트에 인가할 수 있으므로, 충전기로부터 출력되는 충전 전류는 온 상태의 DFETa, 온 상태의 CFETa, 오프 상태의 DFETb의 기생 다이오드, 온 상태의 CFETb를 경유하여, 이차전지(70)에 흐른다. 이와 같이, 전지 팩이 사용 불가가 되는 것을 방지할 수 있다.
이상, 이차전지 보호 회로, 이차전지 보호 장치 및 전지 팩을 실시형태에 의해 설명했는데, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 다른 실시형태의 일부 또는 전부와의 조합이나 치환 등의 각종 변형 및 개량이 본 발명의 범위 내에서 가능하다.
예를 들면 충전 제어 트랜지스터(1)와 방전 제어 트랜지스터(2)의 배치 위치는 도시하는 위치에 대하여 서로 치환되어도 된다.
1…충전 제어 트랜지스터
2…방전 제어 트랜지스터
3…스위치 회로부
5…플러스 단자
10, 10A, 10B…전지 보호 회로
13…그라운드 단자
15…전원 단자
18…감시 단자
20…검출 회로
30…차지 펌프(승압 회로의 일례)
32…고전원전위부
33…저전원전위부
40…제어 회로
50…구동 회로
51~54…구동 스위치
61, 61A, 61B, 61C…저전압 검출 회로
62…차단 회로
63A, 63B…레벨 시프트 회로
65…스위치
68…전류원
69…스위치 회로
70…이차전지
80…전지 보호 장치
91…충전기
100…전지 팩
110A, 11OB…전지 보호 회로

Claims (10)

  1. 이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터 및 방전 제어 NMOS 트랜지스터를 사용하여, 상기 이차전지를 보호하는 이차전지 보호 회로로서,
    상기 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
    상기 충전 제어 NMOS 트랜지스터의 게이트 및 상기 방전 제어 NMOS 트랜지스터의 게이트에 상기 제어 전압을 공급하는 구동 회로와,
    소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
    상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로와,
    상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하는 차단 회로와,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 이차전지 보호 회로.
  2. 제 1 항에 있어서, 상기 저전압 검출 회로는 상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 검출되어 있는 경우, 상기 승압 회로를 정지시키는 것을 특징으로 하는 이차전지 보호 회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 저전압 검출 회로는
    상기 저전압 검출 회로의 출력 전위를 상기 고전위측 전원 단자의 전위로 변환하는 레벨 시프트 회로를 가지고,
    상기 스위치 회로는
    상기 레벨 시프트 회로의 출력에 의해 게이트가 제어되는 제1 NMOS 트랜지스터와,
    상기 제1 NMOS 트랜지스터에 의해 제어되는 게이트가 공통 접속되고, 또한 소스가 공통 접속된 복수의 제1 PMOS 트랜지스터와,
    상기 복수의 제1 PMOS 트랜지스터에 있어서의 공통 접속 게이트와 공통 접속 소스 사이에 접속된 전류원을 가지는 것을 특징으로 하는 이차전지 보호 회로.
  4. 제 3 항에 있어서, 상기 레벨 시프트 회로는 상기 저전압 검출 회로의 출력 노드와 상기 고전위측 전원 단자 사이에 접속되는 디프레션형의 NMOS 트랜지스터를 가지는 것을 특징으로 하는 이차전지 보호 회로.
  5. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서, 상기 구동 회로는 상기 제어 전압을 공급하는 고전원전위부에 소스가 접속된 제2 PMOS 트랜지스터와, 상기 고전원전위부보다 전위가 낮은 저전원전위부에 소스가 접속된 제2 NMOS 트랜지스터에 의한 CMOS 인버터를 가지고,
    상기 제어 회로가, 상기 이차전지의 전압이 상기 저전압 검출 전압보다 낮은 상태에 있어서, 상기 제2 PMOS 트랜지스터와 상기 제2 NMOS 트랜지스터의 각 게이트에 로우 레벨의 신호를 출력하는 설정인 경우, 상기 차단 회로는 상기 CMOS 인버터의 출력 노드와 상기 고전원전위부 사이를 차단하여 상기 출력 노드를 하이 임피던스로 하고,
    상기 제어 회로가, 상기 이차전지의 전압이 상기 저전압 검출 전압보다 낮은 상태에 있어서, 상기 제2 PMOS 트랜지스터와 상기 제2 NMOS 트랜지스터의 각 게이트에 하이 레벨의 신호를 출력하는 설정인 경우, 상기 차단 회로는 상기 CMOS 인버터의 출력 노드와 상기 저전원전위부 사이를 차단하여 상기 출력 노드를 하이 임피던스로 하는 것을 특징으로 하는 이차전지 보호 회로.
  6. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서, 상기 구동 회로는 상기 제어 전압을 공급하는 고전원전위부에 소스가 접속된 제2 PMOS 트랜지스터와, 상기 고전원전위부보다 전위가 낮은 저전원전위부에 소스가 접속된 제2 NMOS 트랜지스터에 의한 CMOS 인버터를 가지고,
    상기 제어 회로가, 상기 이차전지의 전압이 상기 저전압 검출 전압보다 낮은 상태에 있어서, 상기 제2 PMOS 트랜지스터와 상기 제2 NMOS 트랜지스터의 각 게이트에 로우 레벨의 신호를 출력하는 설정인 경우, 상기 차단 회로는 상기 CMOS 인버터의 출력 노드와 상기 고전원전위부 사이를 차단하여 상기 출력 노드를 하이 임피던스로 하고,
    상기 차단 회로는 PMOS 트랜지스터를 가지고,
    상기 PMOS 트랜지스터는 상기 CMOS 인버터의 출력 노드와 상기 고전원전위부 사이에 삽입되어 있는 것을 특징으로 하는 이차전지 보호 회로.
  7. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서, 상기 저전압 검출 회로는 MOS 트랜지스터를 가지고,
    상기 저전압 검출 전압은 상기 MOS 트랜지스터의 역치 전압에 기초하여 설정되어 있는 것을 특징으로 하는 이차전지 보호 회로.
  8. 이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터와,
    상기 전류 경로에 직렬로 삽입되는 방전 제어 NMOS 트랜지스터와,
    상기 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
    상기 충전 제어 NMOS 트랜지스터의 게이트 및 상기 방전 제어 NMOS 트랜지스터의 게이트에 상기 제어 전압을 공급하는 구동 회로와,
    소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
    상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로와,
    상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하는 차단 회로와,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 이차전지 보호 장치.
  9. 이차전지와,
    상기 이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터와,
    상기 전류 경로에 직렬로 삽입되는 방전 제어 NMOS 트랜지스터와,
    상기 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
    상기 충전 제어 NMOS 트랜지스터의 게이트 및 상기 방전 제어 NMOS 트랜지스터의 게이트에 상기 제어 전압을 공급하는 구동 회로와,
    소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
    상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로와,
    상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 저전압 검출 회로와,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하는 차단 회로와,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 상기 저전압 검출 회로에 의해 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 스위치 회로를 구비하는 전지 팩.
  10. 이차전지의 전압을 승압함으로써 제어 전압을 생성하는 승압 회로와,
    상기 이차전지의 정극과 부하 및 충전기의 고전위측 전원 단자와의 사이의 전류 경로에 직렬로 삽입되는 충전 제어 NMOS 트랜지스터의 게이트 및 상기 전류 경로에 직렬로 삽입되는 방전 제어 NMOS 트랜지스터의 게이트에, 상기 제어 전압을 공급하는 구동 회로와,
    소정의 과방전 검출 전압보다 낮은 상기 이차전지의 전압을 검출하는 과방전 검출 회로와,
    상기 과방전 검출 전압보다 낮은 상기 이차전지의 전압이 상기 과방전 검출 회로에 의해 검출되어 있는 경우, 상기 방전 제어 NMOS 트랜지스터의 게이트가 로우 레벨이 되도록 상기 구동 회로를 동작시키는 제어 회로를 구비하는 이차전지 보호 회로의 제어 방법으로서,
    상기 과방전 검출 전압에 비해 낮게 설정된 저전압 검출 전압보다 낮은 상기 이차전지의 전압을 검출하고,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 검출되어 있는 경우, 상기 제어 전압을 상기 충전 제어 NMOS 트랜지스터의 게이트에 공급하는 노드를 차단하여 하이 임피던스로 하고,
    상기 저전압 검출 전압보다 낮은 상기 이차전지의 전압이 검출되어 있는 경우, 상기 충전 제어 NMOS 트랜지스터의 게이트를 상기 고전위측 전원 단자의 전위에 고정하는 이차전지 보호 회로의 제어 방법.
KR1020200036116A 2019-05-31 2020-03-25 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 KR102285228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019103263A JP6614388B1 (ja) 2019-05-31 2019-05-31 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JPJP-P-2019-103263 2019-05-31

Publications (2)

Publication Number Publication Date
KR20200137965A true KR20200137965A (ko) 2020-12-09
KR102285228B1 KR102285228B1 (ko) 2021-08-03

Family

ID=68763483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200036116A KR102285228B1 (ko) 2019-05-31 2020-03-25 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법

Country Status (5)

Country Link
US (2) US11264792B2 (ko)
JP (1) JP6614388B1 (ko)
KR (1) KR102285228B1 (ko)
CN (1) CN112018732B (ko)
TW (1) TWI745972B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6614388B1 (ja) * 2019-05-31 2019-12-04 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
CN113892221A (zh) * 2019-06-27 2022-01-04 三洋电机株式会社 电池组以及其异常监视方法
JP7345416B2 (ja) * 2020-03-26 2023-09-15 エイブリック株式会社 充放電制御装置及びバッテリ装置
US11777323B2 (en) * 2020-08-13 2023-10-03 Entrantech Inc. Sequential power discharge for batteries in a power system
US11489455B2 (en) 2020-08-13 2022-11-01 Entrantech Inc. AC and persistent DC co-distritbution
WO2022127671A1 (zh) * 2020-12-17 2022-06-23 西安稳先半导体科技有限责任公司 一种电池组件、电池保护芯片和电子产品
CN112583078B (zh) * 2020-12-17 2022-06-21 西安稳先半导体科技有限责任公司 一种电池组件、电池保护芯片和电子产品
CN112615072A (zh) * 2020-12-17 2021-04-06 西安稳先半导体科技有限责任公司 一种电池组件、电池保护芯片和电子产品
CN112635858A (zh) * 2020-12-17 2021-04-09 西安稳先半导体科技有限责任公司 一种电池组件、电池保护芯片和电子产品
CN112803549B (zh) * 2021-02-26 2023-08-01 格力博(江苏)股份有限公司 电池充电电路、电池包及电池包充电系统
CN112838651A (zh) * 2021-03-23 2021-05-25 深圳芯典半导体科技有限公司 一种放电管安全保护系统、方法以及电池管理系统
US11831167B2 (en) 2021-08-13 2023-11-28 Entrantech Inc. Persistent Dc circuit breaker
KR20230095314A (ko) * 2021-12-22 2023-06-29 주식회사 엘지에너지솔루션 배터리 보호 회로에서의 스위치 손상 진단 장치 및 방법, 그리고 이를 포함하는 배터리 관리 장치
WO2024018522A1 (ja) * 2022-07-19 2024-01-25 日清紡マイクロデバイス株式会社 二次電池保護回路、二次電池保護装置、及び電池パック
WO2024136308A1 (ko) * 2022-12-23 2024-06-27 주식회사 엘지에너지솔루션 배터리의 과방전 방지 방법 및 그 방법을 제공하는 배터리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178224A (ja) 1997-12-08 1999-07-02 Nec Kansai Ltd 電池パック
KR20120129985A (ko) * 2010-03-18 2012-11-28 가부시키가이샤 리코 신호 송수신 제어 회로 및 2차 전지 보호 회로
KR20130100684A (ko) * 2012-03-02 2013-09-11 가부시키가이샤 히타치초엘에스아이시스템즈 2차 전지 감시 장치 및 전지 팩
KR20160137356A (ko) * 2015-05-21 2016-11-30 미쓰미덴기가부시기가이샤 전지 보호 집적 회로, 전지 보호 장치 및 전지 팩

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326324B2 (ja) * 1996-03-28 2002-09-24 三洋電機株式会社 二次電池の保護回路
JP3157121B2 (ja) * 1997-02-04 2001-04-16 セイコーインスツルメンツ株式会社 充電式電源装置
JP3190597B2 (ja) * 1997-05-07 2001-07-23 セイコーインスツルメンツ株式会社 充放電制御回路と充電式電源装置
JP3471321B2 (ja) * 2000-05-12 2003-12-02 セイコーインスツルメンツ株式会社 充放電制御回路および充電式電源装置
JP4204446B2 (ja) * 2003-11-14 2009-01-07 ソニー株式会社 バッテリパック、バッテリ保護処理装置、およびバッテリ保護処理装置の起動制御方法
JP2006034032A (ja) * 2004-07-20 2006-02-02 Ricoh Co Ltd 二次電池を有する電池パック及びその電池パックを使用した充電システム装置
JP5050415B2 (ja) * 2006-06-15 2012-10-17 ミツミ電機株式会社 ２次電池の充放電回路および電池パック
JP5061884B2 (ja) * 2007-12-21 2012-10-31 ミツミ電機株式会社 電池パック
JP5217468B2 (ja) * 2008-02-01 2013-06-19 株式会社リコー 二次電池保護用半導体装置および該二次電池保護用半導体装置を用いた電池パック、ならびに該電池パックを用いた電子機器
JP2009301941A (ja) * 2008-06-16 2009-12-24 Nec Tokin Corp 二次電池パック
KR101030885B1 (ko) * 2009-08-19 2011-04-22 삼성에스디아이 주식회사 이차전지
CN201789282U (zh) * 2010-05-21 2011-04-06 上海新进半导体制造有限公司 一种电池充放电保护电路
JP5851821B2 (ja) * 2011-03-13 2016-02-03 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
JP2014513512A (ja) * 2011-04-28 2014-05-29 ゾール サーキュレイション インコーポレイテッド リチウム電力セルの制御のためのバッテリー管理システム
US9490663B1 (en) * 2012-07-16 2016-11-08 Google Inc. Apparatus and methodology for battery backup circuit and control in an uninterruptible power supply
JP6703248B2 (ja) * 2015-05-20 2020-06-03 富士通クライアントコンピューティング株式会社 二次電池および制御回路
JP6038377B1 (ja) * 2016-07-11 2016-12-07 ミツミ電機株式会社 二次電池保護回路
JP6908842B2 (ja) * 2017-07-14 2021-07-28 ミツミ電機株式会社 二次電池保護回路、二次電池保護集積回路及び電池パック
JP6614388B1 (ja) * 2019-05-31 2019-12-04 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178224A (ja) 1997-12-08 1999-07-02 Nec Kansai Ltd 電池パック
KR20120129985A (ko) * 2010-03-18 2012-11-28 가부시키가이샤 리코 신호 송수신 제어 회로 및 2차 전지 보호 회로
KR20130100684A (ko) * 2012-03-02 2013-09-11 가부시키가이샤 히타치초엘에스아이시스템즈 2차 전지 감시 장치 및 전지 팩
KR20160137356A (ko) * 2015-05-21 2016-11-30 미쓰미덴기가부시기가이샤 전지 보호 집적 회로, 전지 보호 장치 및 전지 팩

Also Published As

Publication number Publication date
KR102285228B1 (ko) 2021-08-03
TWI745972B (zh) 2021-11-11
US20200381917A1 (en) 2020-12-03
JP6614388B1 (ja) 2019-12-04
US11646569B2 (en) 2023-05-09
US11264792B2 (en) 2022-03-01
TW202046553A (zh) 2020-12-16
CN112018732B (zh) 2022-08-12
US20220140596A1 (en) 2022-05-05
CN112018732A (zh) 2020-12-01
JP2020198695A (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
KR102285228B1 (ko) 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법
CN108242832B (zh) 充电控制电路、电池保护集成电路、电池组及电池系统
KR101642789B1 (ko) 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩
US7423410B2 (en) Battery protecting circuit
KR100352408B1 (ko) 충/방전 제어 회로 및 충전가능한 전원장치
JP5706649B2 (ja) 充放電制御回路及びバッテリ装置
CN106169782B (zh) 电池保护集成电路、电池保护装置以及电池组
EP2630714B1 (en) Lithium battery protection circuitry
US7990108B2 (en) Charge detector
KR101784740B1 (ko) 배터리 보호 회로 및 이를 포함하는 배터리 팩
US10090690B2 (en) Secondary battery protection circuit
US11183858B2 (en) Rechargeable battery protection circuit, rechargeable battery protection device, battery pack, and method of controlling rechargeable battery protection circuit
US20190181665A1 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
US11462921B2 (en) Secondary-battery protection circuit and battery pack
CN112583079A (zh) 一种电池保护电路及装置
JP7277775B2 (ja) 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
KR20150032818A (ko) 충방전 제어 회로 및 배터리 장치
JP5706648B2 (ja) 充放電制御回路及びバッテリ装置
JP2000102182A (ja) ２次電池の過充電・過放電防止回路
US20220368141A1 (en) Secondary battery protection circuit, battery pack, battery system, and method for protecting secondary battery
JP2021036764A (ja) 二次電池保護回路及び電池パック

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant