JP3297931B2 - 映像信号入力装置 - Google Patents
映像信号入力装置Info
- Publication number
- JP3297931B2 JP3297931B2 JP13784392A JP13784392A JP3297931B2 JP 3297931 B2 JP3297931 B2 JP 3297931B2 JP 13784392 A JP13784392 A JP 13784392A JP 13784392 A JP13784392 A JP 13784392A JP 3297931 B2 JP3297931 B2 JP 3297931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- clock
- synchronization
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、例えば放送局用ＶＴＲ
等からディジタル信号処理装置へアナログ信号を取り込
むために用いられる映像信号入力装置に関する。
等からディジタル信号処理装置へアナログ信号を取り込
むために用いられる映像信号入力装置に関する。
【０００２】
【従来の技術】例えば、放送局用ＶＴＲ（ビデオテープ
レコーダ）等の映像信号発生装置からのアナログ映像信
号を、アナログ−ディジタル変換（Ａ／Ｄ変換）してデ
ィジタル信号処理装置に取り込む際には、映像信号発生
装置とディジタル信号処理装置内のＡ／Ｄ変換回路とが
サンプリングクロックレベルで同期していることが必要
とされる。
レコーダ）等の映像信号発生装置からのアナログ映像信
号を、アナログ−ディジタル変換（Ａ／Ｄ変換）してデ
ィジタル信号処理装置に取り込む際には、映像信号発生
装置とディジタル信号処理装置内のＡ／Ｄ変換回路とが
サンプリングクロックレベルで同期していることが必要
とされる。
【０００３】このため、従来においては、入力映像信号
内の同期信号部分、又は入力映像信号と同時に送られて
くる同期信号から、水平同期タイミング又は垂直同期タ
イミングを抽出し、いわゆるＰＬＬ（位相ロックルー
プ）回路を用いてサンプリングクロック信号を発生して
いた。
内の同期信号部分、又は入力映像信号と同時に送られて
くる同期信号から、水平同期タイミング又は垂直同期タ
イミングを抽出し、いわゆるＰＬＬ（位相ロックルー
プ）回路を用いてサンプリングクロック信号を発生して
いた。
【０００４】このようなアナログ映像信号入力装置の概
略構成について、図６を参照しながら説明する。この図
６において、標準信号発生器１０１からは、目的とする
ＶＴＲ等の映像信号発生装置１００へ基準同期信号とな
る映像信号を送り出している。この映像信号発生装置１
００の出力端子からのアナログ映像信号は、映像信号入
力装置１１０のアナログ映像信号入力端子１１１を介し
てクランプ回路１１２に送られてクランプされ、Ａ／Ｄ
変換器１１３でディジタル信号に変換され、ディジタル
信号処理装置（図示せず）に送られる。
略構成について、図６を参照しながら説明する。この図
６において、標準信号発生器１０１からは、目的とする
ＶＴＲ等の映像信号発生装置１００へ基準同期信号とな
る映像信号を送り出している。この映像信号発生装置１
００の出力端子からのアナログ映像信号は、映像信号入
力装置１１０のアナログ映像信号入力端子１１１を介し
てクランプ回路１１２に送られてクランプされ、Ａ／Ｄ
変換器１１３でディジタル信号に変換され、ディジタル
信号処理装置（図示せず）に送られる。
【０００５】また、入力端子１１１からのアナログ映像
信号は、クロック発生回路部１１４の同期信号分離回路
１１５に送られ、入力信号より水平同期タイミングが抽
出される。このクロック発生回路部１１４内のクロック
発生器１１６は、上記Ａ／Ｄ変換時のサンプリングクロ
ック信号を発生させる電圧可変型発振器（ＶＣＯ）であ
る。このクロック発生器１１６からのクロック信号を分
周器１１７で水平サンプル数だけ分周する。位相比較器
１１８は、同期信号分離回路１１５からの水平同期タイ
ミングと、分周器１１７からのクロック分周（水平周
期）出力信号の位相を比較する。この位相比較出力信号
は、ＬＰＦ（ローパスフィルタ）１１９により直流成分
が取り出されて、クロック発生器１１６の制御端子に送
られる。このクロック発生回路部１１４は、いわゆるＰ
ＬＬ（位相ロックループ）を構成している。そして、同
期信号分離回路１１５からの出力タイミング信号により
クランプ回路１１２のクランプ動作を制御し、クロック
発生器１１６からのクロック信号によりＡ／Ｄ変換器１
１３を駆動している。
信号は、クロック発生回路部１１４の同期信号分離回路
１１５に送られ、入力信号より水平同期タイミングが抽
出される。このクロック発生回路部１１４内のクロック
発生器１１６は、上記Ａ／Ｄ変換時のサンプリングクロ
ック信号を発生させる電圧可変型発振器（ＶＣＯ）であ
る。このクロック発生器１１６からのクロック信号を分
周器１１７で水平サンプル数だけ分周する。位相比較器
１１８は、同期信号分離回路１１５からの水平同期タイ
ミングと、分周器１１７からのクロック分周（水平周
期）出力信号の位相を比較する。この位相比較出力信号
は、ＬＰＦ（ローパスフィルタ）１１９により直流成分
が取り出されて、クロック発生器１１６の制御端子に送
られる。このクロック発生回路部１１４は、いわゆるＰ
ＬＬ（位相ロックループ）を構成している。そして、同
期信号分離回路１１５からの出力タイミング信号により
クランプ回路１１２のクランプ動作を制御し、クロック
発生器１１６からのクロック信号によりＡ／Ｄ変換器１
１３を駆動している。
【０００６】このような構成の映像信号入力装置１１０
において、映像信号発生装置１００から出力される映像
信号内の同期信号部分から、同期信号分離回路１１５に
より同期タイミングを抽出し、この同期タイミングパル
スを基準信号としたＰＬＬを構成してサンプリングクロ
ックを生成している。
において、映像信号発生装置１００から出力される映像
信号内の同期信号部分から、同期信号分離回路１１５に
より同期タイミングを抽出し、この同期タイミングパル
スを基準信号としたＰＬＬを構成してサンプリングクロ
ックを生成している。
【０００７】
【発明が解決しようとする課題】ところで、このような
従来のアナログ映像信号入力装置においては、必要に応
じてサンプリング周波数を変更したり、あるいは異なる
規格の映像信号を取り込む場合は、必要となるサンプリ
ング周波数、又は規格の数だけ、同期タイミング抽出回
路及びＰＬＬ回路系が必要になるという不便さがある。
すなわち、取り扱うアナログ映像信号の規格が複数存在
する場合に、それぞれの規格に合わせた同期信号分離回
路が必要となる。また、同一規格の映像信号であって
も、サンプリング周波数を変更する必要がある場合、Ｐ
ＬＬ内の各パラメータの変更が必要であり、容易には変
更できないという不便さがある。
従来のアナログ映像信号入力装置においては、必要に応
じてサンプリング周波数を変更したり、あるいは異なる
規格の映像信号を取り込む場合は、必要となるサンプリ
ング周波数、又は規格の数だけ、同期タイミング抽出回
路及びＰＬＬ回路系が必要になるという不便さがある。
すなわち、取り扱うアナログ映像信号の規格が複数存在
する場合に、それぞれの規格に合わせた同期信号分離回
路が必要となる。また、同一規格の映像信号であって
も、サンプリング周波数を変更する必要がある場合、Ｐ
ＬＬ内の各パラメータの変更が必要であり、容易には変
更できないという不便さがある。
【０００８】また、テープの損傷等により映像信号発生
装置からの映像信号が良好に得られず、映像信号入力装
置側での同期分離が良好に行えない場合には、同期が外
れる等の悪影響が生じ、有効なアナログ−ディジタル変
換が行えなくなる等の不具合が生ずる虞れがある。
装置からの映像信号が良好に得られず、映像信号入力装
置側での同期分離が良好に行えない場合には、同期が外
れる等の悪影響が生じ、有効なアナログ−ディジタル変
換が行えなくなる等の不具合が生ずる虞れがある。
【０００９】本発明は、このような実情に鑑みてなされ
たものであり、映像信号入力装置側で必要とされていた
同期分離回路やＰＬＬ回路を不要とし、映像信号発生装
置からの映像信号の品質が悪くて同期分離が行えないこ
とによる悪影響の発生を防止でき、また、規格が複数あ
る場合やサンプリング周波数を変更する必要がある場合
でも、容易に取り込みが行い得るような映像信号入力装
置の提供を目的とするものである。
たものであり、映像信号入力装置側で必要とされていた
同期分離回路やＰＬＬ回路を不要とし、映像信号発生装
置からの映像信号の品質が悪くて同期分離が行えないこ
とによる悪影響の発生を防止でき、また、規格が複数あ
る場合やサンプリング周波数を変更する必要がある場合
でも、容易に取り込みが行い得るような映像信号入力装
置の提供を目的とするものである。
【００１０】
【課題を解決するための手段】本発明に係る映像信号入
力装置は、外部同期入力端子を有する映像信号発生装置
からのアナログ映像信号をアナログ−ディジタル変換し
て、ディジタル信号処理装置に取り込むための映像信号
処理装置において、クロック信号を発生するクロック発
生手段と、このクロック発生手段からのクロック信号に
従って上記映像信号発生装置からのアナログ映像信号を
アナログ−ディジタル変換するアナログ−ディジタル変
換手段と、メモリを有し、該メモリに予め記憶された上
記映像信号発生装置の同期データを上記クロック信号に
従って読み出し、同期信号として上記映像信号発生装置
の外部同期入力端子に送る同期信号発生手段と、上記デ
ィジタル信号処理装置の映像データのフレーム周波数、
フレーム当たりのライン数、及びライン当たりのサンプ
ルポイント数から求められるサンプリング周波数に上記
クロック信号の周波数を設定する制御手段とを有して成
ることにより、上述の課題を解決する。
力装置は、外部同期入力端子を有する映像信号発生装置
からのアナログ映像信号をアナログ−ディジタル変換し
て、ディジタル信号処理装置に取り込むための映像信号
処理装置において、クロック信号を発生するクロック発
生手段と、このクロック発生手段からのクロック信号に
従って上記映像信号発生装置からのアナログ映像信号を
アナログ−ディジタル変換するアナログ−ディジタル変
換手段と、メモリを有し、該メモリに予め記憶された上
記映像信号発生装置の同期データを上記クロック信号に
従って読み出し、同期信号として上記映像信号発生装置
の外部同期入力端子に送る同期信号発生手段と、上記デ
ィジタル信号処理装置の映像データのフレーム周波数、
フレーム当たりのライン数、及びライン当たりのサンプ
ルポイント数から求められるサンプリング周波数に上記
クロック信号の周波数を設定する制御手段とを有して成
ることにより、上述の課題を解決する。
【００１１】ここで、上記同期信号発生手段は、電圧制
御発振器を有し、上記制御手段からの制御電圧に従って
上記クロック信号の周波数を制御する構成とすることが
挙げられる。また、上記同期信号発生手段は、複数の発
振器と、該複数の発振器の一つを選択するスイッチとを
有し、上記制御手段からの制御信号により上記クロック
信号の周波数を選択可能とすることが挙げられる。
御発振器を有し、上記制御手段からの制御電圧に従って
上記クロック信号の周波数を制御する構成とすることが
挙げられる。また、上記同期信号発生手段は、複数の発
振器と、該複数の発振器の一つを選択するスイッチとを
有し、上記制御手段からの制御信号により上記クロック
信号の周波数を選択可能とすることが挙げられる。
【００１２】
【作用】映像信号入力装置からの同期信号を映像信号発
生装置の外部同期入力端子に送って同期をとることによ
り、映像信号入力装置側に従来必要とされた同期タイミ
ング抽出回路やＰＬＬ回路を設けることなく、映像信号
発生装置と映像信号入力装置との同期合わせを実現でき
る。従って、テープ損傷が大きい等の原因により良好な
同期信号が得られず、従来のＰＬＬでは同期分離等が充
分に行えないような場合でも、良好な同期合わせが可能
となる。また、同期信号発生手段をプログラム可能に構
成することにより、入力映像信号に対して任意のサンプ
リングクロックで取り込みを行うことができ、さらに、
規格の異なる映像信号の取り込みも容易に行うことがで
きる。
生装置の外部同期入力端子に送って同期をとることによ
り、映像信号入力装置側に従来必要とされた同期タイミ
ング抽出回路やＰＬＬ回路を設けることなく、映像信号
発生装置と映像信号入力装置との同期合わせを実現でき
る。従って、テープ損傷が大きい等の原因により良好な
同期信号が得られず、従来のＰＬＬでは同期分離等が充
分に行えないような場合でも、良好な同期合わせが可能
となる。また、同期信号発生手段をプログラム可能に構
成することにより、入力映像信号に対して任意のサンプ
リングクロックで取り込みを行うことができ、さらに、
規格の異なる映像信号の取り込みも容易に行うことがで
きる。
【００１３】
【実施例】図１は、本発明に係る映像信号入力装置の一
実施例の概略構成を示すブロック回路図である。この図
１において、放送局用のＶＴＲ（ビデオテープレコー
ダ）等のように、外部同期入力端子を有する映像信号発
生装置１００から出力されたアナログ映像信号は、映像
信号入力装置１０の入力端子（アナログ映像信号入力端
子）１１を介してクランプ回路１２に送られてクランプ
された後、Ａ／Ｄ変換器１３に送られてディジタル信号
に変換され、ディジタル出力信号となって目的とするデ
ィジタル信号処理装置（図示せず）に送られる。
実施例の概略構成を示すブロック回路図である。この図
１において、放送局用のＶＴＲ（ビデオテープレコー
ダ）等のように、外部同期入力端子を有する映像信号発
生装置１００から出力されたアナログ映像信号は、映像
信号入力装置１０の入力端子（アナログ映像信号入力端
子）１１を介してクランプ回路１２に送られてクランプ
された後、Ａ／Ｄ変換器１３に送られてディジタル信号
に変換され、ディジタル出力信号となって目的とするデ
ィジタル信号処理装置（図示せず）に送られる。
【００１４】クロック発生器１４は、上記Ａ／Ｄ変換の
際のサンプリングクロック信号を発生するものであり、
例えば電圧可変型発振器（ＶＣＯ）が用いられる。この
クロック発生器１４からのクロック信号を同期信号発生
回路１５に送り、この同期信号発生回路１５から出力さ
れた同期信号ディジタルデータをＤ／Ａ（ディジタル−
アナログ）変換器１６でＤ／Ａ変換している。Ｄ／Ａ変
換器１６からの同期信号は、同期信号出力端子１８を介
して取り出され、上記映像信号発生装置１００の外部同
期入力端子に送られる。また、制御装置１７は、クロッ
ク発生器１４の発振周波数の設定及び同期信号発生回路
１５のデータ設定を行うものである。
際のサンプリングクロック信号を発生するものであり、
例えば電圧可変型発振器（ＶＣＯ）が用いられる。この
クロック発生器１４からのクロック信号を同期信号発生
回路１５に送り、この同期信号発生回路１５から出力さ
れた同期信号ディジタルデータをＤ／Ａ（ディジタル−
アナログ）変換器１６でＤ／Ａ変換している。Ｄ／Ａ変
換器１６からの同期信号は、同期信号出力端子１８を介
して取り出され、上記映像信号発生装置１００の外部同
期入力端子に送られる。また、制御装置１７は、クロッ
ク発生器１４の発振周波数の設定及び同期信号発生回路
１５のデータ設定を行うものである。
【００１５】このような映像信号入力装置１０におい
て、先ず、アナログ信号を取り込む際のサンプリング周
波数を決定する。一般に、サンプリング周波数をｆＳ、
入力映像信号の１フレーム当たりのライン数をＬｎ、フ
レーム周波数をｆＦ、１ライン当たりのサンプルポイン
ト数をＳｎとすると、 ｆＳ＝ｆＦ×Ｌｎ×Ｓｎ ・・・ （１） が成立する。この（１）式よりｆＳを求め、クロック発
生器１４の発振周波数をこのサンプリング周波数ｆＳに
設定する。すなわち制御回路１７は、上記（１）式によ
って求められたｆＳに応じた制御データをクロック発生
器１４に送って、このクロック発生器１４が周波数ｆＳ
で発振するように制御する。
て、先ず、アナログ信号を取り込む際のサンプリング周
波数を決定する。一般に、サンプリング周波数をｆＳ、
入力映像信号の１フレーム当たりのライン数をＬｎ、フ
レーム周波数をｆＦ、１ライン当たりのサンプルポイン
ト数をＳｎとすると、 ｆＳ＝ｆＦ×Ｌｎ×Ｓｎ ・・・ （１） が成立する。この（１）式よりｆＳを求め、クロック発
生器１４の発振周波数をこのサンプリング周波数ｆＳに
設定する。すなわち制御回路１７は、上記（１）式によ
って求められたｆＳに応じた制御データをクロック発生
器１４に送って、このクロック発生器１４が周波数ｆＳ
で発振するように制御する。
【００１６】図２は、このクロック発生器１４の一具体
例を示しており、制御装置１７からの制御データがクロ
ック発生器１４内のＤ／Ａ変換器２１でアナログ信号
（制御電圧信号等）に変換され、ＶＣＯ（電圧制御発振
器）２２の制御端子に送られるようになっている。ＶＣ
Ｏ２２は、この制御電圧に従って上記所定周波数ｆS の
クロック信号を発生し、上記Ａ／Ｄ変換器１３及び同期
信号発生回路１５に送っている。
例を示しており、制御装置１７からの制御データがクロ
ック発生器１４内のＤ／Ａ変換器２１でアナログ信号
（制御電圧信号等）に変換され、ＶＣＯ（電圧制御発振
器）２２の制御端子に送られるようになっている。ＶＣ
Ｏ２２は、この制御電圧に従って上記所定周波数ｆS の
クロック信号を発生し、上記Ａ／Ｄ変換器１３及び同期
信号発生回路１５に送っている。
【００１７】また、目的とする上記サンプリング周波数
ｆS が予め特定できている（いくつかの固定値として予
め決められる）場合は、図３に示すように、それぞれ固
定発振周波数の複数（ｎ個）の発振器２３1 、２３2 、
・・・、２３n を選択的に切り換えるようにしてもよ
い。この図３の例では、各発振器２３1 、２３2 、・・
・、２３n は、それぞれ水晶振動子２４1 、２４2 、・
・・、２４n により発振周波数が固定されており、これ
らの発振器２３1 、２３2 、・・・、２３n からの発振
出力信号を、制御装置１７からの制御信号に応じて切換
制御される切換スイッチ２５により選択して、クロック
信号として取り出している。
ｆS が予め特定できている（いくつかの固定値として予
め決められる）場合は、図３に示すように、それぞれ固
定発振周波数の複数（ｎ個）の発振器２３1 、２３2 、
・・・、２３n を選択的に切り換えるようにしてもよ
い。この図３の例では、各発振器２３1 、２３2 、・・
・、２３n は、それぞれ水晶振動子２４1 、２４2 、・
・・、２４n により発振周波数が固定されており、これ
らの発振器２３1 、２３2 、・・・、２３n からの発振
出力信号を、制御装置１７からの制御信号に応じて切換
制御される切換スイッチ２５により選択して、クロック
信号として取り出している。
【００１８】次に、入力映像信号規格に基づいた同期信
号を発生させるために、その同期信号データを生成し、
同期信号発生回路１５へのプログラムを行うわけである
が、このようなプログラミングが可能な同期信号発生回
路１５としては、図４に示すような構成が考えられる。
号を発生させるために、その同期信号データを生成し、
同期信号発生回路１５へのプログラムを行うわけである
が、このようなプログラミングが可能な同期信号発生回
路１５としては、図４に示すような構成が考えられる。
【００１９】すなわち、図４において、同期信号発生回
路１５には、制御装置１７から各種制御信号が送られて
いる。具体的には、図５のＡに示すような同期信号デー
タがデータバスを介してバスライン入力端子３２に供給
され、ＲＡＭ（ランダムアクセスメモリ）３６及びラッ
チ回路３８に送られている。ＲＡＭ３６は、上記同期信
号データ及びクランプパルス信号データを記憶保持して
おくために設けられている。ラッチ回路３８は、アドレ
スカウンタ３７をリセットするタイミングのアドレスデ
ータを記憶保持しておくために用いられる。また図５の
Ｂに示すようなデータ書き込み用パルス（ライトパル
ス）が入力端子３３を介してＲＡＭ３６に供給され、図
５のＣに示すようなアドレスリセットパルスが入力端子
３４を介してＡＮＤ（論理積）ゲート４０に供給されて
いる。
路１５には、制御装置１７から各種制御信号が送られて
いる。具体的には、図５のＡに示すような同期信号デー
タがデータバスを介してバスライン入力端子３２に供給
され、ＲＡＭ（ランダムアクセスメモリ）３６及びラッ
チ回路３８に送られている。ＲＡＭ３６は、上記同期信
号データ及びクランプパルス信号データを記憶保持して
おくために設けられている。ラッチ回路３８は、アドレ
スカウンタ３７をリセットするタイミングのアドレスデ
ータを記憶保持しておくために用いられる。また図５の
Ｂに示すようなデータ書き込み用パルス（ライトパル
ス）が入力端子３３を介してＲＡＭ３６に供給され、図
５のＣに示すようなアドレスリセットパルスが入力端子
３４を介してＡＮＤ（論理積）ゲート４０に供給されて
いる。
【００２０】次に、図５のＤに示すようなデータ書き込
み用のクロック信号が入力端子３５を介して切換スイッ
チ４２の被選択端子ａに供給され、クロック発生器１４
からの同期信号読み出し用のクロック信号が入力端子４
１を介して切換スイッチ４２の被選択端子ｂに供給され
ている。切換スイッチ４２は、通常動作時には被選択端
子ｂに切換接続され、データ書き込み時には被選択端子
ａに切換接続される。この切換スイッチ４２から出力さ
れたクロック信号は、アドレスカウンタ３７に供給さ
れ、このアドレスカウンタ３７からのカウント出力デー
タがＲＡＭ３６及びアドレス比較器３９に送られてい
る。また、ラッチ回路３８でラッチされた上記アドレス
カウンタ３７をリセットするタイミングのアドレスデー
タがアドレス比較器３９に送られて、上記カウント出力
データと比較され、この比較出力がＡＮＤゲート４０に
送られている。ＡＮＤゲート４０からの出力信号は、ア
ドレスカウンタ３７にリセットパルスとして送られてい
る。
み用のクロック信号が入力端子３５を介して切換スイッ
チ４２の被選択端子ａに供給され、クロック発生器１４
からの同期信号読み出し用のクロック信号が入力端子４
１を介して切換スイッチ４２の被選択端子ｂに供給され
ている。切換スイッチ４２は、通常動作時には被選択端
子ｂに切換接続され、データ書き込み時には被選択端子
ａに切換接続される。この切換スイッチ４２から出力さ
れたクロック信号は、アドレスカウンタ３７に供給さ
れ、このアドレスカウンタ３７からのカウント出力デー
タがＲＡＭ３６及びアドレス比較器３９に送られてい
る。また、ラッチ回路３８でラッチされた上記アドレス
カウンタ３７をリセットするタイミングのアドレスデー
タがアドレス比較器３９に送られて、上記カウント出力
データと比較され、この比較出力がＡＮＤゲート４０に
送られている。ＡＮＤゲート４０からの出力信号は、ア
ドレスカウンタ３７にリセットパルスとして送られてい
る。
【００２１】この図４の構成において、先ず、制御回路
１７から図５のＡ〜Ｄに示すようなタイミングの信号を
送ることにより、ＲＡＭ３６の０番地より順に、同期信
号データ及びクランプパルス信号を書き込む。これは、
切換スイッチ４２を被選択端子ａ側に切換接続し、図５
のＣのアドレスリセットパルスによりアドレスカウンタ
３７をリセットした後、図５のＡに示す信号データを１
つ送る毎に図５のＢに示す書き込みパルスを立ち下げて
書き込みを行う。１回の書き込み毎に図５のＤに示す書
き込みクロックをアドレスカウンタ３７に送り、書き込
みアドレスを順次進める。
１７から図５のＡ〜Ｄに示すようなタイミングの信号を
送ることにより、ＲＡＭ３６の０番地より順に、同期信
号データ及びクランプパルス信号を書き込む。これは、
切換スイッチ４２を被選択端子ａ側に切換接続し、図５
のＣのアドレスリセットパルスによりアドレスカウンタ
３７をリセットした後、図５のＡに示す信号データを１
つ送る毎に図５のＢに示す書き込みパルスを立ち下げて
書き込みを行う。１回の書き込み毎に図５のＤに示す書
き込みクロックをアドレスカウンタ３７に送り、書き込
みアドレスを順次進める。
【００２２】ＲＡＭ３６に書き込む同期信号データは、
上記ライン数Ｌn 、１ライン当たりのサンプルポイント
数Ｓn から成る１フレーム分のデータである。クランプ
パルスデータも上記の値から成る。
上記ライン数Ｌn 、１ライン当たりのサンプルポイント
数Ｓn から成る１フレーム分のデータである。クランプ
パルスデータも上記の値から成る。
【００２３】次に、切換スイッチ４２を被選択端子ｂ側
に切り換えた読み出しモード状態での動作は、上記クロ
ック発生器１４からの読み出しクロックがアドレスカウ
ンタ３７に送られ、このアドレスカウンタ３７の進みに
従ってＲＡＭ３６から同期信号が読み出される。このと
き、ラッチ回路３８に予め上記Ｌｎ×Ｓｎに相当するア
ドレスを制御装置１７より書き込んでおき、アドレスカ
ウンタ３７が０番地より丁度１フレーム分のデータを読
み出した時点で、アドレス比較器３９よりパルスが発生
してＡＮＤゲート４０を介してアドレスカウンタ３７に
送られ、このアドレスカウンタをリセットすることによ
って、１フレーム分の同期信号データが巡回するように
する。
に切り換えた読み出しモード状態での動作は、上記クロ
ック発生器１４からの読み出しクロックがアドレスカウ
ンタ３７に送られ、このアドレスカウンタ３７の進みに
従ってＲＡＭ３６から同期信号が読み出される。このと
き、ラッチ回路３８に予め上記Ｌｎ×Ｓｎに相当するア
ドレスを制御装置１７より書き込んでおき、アドレスカ
ウンタ３７が０番地より丁度１フレーム分のデータを読
み出した時点で、アドレス比較器３９よりパルスが発生
してＡＮＤゲート４０を介してアドレスカウンタ３７に
送られ、このアドレスカウンタをリセットすることによ
って、１フレーム分の同期信号データが巡回するように
する。
【００２４】以上のような手順により、同期信号発生回
路１５のＲＡＭ３６より読み出されたデータについて、
クランプパルス信号が出力端子４３より、また同期信号
データがバスライン出力端子４４よりそれぞれ取り出さ
れる。同期信号データは図１のＤ／Ａ変換器１６に送ら
れてアナログ同期信号となり、同期信号出力端子１８よ
り出力される。この同期信号は、上述した説明から明ら
かなように、映像信号発生装置１００の同期を合わせる
のに充分な信号である。従って、映像信号発生装置１０
０及び映像信号入力装置１０は、クロック発生器１４か
ら出力されるクロックに従ってすべて同期がとれた状態
となり、入力アナログ映像信号を安定してＡ／Ｄ変換
し、ディジタル信号にすることができる。
路１５のＲＡＭ３６より読み出されたデータについて、
クランプパルス信号が出力端子４３より、また同期信号
データがバスライン出力端子４４よりそれぞれ取り出さ
れる。同期信号データは図１のＤ／Ａ変換器１６に送ら
れてアナログ同期信号となり、同期信号出力端子１８よ
り出力される。この同期信号は、上述した説明から明ら
かなように、映像信号発生装置１００の同期を合わせる
のに充分な信号である。従って、映像信号発生装置１０
０及び映像信号入力装置１０は、クロック発生器１４か
ら出力されるクロックに従ってすべて同期がとれた状態
となり、入力アナログ映像信号を安定してＡ／Ｄ変換
し、ディジタル信号にすることができる。
【００２５】入力信号を取り込むためのサンプリングク
ロックの変更に対しては、上述した（１）式において、
１ライン当たりのサンプル数Ｓn を必要に応じて変更す
る。例えば、水平サンプル数をＳn ’とした場合、サン
プリング周波数をｆS ’とすると、このｆS ’は、上記
（１）式より、 ｆS ’＝ｆF ×Ｌn ×Ｓn ’ ・・・ （２） となる。クロック発生器１４からのクロック周波数がｆ
S ’となるように設定する。さらに、制御装置１７にお
いて、上記同期信号データを、水平サンプル数をＳn ’
としたデータ列となるように再生成して、上述した図４
の同期信号発生回路１５にプログラムを行う。以上によ
り、サンプリングクロックの変更を行うことができる。
ロックの変更に対しては、上述した（１）式において、
１ライン当たりのサンプル数Ｓn を必要に応じて変更す
る。例えば、水平サンプル数をＳn ’とした場合、サン
プリング周波数をｆS ’とすると、このｆS ’は、上記
（１）式より、 ｆS ’＝ｆF ×Ｌn ×Ｓn ’ ・・・ （２） となる。クロック発生器１４からのクロック周波数がｆ
S ’となるように設定する。さらに、制御装置１７にお
いて、上記同期信号データを、水平サンプル数をＳn ’
としたデータ列となるように再生成して、上述した図４
の同期信号発生回路１５にプログラムを行う。以上によ
り、サンプリングクロックの変更を行うことができる。
【００２６】また、信号規格の異なる映像信号発生装置
からの映像信号を取り込む場合も、上述した手順で対応
することができる。このとき、同期信号発生回路１５に
対して、対象とする信号規格に合致する同期信号データ
をプログラムすることにより、外部の映像信号発生装置
の同期をとることができる。
からの映像信号を取り込む場合も、上述した手順で対応
することができる。このとき、同期信号発生回路１５に
対して、対象とする信号規格に合致する同期信号データ
をプログラムすることにより、外部の映像信号発生装置
の同期をとることができる。
【００２７】以上の説明からも明らかなように、入力映
像信号に対して、任意のサンプリングクロックで取り込
みを行うことができ、また、規格の異なる映像信号の取
り込みも容易に行うことができる。
像信号に対して、任意のサンプリングクロックで取り込
みを行うことができ、また、規格の異なる映像信号の取
り込みも容易に行うことができる。
【００２８】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、映像信号発生装置の具体例と
しては、放送局用ＶＴＲの他にも、パターン発生装置、
特殊効果装置等を用いることができる。また、同期信号
発生回路は、プログラム可能でなくともよく、図４の具
体的構成に限定されないことは勿論である。
るものではなく、例えば、映像信号発生装置の具体例と
しては、放送局用ＶＴＲの他にも、パターン発生装置、
特殊効果装置等を用いることができる。また、同期信号
発生回路は、プログラム可能でなくともよく、図４の具
体的構成に限定されないことは勿論である。
【００２９】
【発明の効果】以上の説明からも明らかなように、本発
明に係る映像信号入力装置によれば、外部同期入力端子
を有する映像信号発生装置からのアナログ映像信号をア
ナログ−ディジタル変換して、ディジタル信号処理装置
に取り込むための映像信号処理装置において、クロック
発生手段からのクロック信号に従って上記映像信号発生
装置からのアナログ映像信号をアナログ−ディジタル変
換するアナログ−ディジタル変換手段と、メモリを有
し、該メモリに予め記憶された上記映像信号発生装置の
同期データを上記クロック信号に従って読み出し、同期
信号として上記映像信号発生装置の外部同期入力端子に
送る同期信号発生手段と、上記ディジタル信号処理装置
の映像データのフレーム周波数、フレーム当たりのライ
ン数、及びライン当たりのサンプルポイント数から求め
られるサンプリング周波数に上記クロック信号の周波数
を設定する制御手段とを有することにより、映像信号入
力装置側に従来必要とされた同期タイミング抽出回路や
ＰＬＬ回路が不要となり。簡単な回路構成にて映像信号
発生装置と映像信号入力装置との同期合わせを実現でき
る。従って、テープ損傷が大きい原因により良好な同期
信号が得られず、従来のＰＬＬ回路では同期分離が充分
に行えないような場合でも、良好な同期合わせが可能と
なる。
明に係る映像信号入力装置によれば、外部同期入力端子
を有する映像信号発生装置からのアナログ映像信号をア
ナログ−ディジタル変換して、ディジタル信号処理装置
に取り込むための映像信号処理装置において、クロック
発生手段からのクロック信号に従って上記映像信号発生
装置からのアナログ映像信号をアナログ−ディジタル変
換するアナログ−ディジタル変換手段と、メモリを有
し、該メモリに予め記憶された上記映像信号発生装置の
同期データを上記クロック信号に従って読み出し、同期
信号として上記映像信号発生装置の外部同期入力端子に
送る同期信号発生手段と、上記ディジタル信号処理装置
の映像データのフレーム周波数、フレーム当たりのライ
ン数、及びライン当たりのサンプルポイント数から求め
られるサンプリング周波数に上記クロック信号の周波数
を設定する制御手段とを有することにより、映像信号入
力装置側に従来必要とされた同期タイミング抽出回路や
ＰＬＬ回路が不要となり。簡単な回路構成にて映像信号
発生装置と映像信号入力装置との同期合わせを実現でき
る。従って、テープ損傷が大きい原因により良好な同期
信号が得られず、従来のＰＬＬ回路では同期分離が充分
に行えないような場合でも、良好な同期合わせが可能と
なる。
【００３０】次に、上記同期信号の発生手段を、制御手
段によりプログラム可能な構成とすることにより、入力
映像信号に対して任意のサンプリングクロックで取り込
みを行うことができ、また、規格の異なる映像信号の取
り込みも容易に行うことができる。
段によりプログラム可能な構成とすることにより、入力
映像信号に対して任意のサンプリングクロックで取り込
みを行うことができ、また、規格の異なる映像信号の取
り込みも容易に行うことができる。
【図１】本発明に係る映像信号入力装置の一実施例の概
略構成を示すブロック回路図である。
略構成を示すブロック回路図である。
【図２】該実施例に用いられるクロック発生器の一具体
例を示すブロック回路図である。
例を示すブロック回路図である。
【図３】該実施例に用いられるクロック発生器の他の具
体例を示すブロック回路図である。
体例を示すブロック回路図である。
【図４】該実施例に用いられる同期信号発生回路の一具
体例を示すブロック回路図である。
体例を示すブロック回路図である。
【図５】図４に示す同期信号発生回路の動作説明に用い
られる波形図である。
られる波形図である。
【図６】従来の映像信号入力装置の一例の概略構成を示
すブロック回路図である。
すブロック回路図である。
１０・・・・・映像信号入力装置 １２・・・・・クランプ回路 １３・・・・・Ａ／Ｄ変換器 １４・・・・・クロック発生器 １５・・・・・同期信号発生回路 １６・・・・・Ｄ／Ａ変換器 １７・・・・・制御装置
Claims (3)
- 【請求項１】 外部同期入力端子を有する映像信号発生
装置からのアナログ映像信号をアナログ−ディジタル変
換して、ディジタル信号処理装置に取り込むための映像
信号処理装置において、 クロック信号を発生するクロック発生手段と、 このクロック発生手段からのクロック信号に従って上記
映像信号発生装置からのアナログ映像信号をアナログ−
ディジタル変換するアナログ−ディジタル変換手段と、メモリを有し、該メモリに予め記憶された上記映像信号
発生装置の同期データを上記クロック信号に従って読み
出し、 同期信号として上記映像信号発生装置の外部同期
入力端子に送る同期信号発生手段と、上記ディジタル信号処理装置の映像データのフレーム周
波数、フレーム当たりのライン数、及びライン当たりの
サンプルポイント数から求められるサンプリング周波数
に上記クロック信号の周波数を設定する 制御手段とを有
して成ることを特徴とする映像信号入力装置。 - 【請求項２】 上記同期信号発生手段は、電圧制御発振
器を有し、上記制御手段からの制御電圧に従って上記ク
ロック信号の周波数を制御することを特徴とする請求項
１記載の映像信号入力装置。 - 【請求項３】 上記同期信号発生手段は、複数の発振器
と、該複数の発振器の一つを選択するスイッチとを有
し、上記制御手段からの制御信号により上記クロック信
号の周波数を選択可能とすることを特徴とする請求項１
記載の映像信号入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13784392A JP3297931B2 (ja) | 1992-04-30 | 1992-04-30 | 映像信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13784392A JP3297931B2 (ja) | 1992-04-30 | 1992-04-30 | 映像信号入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308543A JPH05308543A (ja) | 1993-11-19 |
| JP3297931B2 true JP3297931B2 (ja) | 2002-07-02 |
Family
ID=15208117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13784392A Expired - Fee Related JP3297931B2 (ja) | 1992-04-30 | 1992-04-30 | 映像信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297931B2 (ja) |
-
1992
- 1992-04-30 JP JP13784392A patent/JP3297931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05308543A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010026162A1 (en) | Timer circuit for a video camera | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| JP3135308B2 (ja) | ディジタルビデオ・オーディオ信号伝送方法及びディジタルオーディオ信号再生方法 | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| JP3297931B2 (ja) | 映像信号入力装置 | |
| EP0671848B1 (en) | Automatic digital frequency control circuit | |
| GB2220539A (en) | Scanning line converter | |
| EP0963075A2 (en) | Clock signal producing device | |
| KR930010913B1 (ko) | 브이씨알에서 재생되는 비데오신호의 시간축 에러 보정장치 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3227737B2 (ja) | Ｐｌｌ回路 | |
| JPS633577A (ja) | 映像信号処理装置 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JP3541569B2 (ja) | 同期検出装置 | |
| JP2969889B2 (ja) | 映像信号のカラー位相引込回路 | |
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JP4720155B2 (ja) | 水平同期再生方法および装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPH10261958A (ja) | Ｐｌｌ回路 | |
| JPH0126596B2 (ja) | ||
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPS648511B2 (ja) | ||
| JPH09107285A (ja) | 位相情報検出回路 | |
| JPH0576049A (ja) | クロツク再生装置 | |
| JPH1141623A (ja) | クロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |