JP4720155B2

JP4720155B2 - 水平同期再生方法および装置

Info

Publication number: JP4720155B2
Application number: JP2004337019A
Authority: JP
Inventors: 宏昭新井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-11-22
Filing date: 2004-11-22
Publication date: 2011-07-13
Anticipated expiration: 2024-11-22
Also published as: JP2006148623A

Description

本発明は水平同期再生方法および装置に関し、特にアナログ映像信号をデジタル映像信号に変換する変換器に使用される改善された水平同期再生方法および装置に関する。

テレビジョン（ＴＶ）放送局の設備では、映像機器間の接続を容易にするため、デジタル映像信号をシリアル信号に変換し、機器間を１本の同軸線で接続している（規格名：ＳＭＰＴＥ２５９Ｍ／２９２Ｍ）。そのため、アナログ映像信号が入力された場合には、アナログからシリアルデジタル信号への変換処理が必要となる。

この変換処理には、水平同期再生回路およびパラレル・シリアル変換回路が必要である。パラレル・シリアル変換は、例えば１４．３ＭＨｚでサンプリングして得られた１０ビットパラレル信号から１４３Ｍｂｐｓのシリアル信号を生成する。この際に入力の１４．３ＭＨｚクロックから１０倍の１４３ＭＨｚの位相同期したクロックを生成する必要がある。１４３ＭＨｚクロックのジッタは、ＳＭＰＴＥ２５９Ｍの規格ではクロック周期の２０％（１．４ｎｓ）以下であることが必要である。

この１０倍のクロックは、ＰＬＬ（Phase-Locked Loop）回路を使用して生成するのが一般的である。ＰＬＬ回路を使用する一般的な水平同期再生回路は、幾つかの技術文献に開示されている（例えば、特許文献１参照。）。

特開平１１−４１４８７（図１、段落番号〔００１０〕〜〔００１１〕）

図３は、従来のＰＬＬ回路を使用する水平同期再生回路の一例を示すブロック図である。ＰＬＬ回路は、水平同期信号でＰＬＬをかけるＨ−ＰＬＬである。この水平同期再生回路３０は、同期分離回路３１、積分回路３２、パルス発生回路３３、台形波発生回路３４、サンプルホールド回路３５、ループフィルタ３７、ＶＣＯ３８および同期再生回路３９により構成されている。同期分離回路３１には、入力端子ＩＮが接続されている。ＶＣＯ３８の出力は、同期再生回路３９に接続されると共に第１出力端子ＯＵＴ１に接続される。また、同期再生回路３９の出力は、台形波発生回路３４に入力されると共に第２出力端子ＯＵＴ２に接続されている。

入力端子ＩＮに入力されたアナログ映像信号は、同期分離回路３１により同期信号が抽出される。この抽出された同期信号からＨ-ＰＬＬを使用してクロックが生成される。そのため、品質の良いアナログ映像信号が入力された場合には、生成されるクロックのジッタが少なくなる。しかし、長距離伝送された映像信号の如く、映像信号がノイズの影響を受けている場合には、抽出される同期信号の品質が悪く、結果として生成されるクロックのジッタが大きくなるという問題が生じる。このノイズ対策として、従来は、同期分離回路３１の出力を積分回路３２に入力し、同期分離出力に混入したパルス状の細いノイズを低減させている。そのためには、ＮＴＳＣ信号の場合には、例えば１μｓの期間で波形をなまらせる必要がある。

しかし、上述の如く波形をなまらせることにより、パルス発生回路３３においてジッタが増加するという問題が生じていた。この従来の水平再生回路３０では、ノイズ低減のために積分回路３２を挿入すると、パルス発生回路３３の出力信号の位相が不安定になり、最終的に生成されるクロックのジッタを小さくすることは困難であった。また、斯かるアナログ回路による処理では、温度ドリフトの影響を受け易く位相が不安定になり、ジッタ悪化の要因となる。パルス発生回路３３の出力をサンプルホールド回路３５でサンプルホールドし、ループフィルタ３７で平滑し、出力された電圧によりＶＣＯ（voltage controlled Oscillator）３８の周波数を変える。これを同期再生回路３９に入力し、同期再生回路３９の制御信号を台形波発生回路３４に入力し、その出力がサンプルホールド回路３５に入力される。この閉ループにより、１つの位相比較部を構成している。同期再生回路３９から第１出力端子ＯＵＴ１にはクロック、第２出力端子ＯＵＴ２には水平同期パルスが出力される。

本発明は、従来技術の上述した課題に鑑みなされてものであり、斯かる課題を克服又は軽減する水平同期再生方法および装置を提供することを主たる目的とする。

前述の課題を解決するため本発明の水平同期再生方法および装置は次のような特徴的な構成を採用している。

（１）アナログ映像入力から同期分離回路により分離された水平同期信号の複数倍に対応する周波数のクロック信号をＰＬＬ（Phase Locked Loop）回路を使用して発生する水平同期再生方法において、
前記アナログ映像入力を所定のスライスレベルでスライスして、水平同期信号を分離出力し、
前記水平同期信号の立下りに対応する第１サンプリングパルスを生成し、
積分回路に前記水平同期信号を通し、その水平同期信号の立下りに対応する第２サンプリングパルスを生成し、
前記ＰＬＬ回路の台形波を前記第１サンプリングパルスでサンプルホールドし、
該サンプルホールドされた信号を前記第２サンプリングパルスでリサンプリングし、
前記リサンプリングした信号を前記ＰＬＬ回路のループフィルタに入力することを特徴とする水平同期再生方法。

（２）前記第２サンプリングパルスは、前記第１サンプリングパルスに対して所定時間遅延させて、前記サンプルホールドされた信号の安定した箇所をリサンプリングする上記（１）の水平同期再生方法。

（３）前記第１サンプリングパルスは、前記アナログ映像入力を所定のスライスレベルでスライスして得る上記（１）又は（２）の水平同期再生方法。

（４）アナログ映像入力から分離した水平同期信号の複数倍の周波数のクロック信号を発生する同期再生装置において、
前記アナログ映像入力を所定のスライスレベルでスライスして、水平同期信号を分離する同期分離回路と、
第１パルス発生回路及び第２パルス発生回路を有するサンプリング回路と、
台形波発生回路、第１及び第２サンプルホールド回路、及び電圧制御発振器を有するＰＬＬ回路とを備え、
前記第１パルス発生回路は、前記水平同期信号の立下りに対応した第１サンプリングパルスを生成し、
前記第２パルス発生回路は、積分回路を有し、当該積分回路に水平同期信号を通した後、その水平同期信号の立下りに対応した第２サンプリングパルスを生成し、
前記第１サンプルホールド回路は、前記第１サンプリングパルスに基づいて前記台形波発生回路が生成した台形波をサンプリングして第１サンプリングホールド信号を生成し、
前記第２サンプルホールド回路は、前記第１サンプリングホールド信号を、前記第２サンプリングパルスでリサンプリングして第２サンプリングホールド信号を生成し、
前記電圧制御発振器は、前記第２サンプリングホールド信号からクロック信号を生成する水平同期再生装置。

（５）前記リサンプリングは、前記第１サンプリングパルスより所定時間遅延した第２サンプリングパルスにて行なうことを特徴とする上記（４）の水平同期再生装置。

（６）前記第２サンプリングパルスは、前記積分回路でノイズを低減したパルスであることを特徴とする上記（５）の水平同期再生装置。

（７）前記第２サンプリングパルスは、アップダウンカウンタを使用して発生する上記（５）の水平同期再生装置。

（８）アナログ映像入力が入力される同期分離回路と、
該同期分離回路の出力によりそれぞれ第１および第２サンプリングパルスを出力する第１および第２パルス発生回路と、
縦続接続されそれぞれ前記第１および第２サンプリングパルスでサンプリングされる第１および第２サンプルホールド回路と、
該第２サンプルホールド回路の出力および前記第１サンプルホールド回路の入力間に縦続接続されたループフィルタ、電圧制御発振器、同期再生回路および台形波発生回路を含むＰＬＬ回路とを備え、
前記同期分離回路は、前記アナログ映像入力を所定のスライスレベルでスライスして、水平同期信号を分離し、
前記第１パルス発生回路は、前記水平同期信号の立下りに対応した第１サンプリングパルスを生成し、
前記第２パルス発生回路は、積分回路を有し、当該積分回路に前記水平同期信号を通した後、その水平同期信号の立下りに対応した第２サンプリングパルスを生成し、
前記第１サンプルホールド回路は、前記第１サンプリングパルスに基づいて前記台形波発生回路が生成した台形波をサンプリングして第１サンプリングホールド信号を生成し、
前記第２サンプルホールド回路は、前記第１サンプリングホールド信号を、前記第２サンプリングパルスでリサンプリングして第２サンプリングホールド信号を生成し、
前記電圧制御発振器は、前記第２サンプリングホールド信号からクロック信号を生成し、
前記同期再生回路から前記アナログ映像入力の水平同期信号に同期した出力信号を得ることを特徴とする水平同期再生装置。

本発明の水平同期再生方法および装置によると、次の如き実用上の顕著な効果が得られる。即ち、位相比較回路に２個のサンプルホールド回路を設け、一方のサンプルホールド回路の出力を他方のサンプルホールド回路でリサンプリングすると共にサンプリングのタイミングを制御して映像信号中のノイズの影響を避けるので、改良された（即ち、ノイズの影響を大幅に低減した）水平同期再生が可能である。

以下、本発明による水平同期再生方法および装置の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。

先ず、図１は、本発明による水平同期再生装置の好適実施例の構成を示すブロック図である。この水平同期再生装置１０は、同期分離回路１１、第１パルス発生回路１２、第２パルス発生回路１３、台形波発生回路１４、第１サンプルホールド回路１５、第２サンプルホールド回路１６、ループフィルタ１７、ＶＣＯ１８および同期再生回路１９により構成されている。

ここで、同期分離回路１１には、入力端子ＩＮからアナログ映像信号が入力され、その出力は、第１パルス発生器１２および第２パルス発生器１３に入力される。第１パルス発生回路１２および第２パルス発生回路１３の出力は、それぞれ第１サンプルホールド回路１５および第２サンプルホールド回路１６に入力される。第１サンプルホールド回路１５は、台形波発生回路１４の出力が入力され、その出力は第２サンプルホールド回路１６に入力される。そして、第２サンプルホールド回路１６の出力は、ループフィルタ１７を介してＶＣＯ１８に入力される。ＶＣＯ１８の出力は、同期再生回路１９に入力されると共に第１出力端子ＯＵＴ１に接続される。同期再生回路１９の出力は、台形波発生回路１４に入力されると共に第２出力端子ＯＵＴ２に接続されている。

また、第１パルス発生回路１２、第２パルス発生回路１３、台形波発生回路１４、第１サンプルホールド回路１５、第２サンプルホールド回路１６、ループフィルタ１７、ＶＣＯ１８および同期再生回路１９は、１つの位相比較部を構成している。

次に、図１に示す水平同期再生装置１０の全体動作の概要を説明する。入力端子ＩＮに入力されたアナログ映像信号は、同期分離回路１１に送られる。この同期分離回路１１の出力は、第１パルス発生回路１２および第２パルス発生回路１３に送られる。ここで、第１パルス発生回路１２の出力は第１サンプルホールド回路１５に、第２パルス発生回路１３の出力は第２サンプルホールド回路１６に送られる。第２パルス発生回路１３は、映像に発生したノイズを低減するための積分回路とパルス発生回路を有する。

第１パルス発生回路１２、第２パルス発生回路１３、台形波発生回路１４、第１サンプルホールド回路１５、第２サンプルホールド回路１６、ループフィルタ１７、ＶＣＯ１８および同期再生回路１９は閉ループを形成している。同期再生回路１９から第１出力端子ＯＵＴ１にはクロック、第２出力端子ＯＵＴ２には水平同期パルスが出力される。ここで、台形波発生回路１４は、Ｄ／Ａコンバータを使用して台形波を生成しても良い。

次に、図２の動作波形図を参照して、図１に示す水平同期再生装置１０の動作を詳細に説明する。図２において、（ａ）は、入力端子ＩＮから入力されるアナログ映像信号である。（ｂ）は、同期分離回路１１からの出力信号である。（ｃ）は、第２パルス発生回路１３の内部で発生する信号である。（ｄ）は、第１パルス発生回路１２から発生される第１サンプリングパルスである。（ｅ）は、第２パルス発生回路１３から出力される第２サンプリングパルスである。（ｆ）は、台形波発生回路１４から出力される台形信号である。（ｇ）は、第１サンプルホールド回路１５からの出力信号である。（ｈ）は、第２サンプルホールド回路１６からの出力信号である。（ｉ）および（ｊ）は、第１出力端子ＯＵＴ１から出力されるクロックであり、前者は従来の水平同期再生回路３０から出力されるクロック、後者は本発明の水平同期再生装置１０から出力されるクロックである。

先ず、入力端子ＩＮに入力されるアナログ映像入力（図２（ａ）参照）の同期信号部分を、図示する如き所定のスライスレベルでスライスして同期分離出力（図２（ｂ）参照）を得る。ここで、図２（ａ）に示す如くアナログ映像入力に大きなノイズＮが含まれる場合には、このノイズＮもスライスされ同期分離出力（ｂ）に水平同期信号以外のパルスを発生することとなる。

ここで、第１サンプリングパルス（ｄ）は、第１パルス発生回路１２の出力信号であり、第２サンプリングパルス（ｅ）は第２パルス発生回路１３の出力信号である。第２パルス発生回路１３は、映像入力信号に発生したノイズを低減するための積分回路を有しているので、図２（ｃ）に示す如き信号を発生する。次に、同期分離出力（ｂ）の立ち下がりに対応する第１サンプリングパルス（ｄ）で台形波（ｆ）をサンプリングし、第１サンプルホールド回路１５の出力、即ち第１サンプリングホールド出力（ｇ）が得られる。また、第２サンプリングパルス（ｅ）で第１サンプリングホールド出力（ｇ）をリサンプリングすることにより、第２サンプリングホールド回路１６の出力には第２サンプリングホールド出力（ｈ）、即ち安定した直流出力信号となり、ＶＣＯ１８から第１出力端子ＯＵＴ１に安定してクロック信号を得ることが可能である。

尚、図１の第１パルス発生回路１２は、例えばワンショットマルチバイブレータ又は微分回路で実現可能である。第２パルス発生回路１３は、積分回路でノイズを低減した第２サンプリングパルス（ｅ）を出力する。第２パルス発生回路１３は、例えばアップダウンカウンタで実現可能である。第２パルス発生回路１３の出力パルス（ｅ）は、ジッタを持ったパルスであるが、第１サンプルホールド出力（ｇ）の安定した箇所をリサンプリングするので、位相を気にする必要がない。ここで、第２パルス発生回路１３と同期再生回路１９は、周知のデジタル回路で構成することが可能である。

上述の如く、第２パルス発生回路１３および第２サンプルホールド回路１６を有することにより、アナログ回路に起因する変動を極力受けないようにし、アナログ映像入力にノイズＮが含まれていても安定なクロックを再生することが可能な水平同期再生方法および装置が実現可能となる。

以上、本発明による水平同期再生方法および装置の好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。例えば、デジタル的な位相比較手段を設けて、位相の引き込み応答を速くすることも可能である。また、ＮＴＳＣ方式に限らずＰＡＬ方式にも適用できる。

本発明による水平同期再生装置の好適実施例の構成を示すブロック図である。図１に示す水平同期再生装置の各部の動作を示す動作波形図の１例である。従来技術による水平同期再生回路のブロック図である。

符号の説明

１０水平同期再生装置
１１同期分離回路
１２第１パルス発生回路
１３第２パルス発生回路
１４台形波発生回路
１５第１サンプルホールド回路
１６第２サンプルホールド回路
１７ループフィルタ
１８ＶＣＯ
１９同期再生回路

Claims

アナログ映像入力から同期分離回路により分離された水平同期信号の複数倍に対応する周波数のクロック信号をＰＬＬ（Phase Locked Loop）回路を使用して発生する水平同期再生方法において、
前記アナログ映像入力を所定のスライスレベルでスライスして、水平同期信号を分離出力し、
前記水平同期信号の立下りに対応する第１サンプリングパルスを生成し、
積分回路に前記水平同期信号を通し、その水平同期信号の立下りに対応する第２サンプリングパルスを生成し、
前記ＰＬＬ回路の台形波を前記第１サンプリングパルスでサンプルホールドし、
該サンプルホールドされた信号を前記第２サンプリングパルスでリサンプリングし、
前記リサンプリングした信号を前記ＰＬＬ回路のループフィルタに入力することを特徴とする水平同期再生方法。
前記第２サンプリングパルスは、前記第１サンプリングパルスに対して所定時間遅延させて、前記サンプルホールドされた信号の安定した箇所をリサンプリングすることを特徴とする請求項１に記載の水平同期再生方法。
前記第１サンプリングパルスは、前記アナログ映像入力を所定のスライスレベルでスライスして得ることを特徴とする請求項１又は２に記載の水平同期再生方法。
アナログ映像入力から分離した水平同期信号の複数倍の周波数のクロック信号を発生する同期再生装置において、
前記アナログ映像入力を所定のスライスレベルでスライスして、水平同期信号を分離する同期分離回路と、
第１パルス発生回路及び第２パルス発生回路を有するサンプリング回路と、
台形波発生回路、第１及び第２サンプルホールド回路、及び電圧制御発振器を有するＰＬＬ回路とを備え、
前記第１パルス発生回路は、前記水平同期信号の立下りに対応した第１サンプリングパルスを生成し、
前記第２パルス発生回路は、積分回路を有し、当該積分回路に水平同期信号を通した後、その水平同期信号の立下りに対応した第２サンプリングパルスを生成し、
前記第１サンプルホールド回路は、前記第１サンプリングパルスに基づいて前記台形波発生回路が生成した台形波をサンプリングして第１サンプリングホールド信号を生成し、
前記第２サンプルホールド回路は、前記第１サンプリングホールド信号を、前記第２サンプリングパルスでリサンプリングして第２サンプリングホールド信号を生成し、
前記電圧制御発振器は、前記第２サンプリングホールド信号からクロック信号を生成する水平同期再生装置。
前記リサンプリングは、前記第１サンプリングパルスより所定時間遅延した前記第２サンプリングパルスにて行なうことを特徴とする請求項４に記載の水平同期再生装置。
前記第２サンプリングパルスは、前記積分回路でノイズを低減したパルスであることを特徴とする請求項５に記載の水平同期再生装置。
前記第２サンプリングパルスは、アップダウンカウンタを使用して発生することを特徴とする請求項５に記載の水平同期再生装置。
アナログ映像入力が入力される同期分離回路と、
該同期分離回路の出力によりそれぞれ第１および第２サンプリングパルスを出力する第１および第２パルス発生回路と、
縦続接続されそれぞれ前記第１および第２サンプリングパルスでサンプリングされる第１および第２サンプルホールド回路と、
該第２サンプルホールド回路の出力および前記第１サンプルホールド回路の入力間に縦続接続されたループフィルタ、電圧制御発振器、同期再生回路および台形波発生回路を含むＰＬＬ回路とを備え、
前記第１パルス発生回路は、前記水平同期信号の立下りに対応した第１サンプリングパルスを生成し、
前記第２パルス発生回路は、積分回路を有し、当該積分回路に水平同期信号を通した後、その水平同期信号の立下りに対応した第２サンプリングパルスを生成し、
前記第１サンプルホールド回路は、前記第１サンプリングパルスに基づいて前記台形波発生回路が生成した台形波をサンプリングして第１サンプリングホールド信号を生成し、
前記第２サンプルホールド回路は、前記第１サンプリングホールド信号を、前記第２サンプリングパルスでリサンプリングして第２サンプリングホールド信号を生成し、
前記電圧制御発振器は、前記第２サンプリングホールド信号からクロック信号を生成し、
前記同期再生回路から前記アナログ映像入力の水平同期信号に同期した出力信号を得ることを特徴とする水平同期再生装置。