JP2006211013A - 同期分離装置 - Google Patents

同期分離装置 Download PDF

Info

Publication number
JP2006211013A
JP2006211013A JP2005016828A JP2005016828A JP2006211013A JP 2006211013 A JP2006211013 A JP 2006211013A JP 2005016828 A JP2005016828 A JP 2005016828A JP 2005016828 A JP2005016828 A JP 2005016828A JP 2006211013 A JP2006211013 A JP 2006211013A
Authority
JP
Japan
Prior art keywords
circuit
clamp
synchronization
timing
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005016828A
Other languages
English (en)
Other versions
JP4758107B2 (ja
Inventor
Yasuhiro Uno
矢壽弘 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005016828A priority Critical patent/JP4758107B2/ja
Priority to US11/336,783 priority patent/US7580078B2/en
Publication of JP2006211013A publication Critical patent/JP2006211013A/ja
Application granted granted Critical
Publication of JP4758107B2 publication Critical patent/JP4758107B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

【課題】複数フォーマットの映像信号から同期信号の同期分離を安定的に行う。
【解決手段】入力映像信号101は第1のクランプ回路102に入力されて、クランプをかけた映像信号103として第2のクランプ回路104、スイッチ回路106に入力される。第2のクランプ回路104は、後段のクランプタイミング発生器112で作られた同期信号期間の内側にてクランプをかけるためのクランプパルス113を用いて、映像信号103にクランプをかけた映像信号105を出力する。映像信号105は一定のDC電圧に引き込むようにクランプされて映像信号103に重畳するサグのうねりを吸収している。この映像信号105により同期分離回路107から同期分離した出力のジッターのない同期出力信号を得る。
【選択図】図1

Description

本発明は、テレビ等の映像信号の受信機能を有する表示装置において、表示装置に映像を映すために必要な同期信号を、映像信号から安定的に分離する同期分離装置に関するものである。
従来の映像信号から同期信号を分離する方法としては、特許文献1に示されているような同期分離回路が提案されている。以下、図8を参照しながら、特許文献1に開示されている同期分離回路について説明する。
図8に示すように、複合映像信号1は第1クランプ回路2と追設された第2クランプ回路3に入力された同期分離回路を構成する。第1クランプ回路2の時定数CRは比較的大きく、映像レベルの高低による同期前縁のジッターは少ない。したがって、この信号からコンパレータ4で分離された同期信号5における前縁のジッターも少ない。一方、第2クランプ回路3の時定数は比較的小さく、スライス回路6には短い時間でクランプパルス7が発生して、平均映像レベルの異なる信号に切替えた場合にも、第1,第2クランプ回路2,3は短時間で切替え後の信号をクランプする。このようにして、映像レベルによる前縁の変化が少なく、応答の速い同期分離回路を実用化することができる。
特開昭57−124971号公報
このような構成の同期分離回路では、時定数の大きなクランプ回路と時定数の小さなクランプ回路を複合した構成を用いることにより、入力される映像信号の平均DC電圧が急変しても比較的に同期分離の応答を速くすることができる。しかしながら、次に示すような使用状況では、前述の同期分離回路を用いて同期分離を行うには不安定な要素が多くなる。
従来の信号源としてアナログ地上波放送のみのときは、NTSC系では480i(走査線数480本のインタレース信号)、PAL系では576i(走査線数576本のインタレース信号)の信号のみであった。しかし、近年ディジタルテレビの普及により、前記以外にも1080iが使用されており、カメラの記録メディアでは720p(走査線数720本のプログレッシブ信号)が登場している。また、DVDプレーヤの普及により、480i,576iの倍となる密度の480p,576pも映像信号として使用されるようになっている。
よって、近年のテレビセットにおいては、同期分離回路に入力される信号が単一ではなくなり、同期分離装置としては各種の映像フォーマット信号に対応する必要がある。
しかしながら、前述した図8の構成においては、同期信号の幅,水平周波数レート,走査線数のそれぞれ違った映像フォーマットを同期分離する構成にはなっていない。さらに、High Definision(以下、HDという)系、Standard Definision(以下、SDという)系の信号では同期信号の幅の種類が多く、720pのフォーマットにいたっては同期信号の幅は540nsecと細くなっている。
そこで、前記の720pのような映像信号が入力された場合は、クランプパルスが従来のクランプ期間から広がり、同期信号期間と映像信号期間に重なる不具合や、逆に同期信号の幅に対して細いクランプ期間になる不具合が発生することが考えられる。
また、図8に示される第1クランプ回路2,第2クランプ回路3は、クランプパルスがない状態でも信号受信ができるようするため、クランプ回路にSync Tip Clamp回路が内蔵されているはずであり、かつクランプパルスによってもクランプ動作が行えるように示されているため、クランプパルスを用いるSync Gate Clamp回路も内蔵されているはずである。よって、第1,第2クランプ回路2,3がそれぞれ前記2種類のクランプ回路を内蔵しているため特許文献1で示されている同期分離回路は、合計で4つのクランプ回路を用いた構成になっている。
さらには、図8に示す構成ではクランプパルスを使ってクランプを行う期間が不明なため、Sync Gate Clamp回路によって発生するクランプに伴うキズが画面にノイズとして現れる可能性も考えられる。
本発明は、前記従来技術の問題を解決することに指向するものであり、同期信号タイミングでクランプをかける機能、フォーマット検出回路の判定結果、AFC(Automatic Frequency Control)回路のロック情報等からシステム的に映像信号から同期信号の同期分離を安定的に行う同期分離装置を提供することを目的とする。
前記の目的を達成するために、本発明に係る同期分離装置は、入力の映像信号にクランプをかける第1のクランプ回路と、第1のクランプ回路の出力を入力とする第2のクランプ回路と、第1のクランプ回路の出力と第2のクランプ回路の出力をそれぞれ入力とするスイッチ回路と、スイッチ回路により選択された出力を入力として映像信号から同期信号のタイミングを分離する同期分離回路と、同期分離回路により抽出された同期タイミングを入力として映像信号のフォーマット判定を行うフォーマット検出回路と、同期分離回路により抽出された同期タイミングから第2のクランプ回路でクランプをかける期間を生成するクランプタイミング発生器と、同期分離回路により抽出された同期タイミングを基準入力信号として位相同期ループをかけるAFC(Automatic Frequency Control)回路とを備えたことを特徴とする。
また、第2のクランプ回路は、同期信号期間の内側において動作して、かつ先端部分を一定のDC電圧に引き込むクランプ動作を行うにより、入力の映像信号に重畳される垂直レートのサグの吸収、及び映像信号の平均DC電圧が急変した場合の電圧変動を吸収して、同期分離回路において同期信号をスライスするための位置を一定レベルとして同期分離をすること、または、同期分離回路により抽出した同期タイミングのエッジから遅延を持たせたタイミングパルスにより動作して、同期分離回路において同期タイミングが抽出できない場合は第2のクランプ回路は動作せずに以前の出力DCレベルを保持すること、または、クランプタイミング発生器の作成するタイミングパルスにより動作して、タイミングパルスの期間をフォーマット検出回路において検出した映像信号の各フォーマットによって異なる同期信号の幅に応じたフォーマット情報に基づき可変すること、または、フォーマット検出回路が検出するフォーマット情報を用いてクランプのゲインを可変して、映像信号の各フォーマットによって異なる同期信号の周期特性に応じて、映像信号をクランプ電圧に引き込むこと、または、垂直同期信号期間ではクランプのゲインを上げ、有効画面の水平同期信号期間ではクランプのゲインを下げるクランプ動作を行うことを特徴とする。
また、スイッチ回路は、フォーマット検出回路が検出するフォーマット情報を確定できない場合は第1のクランプ回路の出力を選択して、フォーマット情報を確定した場合は第2のクランプ回路の出力を選択して出力すること、または、第1のクランプ回路の出力から第2のクランプ回路の出力に切替えるタイミングとして、フォーマット検出回路が検出した映像信号のフィールドタイミングまたはフレームタイミングの垂直同期タイミングを用いることにより、切替えるタイミングのノイズが画面に現れることを防止すること、または、第2のクランプ回路の出力から第1のクランプ回路の出力に切替えるタイミングとして、AFC回路における位相同期ループがロックからアンロックとなるタイミングを用いることにより、入力の映像信号が変化した場合に以前のフォーマット情報によって設定したタイミングパルスによる第2のクランプ回路の動作を防止することを特徴とする。
前記構成によれば、映像信号から同期信号を安定的に分離することができる。
本発明によれば、フォーマットの異なる映像信号が入力されても第2のクランプ回路によって、毎水平期間(H)ごとに繰り返される同期信号の同期タイミングのボトムを一定のDC電圧に保ち、同期分離回路で同期分離されるエッジのタイミングも一定に保持されて、分離した同期出力信号のジッターを減少することができ、また、フォーマット検出回路のフォーマット情報に基づいてクランプパルスの幅を制御して効率的なクランプ動作ができるとともに、スイッチ回路における第1のクランプ回路から第2のクランプ回路に出力を切替えるタイミングを、垂直同期タイミングにより行うことで切替え時のノイズがテレビ画面に現れることを防止して、従来はクランプ回路を4つ用いていた構成を2つで実現することができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施の形態における同期分離装置の概略構成を示す図である。図1に示すように、入力映像信号101は第1のクランプ回路102に入力される。第1のクランプ回路102でクランプされるレベルは、入力される信号のフォーマットによって違いはあるがクランプ電圧にある程度近づくソフトクランプである。具体的には、入力信号ピンに直列に接続されたコンデンサに対して、同期信号期間では充電を、また映像信号期間では放電をそれぞれ行うことにより映像信号を一定電圧にクランプする。
第1のクランプ回路102によりクランプをかけられた映像信号103は2つの経路に分けて出力される。一方は第2のクランプ回路104に入力されて、他方はスイッチ回路106に入力される。第2のクランプ回路104においては、後段のクランプタイミング発生器112により作られた同期信号期間の内側においてクランプをかけるためのタイミングパルスであるクランプパルス113を用いて、映像信号103内の同期信号期間の内側でクランプをかける。
なお、第2のクランプ回路104から出力される映像信号105は、同期信号の先端部分を一定のDC電圧に引き込むようにクランプされるため、映像信号103に重畳されている垂直レートでのサグのうねりを吸収することができる。
スイッチ回路106においては、第1のクランプ回路102の出力する映像信号103と第2のクランプ回路104の出力する映像信号105がそれぞれ入力されて、一方を選択した後に後段の同期分離回路107へ入力する。
同期分離回路107においては、入力される映像信号からコンパレータ等を用いて同期タイミング108を取り出して出力する。この同期タイミング108はフォーマット検出回路109に入力されて、垂直タイミング情報110と入力映像信号のフォーマット情報111を検出する。また、同期タイミング108はクランプタイミング発生器112にも入力される。クランプタイミング発生器112においては、同期タイミング108のエッジを用いてクランプパルス113を生成する。
クランプパルス113のパルス期間は、フォーマット情報111を用いて可変する。また、同期タイミング108はAFC回路114の入力基準信号として用いて、内部の発振器の分周信号と位相を比較する。AFC回路114は再生同期信号115とロック情報116を出力する。
図1に示す同期分離装置について以下に詳しく説明する。図1に示した第1のクランプ回路102の出力波形を図2(a),(b)に示す。図2(a)には、第1のクランプ回路102から出力する同期信号のボトムの軌跡を示している。垂直レートで連続する2つの映像信号を示しており、垂直同期タイミング(1V)部分でDCレベルが上側に盛り上がる。図2(a)に示すA点の同期信号のボトムはDCレベルとして低く、B点の同期信号のボトムはDCレベルとして高くなる。そのため、A点,B点のDCレベルの電圧が異なる同期信号を同期分離回路のコンパレータにより同期分離しようとすると図2(b)に示すように、A点の同期信号に対しては同期信号の上側を、B点の同期信号に対しては同期信号の下側をそれぞれコンパレータのDC電圧によりスライスすることになる。
スライスして出力した同期出力信号としては、入力信号内の同期信号において立下り開始点からの時間がそれぞれ、X1時間とY1時間というように大きなバラツキ幅を持つ。これはすなわちジッターであり、テレビ画面において再生する映像のジッターとなる。
そこで、第2のクランプ回路104を使って、同期出力信号のジッターが少なくなる方法を用いる。第2のクランプ回路104では、映像信号内の同期信号のボトムを一定電圧に引き込むクランプをかける。第2のクランプ回路104の出力波形を図3(a),(b)に示す。図3(a)に垂直レートで連続する2つの映像信号を示しているが、同期信号のボトムが一定電圧に引き込まれているため、垂直レートでのサグのうねりがほとんど吸収されている。そのため、図3(b)に示すように第2のクランプ回路104の出力を同期分離することによるA点とB点にて同期出力信号のX2時間とY2時間は、入力信号内の同期信号の立下り開始点からほぼ同じ時間となり、小さなバラツキ幅となる。このような同期信号を用いて映像を映せば、テレビ画面において再生する映像のジッターは小さくなる。
次に、第2のクランプ回路104を動作させるクランプパルス113を、同期分離回路107により抽出した同期タイミング108のエッジから作ることについて、図4を用いて説明する。図4に示すように、同期分離回路107のコンパレータにおいて、映像信号内の同期信号に対して同期分離のスライスDC電圧によって同期タイミング108を抽出する。そこで、クランプタイミング発生器112においては、同期タイミング108の前側エッジを用いて、クランプパルス113を作る。
具体的には、同期タイミング108の前側エッジをトリガタイミングとして、外部クロック等を用いてカウントアップしてクランプパルス113の立ち上がりエッジのタイミングを作る。そしてさらにカウントアップして、クランプパルス113の立下りエッジのタイミングを作る。クランプパルス113の幅は、フォーマット検出回路109より得たフォーマット情報111を用いて適切な幅に調節する。このようにして、クランプパルス113を作るため、クランプパルス113が同期信号の外側にずれ込み、映像信号期間のペデスタルパルスをクランプ電圧に引き込むことを防止できる。
次に、クランプパルス113の幅決定にフォーマット情報111を用いる理由を説明する。例えば480iの映像信号であれば、同期信号期間は4.7μsecあるのに対して、720p/60(NTSC系、走査線数720本のプログレッシブ信号)では、同期信号期間が540nsecと狭くなる。そのため、クランプパルス113の幅は最初から固定の値にするよりも、フォーマット情報111を用いて効率よく可変する方が、クランプの引込みも安定的に行え時間も早くすることができる。
また、クランプパルス113は同期タイミング108から作るため、入力映像信号内に同期信号がないタイミングでは、クランプパルス113が発生しないため、第2のクランプ回路104が、同期信号のない期間で動作することを防止できる。
さらに、第2のクランプ回路104が動作するクランプパルス113の期間において、フォーマット情報111を用いてクランプの動作ゲインをコントロールすれば、フォーマットごとに異なる水平同期の周期を考慮したクランプをかけることができる。例えば、(表1)に480pと1080i/60の水平周波数、1水平期間の長さ、同期信号の長さを示す。(表1)によると、480pが1水平期間(H)における同期信号期間の割合が、7.3%なのに対して、1080i/60では、同割合が2.0%となる。つまり、第2のクランプ回路104の動作期間中は1080i/60の信号入力時は、480pの信号入力時に比べて約3.6倍のクランプゲインにすると同様のクランプ特性を実現することができる。
Figure 2006211013
また、第2のクランプ回路104を動作させるクランプゲインの切替えについては入力信号が切り替わらずに一定の場合には1垂直帰線期間内においても行う。入力映像信号101は、同期信号波形の形式の違により、垂直同期信号期間では、サグが大きくなる傾向にある。図5に代表的な480i信号の垂直同期期間を示す。垂直同期信号内の切り込みパルスの部分は、受信機において垂直同期タイミングの検出が積分回路を使って容易に行えるようにするために「ロー」の期間が長く設定されている。
このため、垂直同期期間では、他の水平同期期間に比べて信号の平均DC電圧がずれやすい。このような信号特性から垂直レートでサグによるうねりを持った信号が第1のクランプ回路102に入力されてもサグを抑制することができない。そこで、第2のクランプ回路104を用いて、後段のフォーマット検出回路109で検出される垂直タイミング情報110を用いて、垂直タイミング期間では第2のクランプ回路104によりゲインを上げることによって、他の水平同期期間の同期信号より大きくDC電圧がずれている垂直同期期間においても、同期信号のボトムをクランプ電圧に引き込むことができる。
また、同期分離装置におけるスイッチ回路106の出力選択に当たっては、フォーマット検出回路109の垂直タイミング情報110を用いる。垂直タイミング情報110が確定していないときは、第1のクランプ回路102から出力の映像信号103をスイッチ回路106で選択して出力して、垂直タイミング情報110が確定した後に、十分に第2のクランプ回路104によりクランプ電圧に引き込まれた出力の映像信号105に切り替えることにより、クランプパルス113が不安定な段階で第2のクランプ回路104の出力が同期分離回路107に入力されることを防止する。
ここで、図6を用いて同期分離装置への信号入力がない無入力時から信号入力が開始されてクランプが切り替わる様子を説明する。図6において、無入力時の第1V目は第1のクランプ回路102の出力が同期分離回路107に入力されて、第2V目において1V期間にわたって確認したフォーマットが第3V目の頭で確定すると第2のクランプ回路104も動作する。しかし、第3V目はフォーマットが確定した初期段階であり、クランプ電圧に映像信号105が十分に引き込まれていない可能性があるので、スイッチ回路106は、第1のクランプ回路102の出力を選択する。そして、第2のクランプ回路104の出力が十分にクランプ電圧に引き込まれた第4V目の頭からスイッチ回路106の出力は、第2のクランプ回路104の出力を選択する。
このように入力映像信号101のフォーマットが確定してからスイッチ回路106の出力を、第1のクランプ回路102の出力から第2のクランプ回路104の出力に切替えることにより、安定したスイッチ切替えが実現できる。また、図6にも示しているが、切替えタイミングをフィールドタイミングもしくはフレームタイミングの垂直同期タイミングで行うことにより、スイッチ切替え時のノイズが最終出力のテレビ画面上に現れることを防止できる。
また、フォーマット検出回路109は、1垂直帰線期間内に水平同期タイミングがいくつあるかをカウントすることにより構成することができる。また、NTSC系のHD系信号の1080i/60とPAL系のHD系信号の1080i/50は、1垂直帰線期間内の水平同期タイミングの数が同じであるため、水平同期タイミングの周期をクロック等でカウントすることによりPAL系とNTSC系の違を確認し、前述した1垂直帰線期間内の水平同期タイミングの数の情報と合わせて判断することによりフォーマットが確定できる。
同期分離回路107においては、入力信号として垂直レートでサグのある第1のクランプ回路102の出力を用いるか、もしくは第2のクランプ回路104の出力を用いるかによって、出力される同期タイミング108の数を1垂直帰線期間で見た場合に、若干第1のクランプ回路102の出力を同期分離した方がサグの影響を受けて少なくなる可能性がある。
しかし、各信号のフォーマット間では1垂直帰線期間を構成するトータルの水平同期信号の数には、数十水平期間(H)程度の数の開きがあるため、その数の誤差はフォーマット判定を行うに当たっては問題にならない。よって、第1のクランプ回路102の出力だけでもフォーマット検出を行うに当たっては問題なく、第1のクランプ回路102の出力を同期分離してカウントしたフォーマット情報111を用いてスイッチ回路106の切替えタイミングとしても問題にはならない。
また、スイッチ回路106の出力を第2のクランプ回路104の出力から第1のクランプ回路102の出力に切替えるタイミングとしては、後段のAFC回路114のロック情報116として、AFC回路114の周波がロックからアンロックに変化したタイミングを用いる。図7に信号入力時から無入力の状態に切り替わった場合の同期分離回路107に入力される信号を示す。図7において、AFC回路114がロックしている第1V目では、第2のクランプ回路104の出力をスイッチ回路106で選択し同期分離を行う。しかし、AFC回路114のロック情報116がロックからアンロックに変わったタイミングでスイッチ回路106の出力を第2のクランプ回路104の出力から第1のクランプ回路102の出力に切替える。
これにより、もし入力信号のフォーマットがどこかのタイミングで変化したときは、即座に第2のクランプ回路104の出力から第1のクランプ回路102の出力に切替えることにより、フォーマット情報111によって制御されるクランプパルス113の動作期間が、同期信号期間から映像信号期間に割り込みペデスタルパルスをクランプ電圧に引き込む誤動作が発生することを防止できる。
なお、本実施の形態の説明において用いた映像信号は、同期信号タイミングを含む信号であり、例えばコンポジットビデオ信号、コンポーネント信号である輝度信号(SY)、同期信号が重畳されたgreen(G)信号を意味する。
本発明に係る同期分離装置は、フォーマットの異なる映像信号が入力されても映像信号から同期分離される同期出力信号のジッターを減少して、またフォーマット情報に基づいたクランプパルスの幅を制御した効率的なクランプ動作ができ、テレビ等の映像信号の受信機能を有する表示装置において、映像を映すために必要な同期信号を映像信号からの分離に有用である。
本発明の実施の形態における同期分離装置の概略構成を示す図 本実施の形態における(a)は第1のクランプ回路出力の同期信号のボトムの軌跡、(b)は同期出力信号を示す図 本実施の形態における(a)は第2のクランプ回路出力の同期信号のボトムの軌跡、(b)は同期出力信号を示す図 本実施の形態における映像信号,同期タイミング,クランプパルスの関係を示す図 代表的な480i信号の垂直同期期間を示す図 本実施の形態における同期分離装置の無入力時から信号入力開始状態のクランプ切り替わり示す図 本実施の形態における同期分離装置の信号入力時から無入力状態のクランプ切り替わりを示す図 従来の同期分離装置の概略構成を示す図
符号の説明
1 複合映像信号
2 第1クランプ回路
3 第2クランプ回路
4 コンパレータ
5 同期信号
6 スライス回路
7,113 クランプパルス
101 入力映像信号
102 第1のクランプ回路
103,105 映像信号
104 第2のクランプ回路
106 スイッチ回路
107 同期分離回路
108 同期タイミング
109 フォーマット検出回路
110 垂直タイミング情報
111 フォーマット情報
112 クランプタイミング発生器
114 AFC回路
115 再生同期信号
116 ロック情報

Claims (9)

  1. 入力の映像信号にクランプをかける第1のクランプ回路と、前記第1のクランプ回路の出力を入力とする第2のクランプ回路と、前記第1のクランプ回路の出力と前記第2のクランプ回路の出力をそれぞれ入力とするスイッチ回路と、前記スイッチ回路により選択された出力を入力として前記映像信号から同期信号のタイミングを分離する同期分離回路と、前記同期分離回路により抽出された同期タイミングを入力として前記映像信号のフォーマット判定を行うフォーマット検出回路と、前記同期分離回路により抽出された同期タイミングから前記第2のクランプ回路でクランプをかける期間を生成するクランプタイミング発生器と、前記同期分離回路により抽出された同期タイミングを基準入力信号として位相同期ループをかけるAFC(Automatic Frequency Control)回路とを備えたことを特徴とする同期分離装置。
  2. 前記第2のクランプ回路は、同期信号期間の内側において動作して、かつ先端部分を一定のDC電圧に引き込むクランプ動作を行うことにより、入力の映像信号に重畳される垂直レートのサグの吸収、及び前記映像信号の平均DC電圧が急変した場合の電圧変動を吸収して、同期分離回路において前記同期信号をスライスするための位置を一定レベルとして同期分離をすることを特徴とする請求項1記載の同期分離装置。
  3. 前記第2のクランプ回路は、同期分離回路により抽出した同期タイミングのエッジから遅延を持たせたタイミングパルスにより動作して、前記同期分離回路において同期タイミングが抽出できない場合は前記第2のクランプ回路は動作せずに以前の出力DCレベルを保持することを特徴とする請求項1記載の同期分離装置。
  4. 前記第2のクランプ回路は、クランプタイミング発生器の作成するタイミングパルスにより動作して、前記タイミングパルスの期間をフォーマット検出回路において検出した映像信号の各フォーマットによって異なる同期信号の幅に応じたフォーマット情報に基づき可変することを特徴とする請求項1記載の同期分離装置。
  5. 前記第2のクランプ回路は、フォーマット検出回路が検出するフォーマット情報を用いてクランプのゲインを可変して、映像信号の各フォーマットによって異なる同期信号の周期特性に応じて、前記映像信号をクランプ電圧に引き込むことを特徴とする請求項1記載の同期分離装置。
  6. 前記第2のクランプ回路は、垂直同期信号期間ではクランプのゲインを上げ、有効画面の水平同期信号期間ではクランプのゲインを下げるクランプ動作を行うことを特徴とする請求項1記載の同期分離装置。
  7. 前記スイッチ回路は、フォーマット検出回路が検出するフォーマット情報を確定できない場合は第1のクランプ回路の出力を選択して、前記フォーマット情報を確定した場合は第2のクランプ回路の出力を選択して出力することを特徴とする請求項1記載の同期分離装置。
  8. 前記スイッチ回路は、第1のクランプ回路の出力から第2のクランプ回路の出力に切替えるタイミングとして、フォーマット検出回路が検出した映像信号のフィールドタイミングまたはフレームタイミングの垂直同期タイミングを用いることにより、前記切替えるタイミングのノイズが画面に現れることを防止することを特徴とする請求項1記載の同期分離装置。
  9. 前記スイッチ回路は、第2のクランプ回路の出力から第1のクランプ回路の出力に切替えるタイミングとして、AFC回路における位相同期ループがロックからアンロックとなるタイミングを用いることにより、入力の映像信号が変化した場合に以前のフォーマット情報によって設定したタイミングパルスによる前記第2のクランプ回路の動作を防止することを特徴とする請求項1記載の同期分離装置。
JP2005016828A 2005-01-25 2005-01-25 同期分離装置 Expired - Fee Related JP4758107B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005016828A JP4758107B2 (ja) 2005-01-25 2005-01-25 同期分離装置
US11/336,783 US7580078B2 (en) 2005-01-25 2006-01-23 Sync separator apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005016828A JP4758107B2 (ja) 2005-01-25 2005-01-25 同期分離装置

Publications (2)

Publication Number Publication Date
JP2006211013A true JP2006211013A (ja) 2006-08-10
JP4758107B2 JP4758107B2 (ja) 2011-08-24

Family

ID=36696364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005016828A Expired - Fee Related JP4758107B2 (ja) 2005-01-25 2005-01-25 同期分離装置

Country Status (2)

Country Link
US (1) US7580078B2 (ja)
JP (1) JP4758107B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169542B2 (en) * 2006-10-27 2012-05-01 Broadcom Corporation Automatic format identification of analog video input signals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229972A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 同期クランプ回路
JPH0369275A (ja) * 1989-08-08 1991-03-25 Nec Corp 映像信号クランプ回路
JPH04107072A (ja) * 1990-08-27 1992-04-08 Canon Inc 同期信号分離装置
JPH0568185A (ja) * 1991-09-06 1993-03-19 Sony Corp デイスパーサル信号除去装置
JPH05145789A (ja) * 1991-11-21 1993-06-11 Matsushita Electric Ind Co Ltd デイスパーサル除去装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124971A (en) 1981-01-26 1982-08-04 Nec Corp Synchronizing separation circuit
JP3568434B2 (ja) * 1999-11-11 2004-09-22 三洋電機株式会社 同期信号の周期測定装置
JP2005151777A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd チャージポンプ回路およびアンプ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229972A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 同期クランプ回路
JPH0369275A (ja) * 1989-08-08 1991-03-25 Nec Corp 映像信号クランプ回路
JPH04107072A (ja) * 1990-08-27 1992-04-08 Canon Inc 同期信号分離装置
JPH0568185A (ja) * 1991-09-06 1993-03-19 Sony Corp デイスパーサル信号除去装置
JPH05145789A (ja) * 1991-11-21 1993-06-11 Matsushita Electric Ind Co Ltd デイスパーサル除去装置

Also Published As

Publication number Publication date
US7580078B2 (en) 2009-08-25
US20060164548A1 (en) 2006-07-27
JP4758107B2 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
US8233092B2 (en) Video signal processing device
JP2000197016A (ja) データ抽出回路
KR100376631B1 (ko) 동기화장치및동기화방법
JP4758107B2 (ja) 同期分離装置
JP2579998B2 (ja) 同期信号再生回路
JPH0795444A (ja) 垂直同期回路
US20110298977A1 (en) Video processing device
US7274406B2 (en) Equilibrium based vertical sync phase lock loop for video decoder
US5258841A (en) Horizontal synchronizing signal separation circuit
US6597404B1 (en) Phase controller of horizontal drive pulse and method of the same
JP4720155B2 (ja) 水平同期再生方法および装置
CA2352546C (en) Horizontal automatic frequency control (afc) circuit
JP4663134B2 (ja) アナログ・ビデオ信号のa/d変換装置および方法
JPH0628382B2 (ja) 垂直同期信号作成回路
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
JP2002218278A (ja) 同期分離回路および方法、表示装置および方法、ならびに、信号処理装置および方法
US7362380B2 (en) Equilibrium based vertical sync phase lock loop for video decoder
JP2005080026A (ja) サンプリングクロック生成回路
JP3475773B2 (ja) 映像信号処理装置及び液晶表示装置
JP2006013658A (ja) 同期信号再生回路
JPH0523018Y2 (ja)
JPH08251445A (ja) 弱電界検出回路
JPH0856368A (ja) ディジタルテレビジョン信号処理装置
JPH11112833A (ja) 水平同期分離回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100913

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees