JPH08223602A - 倍速デジタルテレビジョン映像信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＶＴＲ等の時間軸変動する映像信号の変動を
吸収し、Ｙ／Ｃ分離から倍速信号出力までを全てデジタ
ル処理で行い、高品質な映像信号を得る。 【構成】 時間軸で変動するＮＴＳＣ信号ａ1を、その
ＮＴＳＣ信号のバースト信号にロックしたバーストロッ
ククロックａ19でＹ／Ｃ分離部２においてＹ／Ｃ分離を
行い、輝度信号ａ3，色差信号ａ7をメモリ10に書き込
む。書き込み基準は、同期分離部６の水平パルスａ20の
出力で行う。メモリ10の読み出しは、前記水平パルスａ
20からＰＬＬ回路７を一段通った後の水平パルスａ29を
基準とし、同パルスにロックしたラインロッククロック
ａ23で読み出すことで、信号の時間軸変動を吸収する。
そして、メモリ10の出力信号である輝度信号ａ8，色差
信号ａ9は、同期分離部６で検出されたスキュー信号ａ2
7により特性を変化させる補間フィルタ11を通った後に
倍速処理部12で倍速処理されてＤ／Ａ変換器14，15，16
にてＤ／Ａ変換出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号処理の時間軸
方向の変動を補正するタイムベースコレクタ(以下、Ｔ
ＢＣという)を用いた倍速デジタルテレビジョン映像信
号処理回路に関する。

【０００２】

【従来の技術】図４は従来の技術として特開平４−2525
91号公報に示された映像信号用ＴＢＣの構成を示すブロ
ック図である。図４において、21はＹ／Ｃ分離部、22は
色信号デコーダ、23，24，25はＡ／Ｄ変換器、26は色差
信号の多重部(ＭＰＸ：マルチプレクサ)、27はＮＴＳＣ
信号の同期分離部、28は書き込みクロック発生部、29は
読み出しクロック発生部、30はメモリ、31はメモリコン
トロールである。

【０００３】次に図４の動作の概要を説明すると、入力
信号(ＮＴＳＣ信号)ｂ1はＶＴＲ出力信号のような時間
軸変動であるジッタを含んだ信号であり、この入力信号
は同期分離部27に入力され、分離された同期信号ｂ10は
書き込みクロック発生部28に入力され、この書き込みク
ロック発生部28ではＰＬＯ(位相オシレータ)等により同
期信号の周波数にロックしたクロックパルスＹCLK，ＣC
LK(ｂ11)が発生する。

【０００４】入力信号(ＮＴＳＣ信号)ｂ1はアナログ的
にＹ／Ｃ分離部21で輝度信号ｂ2と色信号ｂ3に分離され
る。色信号ｂ3は、色信号デコーダ22により色差信号ｂ
4，ｂ5に変換され、各信号はそれぞれＡ／Ｄ変換器23，
24，25でデジタルデータに変換される。このデジタルデ
ータに変換された色差信号ｂ7，ｂ8は多重部(ＭＰＸ)26
で時間軸多重された色差信号ｂ9として出力される。ま
た、デジタルデータに変換た輝度信号ｂ6、および多重
部(ＭＰＸ)26で多重化された色差信号ｂ9は、前記クロ
ックｂ11とメモリコントロール31の出力ｂ12により書き
込み制御され、メモリ30に書き込まれる。

【０００５】このメモリ30からの読み出しは基準クロッ
クｂ17に同期した読み出しクロック発生部29からの一定
クロックｂ13でＹ(ｂ14)，Ｒ−Ｙ(ｂ15)，Ｂ−Ｙ(ｂ16)
の各信号が読み出される。読み出し開始は、メモリコン
トロール31からの信号b12に基づいて行う。この処理に
より、ＮＴＳＣ信号の時間軸補正が行われる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記図
４に示す映像信号用ＴＢＣは、標準ＮＴＳＣ信号をメモ
リ30からＹ(ｂ14)，Ｒ−Ｙ(ｂ15)，Ｂ−Ｙ(ｂ16)信号と
して出力するのみであり、これを倍速信号として出力す
るには、さらにＡ／Ｄ変換を行う必要がある。このた
め、ＮＴＳＣ信号のＳ／Ｎ劣化を伴い、高品質の映像信
号を得ることができないという問題点があった。

【０００７】本発明は、このような従来の問題点を解消
し、時間軸変動のある入力信号(ＮＴＳＣ信号)から変動
分を除去し、Ｙ／Ｃ分離から倍速出力まで全てデジタル
処理で行うことにより、高品質の映像信号を得ることを
目的とする。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するため、時間軸で変動するＮＴＳＣ信号を、該ＮＴ
ＳＣ信号のバースト信号で生成したバーストロッククロ
ックによってＹ／Ｃ分離を行い、輝度・色差信号の出力
信号を、同期分離部からの水平パルスに従いメモリに書
き込む手段と、前記水平パルスがＰＬＬ回路を通った後
の水平パルスを基準として、該水平パルスにロックした
ラインロッククロックで、前記ＮＴＳＣ信号の時間軸変
動を吸収して前記メモリから前記輝度・色差信号を読み
出す手段と、前記同期分離部で検出されたスキュー信号
により前記メモリから読み出された輝度・色差信号の水
平位相を合わせる補間フィルタ手段と、前記ラインロッ
ククロックを入力とし、前記補間フィルタ手段からの輝
度・色差信号を倍速に変換処理する手段とを有すること
を特徴とする。

【０００９】

【作用】本発明によれば、時間軸で変動するＮＴＳＣ信
号を、そのＮＴＳＣ信号のバースト(色同期)信号にロッ
クしたバーストロッククロックでデジタルなＹ／Ｃ分離
を行い、輝度・色差信号をメモリに書き込み、その書き
込み基準はデジタル同期分離部の水平パルス出力で行
う。また、メモリからの輝度・色差信号の読み出しは、
前記水平パルスからＰＬＬ回路を一段通った後の水平パ
ルスを基準とし、同パルスにロックしたラインロックク
ロックで読み出すことで、信号の時間軸変動を吸収す
る。そして、メモリからの輝度・色差信号の出力信号
は、同期分離部で検出されたスキュー信号により特性を
変化させる補間フィルタを通った後に倍速処理されてＤ
／Ａ出力される。

【００１０】このように、ＮＴＳＣ信号の時間軸で変動
するところの水平方向の揺れが存在する映像信号に対し
て、揺れを抑えて、かつ倍速信号出力までをデジタル処
理で行うことができ、高品質な映像信号を得ることがで
きる。

【００１１】

【実施例】図１は本発明の一実施例における倍速デジタ
ルテレビジョン映像信号処理回路の構成を示すブロック
図である。図１において、１はＡ／Ｄ変換器、２はＹ／
Ｃ分離部、３は色信号デコーダ、４は色差信号の多重部
(ＭＰＸ)、５は入力信号(ＮＴＳＣ信号)のバースト(色
同期)信号にロックしたバーストロッククロックを発生
するクロック発生部、６は同期分離部、７は水平周波数
にロックした信号を発生するＰＬＬ回路、８は水平周波
数にロックしたラインロッククロックを発生するクロッ
ク発生部、９はメモリコントロール部、10はメモリ、11
は補間フィルタ、12は倍速処理部、13は色差信号の分離
部(ＤＭＰＸ)、14，15，16はＤ／Ａ変換器である。

【００１２】以下に、図１の倍速デジタルテレビジョン
映像信号処理回路の動作を、図２の同期分離部の動作説
明図および図３の補間フィルタの周波数特性図を用いて
説明する。入力信号のＮＴＳＣ信号ａ1は、Ａ／Ｄ変換
器１に入力され、クロック発生部５より出力される４Ｆ
sc(Ｆscはバースト信号の周波数)のバーストロッククロ
ックａ19でサンプリングされ、デジタル映像信号ａ2と
なる。前記クロック発生部５は、デジタル映像信号ａ2
を入力としてバースト信号にロックしたバーストロック
クロックａ19を出力する。さらに、デジタル映像信号ａ
2は同期分離部６に入力され、水平パルスａ20とスキュ
ー信号ａ27を出力する。

【００１３】次に、前記同期分離部の動作を図２を用い
て説明する。

【００１４】図２において、ｙi(ｉ＝1,2,……8)は、デ
ジタル映像信号ａ2の同期部分のサンプル値、Ｖthは水
平基準部を規定するしきい値、ＳＫはスキュー信号ａ27
であり、水平基準位相とバーストロッククロック(サン
プリングクロック)ａ19との位相のずれを表す。スキュ
ー信号(ＳＫ)ａ27は以下の(数１)で表される。

【００１５】

【数１】ＳＫ＝(ｙ3−ｙ4)／(Ｖth−ｙ4) 水平パルスａ20はサンプル位相ｙ4以降に出力される。

【００１６】ＰＬＬ回路７は、バーストロッククロック
ａ19と水平パルスａ20に同期した水平パルスａ29を出力
する。

【００１７】ラインロッククロックａ26を発生するクロ
ック発生部８は、水平パルスａ29を入力として、その水
平周波数fhにロックした周波数1820fhのラインロックク
ロックａ26、周波数910fhのラインロッククロックａ2
3、水平パルスａ25、倍速水平パルスａ24を出力する。

【００１８】デジタル映像信号ａ2は、Ｙ／Ｃ分離部２
に入力され、バーストロッククロックａ19により輝度信
号ａ3と色信号ａ4を出力する。色信号ａ4は色信号デコ
ーダ３に入力され、色差信号ａ5，ａ6となる。この色差
信号ａ5，ａ6は多重部(ＭＰＸ)４に入力され、時間軸多
重された色差信号ａ7として出力される。

【００１９】デジタルな輝度信号ａ3，時間軸多重され
た色差信号ａ7はメモリ10に入力される。このメモリ10
への書き込みはバーストロッククロックａ19で、また書
き込み基準水平パルスａ21は、バーストロッククロック
ａ19と同期分離部６より出力された水平パルスａ20を入
力とするメモリコントロール部９で水平パルスａ20を任
意に遅延した書き込み基準水平パルスａ21である。

【００２０】この任意に遅延した書き込み基準水平パル
スａ21により、入力信号(ＮＴＳＣ信号)の時間軸変動に
合わせてメモリ10に映像信号を書き込むことができる。
メモリ10に書き込まれたデータは、周波数910fhのライ
ンロッククロックａ23と読み出し基準水平パルスａ22に
より出力制御される。この読み出し基準水平パルスａ22
は、ラインロッククロックａ23と、クロック発生部８よ
り出力された水平パルスａ25を入力するメモリコントロ
ール部９で、水平パルスａ25を任意に遅延したものであ
る。

【００２１】そして、メモリ10から読み出された輝度信
号ａ8，色差信号ａ9は、入力時の時間変動が吸収されて
いる。しかし、Ａ／Ｄ変換器１のバーストロッククロッ
ク(サンプリングクロック)ａ19は、バーストロックであ
るために、そのデータは水平方向の位相が一定ではな
く、そのまま倍速に変換すれば映像の縦線がぎざぎざに
なってしまう。そこで、これを解消するために、メモリ
10の出力信号(ａ8，ａ9)の水平方向位相を合わせるため
に補間フィルタ11を用いる。この補間フィルタ11は、輝
度信号ａ8，色差信号ａ9，周波数910fhのラインロック
クロックａ23，スキュー信号ａ27を入力として、水平方
向の位相が合った信号として輝度信号ａ10，色差信号ａ
11を出力する。

【００２２】次に、前記補間フィルタ11の周波数特性図
を図３に示す。この場合、スキュー信号(ＳＫ)ａ27は、
バーストロッククロックａ19の１周期を４分割し正規化
した場合を考える。図３の縦軸は正規化振幅、横軸は周
波数である。すなわち、ＳＫ＝０の場合はフィルター処
理せずにスルーとし、ＳＫ＝１/２の場合に最も帯域を
落とし、ＳＫ＝１/４，３/４の場合はＳＫ＝０とＳＫ＝
１/２の中間帯域を有するフィルターに水平パルス毎で
切り替える処理を行う。

【００２３】倍速処理部12は、輝度信号ａ10，色差信号
ａ11，倍速水平パルスａ24，周波数1820fhのラインロッ
ククロックａ26をそれぞれ入力とし、水平メモリ等によ
り映像信号を倍速に変換し、倍速輝度信号ａ12，倍速色
差信号ａ13として出力される。そして、この倍速色差信
号ａ13は、色差信号の分離部(ＤＭＰＸ)13に入力され、
倍速色差信号Ｒ−Ｙ(ａ14)，Ｂ−Ｙ(ａ15)として出力さ
れる。この倍速輝度信号ａ12、倍速色差信号ａ14，ａ15
は、それぞれＤ／Ａ変換器14，15，16に入力され、アナ
ログ輝度信号ａ16、アナログ色差信号ａ17，ａ18に変
換，出力される。なお、色差信号の分離部(ＤＭＰＸ)1
3、Ｄ／Ａ変換器14，15，16は、前記ラインロッククロ
ックａ26を入力として動作する。

【００２４】

【発明の効果】以上説明したように、本発明の倍速デジ
タルテレビジョン映像信号処理回路は、入力信号(ＮＴ
ＳＣ信号)の時間軸の変動を補正する回路と、補間フィ
ルタ，倍速処理部を用いることにより、ＶＴＲ等の時間
軸変動する映像信号の変動を吸収し、Ｙ／Ｃ分離から倍
速出力までを全てデジタル処理で行うことができ、高品
質な映像信号出力を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例における倍速デジタルテレビ
ジョン映像信号処理回路の構成を示すブロック図であ
る。

【図２】図１の同期分離部の動作を説明する図である。

【図３】図１の補間フィルタの周波数特性図である。

【図４】従来例のタイムベースコレクタの構成を示すブ
ロック図である。

【符号の説明】

１…Ａ／Ｄ変換器、 ２…Ｙ／Ｃ分離部、 ３…色信号
デコーダ、 ４…多重部(ＭＰＸ：マルチプレクサ)、
５…バーストロッククロックのクロック発生部、６…同
期分離部、 ７…ＰＬＬ回路、 ８…ラインロッククロ
ックのクロック発生部、 ９…メモリコントロール部、
10…メモリ、 11…補間フィルタ、12…倍速処理部、
13…色差信号の分離部(ＤＭＰＸ：デマルチプレク
サ)、 14，15，16…Ｄ／Ａ変換器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 時間軸で変動するＮＴＳＣ信号を、該Ｎ
   ＴＳＣ信号のバースト信号で生成したバーストロックク
   ロックによってＹ／Ｃ分離を行い、輝度・色差信号の出
   力信号を、同期分離部からの水平パルスに従いメモリに
   書き込む手段と、前記水平パルスがＰＬＬ回路を通った
   後の水平パルスを基準として、該水平パルスにロックし
   たラインロッククロックで、前記ＮＴＳＣ信号の時間軸
   変動を吸収して前記メモリから前記輝度・色差信号を読
   み出す手段と、前記同期分離部で検出されたスキュー信
   号により前記メモリから読み出された輝度・色差信号の
   水平位相を合わせる補間フィルタ手段と、前記ラインロ
   ッククロックを入力とし、前記補間フィルタ手段からの
   輝度・色差信号を倍速に変換処理する手段とを有するこ
   とを特徴とする倍速デジタルテレビジョン映像信号処理
   回路。