JPS633577A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号をアナログ／デジタル変換器によりデ
ジタル映像信号に変換した後、画像メモリーを用いてデ
ジタル信号処理を行う映像信号処理装置に関するもので
ある。

従来の技術 近年、半導体技術の急速な発展により、大規模デジタル
回路のＬＳＩ化や、ビデオレートで動作可能な高速アナ
ログ／デジタル変換器（以下、Ａ／Ｄ変換器と略す）、
デジタル／アナログ変換器（以下、Ｄ／Ａ変換器と略す
）が実現可能となり、民生用映像機器へのデジタル信号
処理が現実のものとなってきている。

民生用映像機器であるテレビ受像器やビデオテープレコ
ーダのデジタル化により基本性能の向上、ニューメディ
ア機器との効率的な結合、品質の安定均一性、部品点数
の削減、サービスの効率化等が図られるとともに、近年
では大容量化、低価格の著しいデジタルメモリーとメモ
リーコントローラの採用により、画面静止、親子画面（
ピクチャーインピクチャー）、マルチ画面等の種々の機
能的特徴を有したデジタル応用機器が開発されている（
「テレビ技術Ｊ　１９８６　、ＶＯＬ３４．ＰＩ３）。

以下図面を参照しながら、従来の映像信号処理装置につ
いて説明する。

第２図は従来の映像信号処理装置の主要ブ０７りを示す
ものである。第２図ておいて、１は入力端子、２はＡ／
Ｄ変換器、３はメモリー、４はＤ／Ａ変換器、５は出力
端子、６は同期分離回路、７はクロック発生回路、８は
メモリー制御回路である。

以上のように構成された映像信号処理装置について、以
下その動作について説明する。

まず、入力端子１に入力された映像信号はＡ／Ｄ変換器
２でデジタル信号に変換され画像メモリー６に書き込ま
れる。

このとき、画像メモリー８の書込みアドレス、読出しア
ドレス並びに、書き込みと読み出しのタイミング等の制
御はメモリー制御回路８で行われる。

又、入力映像信号は、同期分離回路６で同期分離が行わ
れ、水平同期信号と垂直同期信号が分離されメモリー制
御回路８に供給されている。これにより、入力映像信号
に同期した形で画像メモリー６への書き込み、読み出し
が可能となっている。

メモリー制御回路８でのメモリー制御により、画像の合
成、画像データの間引き等の種々の機能がるとともに、
画像メモリー３の書き込み、読み出しタイミングや、デ
ジタルデータ転送時の各種タイミングパルスの生成のた
めの基準クロックにもなっている。クロック周波数は、
−般には入力映像信号中の水平同期信号を所定の分局比
で分周したものや、入力映像信号中に含まれる搬送色副
搬送波（バースト信号）に同期した形で３〜４逓倍　゛
されたものが用いられる。

上記の構成により、映像信号をデジタル化してメモリー
にストアーすることが可能となり、画像を静止させたり
、別系統の入力画１澹と同期を合わせたり、画像の１少
、拡大等といった機能を有することが可能となる。

発明が解決しようとする問題点 しかしながら、上記した構成では入力映像信号の同期信
号が不安定な場合、例えば、ジッタや水平同期信号の同
期抜は等が生じる場合には、Ａ／Ｄ変換器２の変換タイ
ミングが変化し、出力画家にジッタやゆがみが生じると
いう欠点がある。又、画像メモリー３の書込み、読み出
しを同期信号に同期して行う場合には、画像メモリーの
アドレス誤まりや岱込み、読み出しタイミングの乱れが
発生し、出力画像が大きく乱されてしまうという欠点も
あった。

本発明は上記問題点に鑑み、入力映像信号の同期信号が
不安定な場合においても安定な出力映像信号を得ること
ができ、出力画像の乱れの少ない映像信号処理装置を提
供するものである。

問題点を解決するための手段 上記問題点を解決する念めに本発明の映像信号処理装置
は、入力映像信号をデジタル信号に変換するためのＡ／
Ｄ変換器と、上記Ａ／Ｄ変換器によりデジタル化された
映像信号を記憶するメモリーと、上記メモリーから読み
出されたデジタル信号をアナログ映像信号に変換するＤ
／Ａ変換器と、上記入力映像信号に含まれる同期信号を
分離する同期分離回路と、上記同期分離回路の出力から
等化パルスを除去し水平同期信号のみが取り出せるよう
に構成された等化パルス除去回路と、上記同期分離回路
の出力信号より水平同期信号の有無を検出する同期信号
検出回路と、上記同期信号検出回路出力によって、水平
同期信号が有る場合には同期した第２の水平同期信号と
発生し、水平同期信号が無い場合には、１水平走査期間
の周期で自走発振出力を発生するような、位相比較器と
ループフィルタと、電圧制御発振器と、分局器と、位相
比較器を含めて成る自動周波数制御回路（以下、ＡＦＣ
回路という）と、上記ＡＦＣ回路の出力信号を基準とし
て、上記メモリーの書込みアドレス、読み出しアドレス
の制御、並びに、書込みと読み出しのタイミング等を制
御するためのメモリー制御回路という構成を備えたもの
である。

作　　用 本発明は上記した構成によって、入力映像信号の同期信
号に同期するように構成されたＡＦＣ回路を用いること
により、入力映像信号の同期信号がジッタ等で不安定な
場合にも同期信号のもつジッタ成分を上記ＡＦＣ回路の
応答により吸収することが可能となり、更に、同期信号
が完全に無くなった場合、例えば、雑音成分のみが入力
された場合には、上記の同期信号検出回路により入力映
像信号中に同期信号が無いことを検出し、上記ＡＦＣ回
路を１水平走査期間の周期で自走発振する外部発振器に
接続して、同期信号抜けを防止している。

実施例 以下、本発明の実施例の映像信号処理装置について、図
面を参照しながら説明する。

第１図は本発明の実施例における映像信号処理装置の主
要ブロックを示すものである。第１図において、１は入
力端子、２はＡ／Ｄ変換器、３は画像メモリー、４はＤ
／Ａ変換器、５は出力端子、６は同期分離回路、７はク
ロック発生回路、８はメモリー制御回路、９は同期信号
検出回路、１０は等化パルス除去回路、１１はスイッチ
回路、１２位相比較器、１３はループフィルタ、１４は
水平周波数発振器、１６は電圧制御発振器（以下は■Ｃ
Ｏと略す）、１了は分周器、１８はＡＦＣ回路である。

以上のように構成された映像信号処理装置について、以
下第１図を用いてその動作を説明する。

まず入力端子１に入力された入力映像信号はＡ／Ｄ変換
器２でデジタル映像信号に変換式れ、画像メモリー３に
供給され画像メモリー内に書込まれる。画像メモリー３
はメモリー制御回路８によって制御てれ、書込みアドレ
ス、流み出しアドレス、及び、筈込み、読み出しタイミ
ング等をＩＩＩ御てれている。

これにより、前述したように種々の画像変換が可能とな
り、画像メモリー３とメモリー制御回路８によって処理
てれたデジタル映像信号はＤ／Ａ変換器４でアナログ信
号に変換てれ、出力端子５より映像信号出力として出力
される。

ここで、Ａ／Ｄ変換器２　、Ｄ／Ａ変換器４のサンプリ
ングクロックは、前述の従来例で述べたようにクロック
発生回路７で発生しており、入力バースト信号に同期す
るように構成されている。

又、上述のメモリー制御回路８による書き込み、読み出
しタイミングの制御は、入力映像信号の水平同期信号と
垂直同期信号に同期して行われており、特に、同期信号
がジッタやノイズ等で不安定になりやすい水平同期信号
の作成にはＡＦＣ回路１８を用いて安定化を図っている
。

すなわち、同期分離回路６により入力映像信号中の同期
信号を分離し、分離された同期信号のうち垂直同期信号
は、直接メモリー制御回路８に供給されるが、水平同期
信号は以下に説明するような安定化が図られる。

先ず同期分離回路の出力である複合同期信号中に含まれ
る１／２水平走査１隅の等化パルスを除去するために等
化パルス除去回路１０で等化パルス期間に禁止ゲートが
かけられ、水平同期パルスのみを取り出す。次に取り出
された水平同期パルスはスイッチ回路１１に供給され、
ここで水平同期パルスが有る場合にはスイッチが、第５
図中で上側に接続され、ＡＦＣ回路１８の位相比較器へ
入力される。ＡＦＣ回路１８は既に良く知られているよ
うに、位相比較器１２で入力の水平同期パルスと分周器
１了の出力パルスとの位相比較を行い、その結果発生し
た誤差電圧をループフィルター１３に入力し、ここで高
域変動成分やノイズ成分を除去し■Ｃ０１６に入力する
。ＶＣＯｌ　６ではループフィルター１３の誤差電圧に
相当した発振周波数での発振を行い、この発振信号を分
周器１了で分周しＡＦＣｌａの出力である水平同期信号
を得、これをメモリー制御回路８へ供給している、ＡＦ
Ｃ回路１８では、位相比較器１２．ループフィルター１
３．ｖＣｏ１６．及び分周器１７でＡＦＣループを形成
し、安定な水平同期信号と作成している。

又、入力映像信号がノイズのみである場合や、水平同期
信号抜は等がおこった場合には、同期信号検出回路＼９
の出力がハイレベルとなり、スイッチ回路１１のスイッ
チを下側（水平周波数発振器１４側）に切換える。これ
により、入力映像信号中に同期信号が無い場合には、１
水平走査期間の周期で自走発振する水平周波数発振器１
４の出力信号にＡＦＣ回路１８は同期し、同期信号抜け
が生じてもメモリー制御回路＼８へ供給されている水平
同期信号の欠落は発生せず、安定なメモＩＪ−制御が可
能となる。

なお、本実施例において、同期分離回路６２等化パルス
除去回路１０．スイッチ回路１１．同期信号検出回路９
．並びにＡＦＣ回路１８はアナログ回路による処理とて
説明したが、Ａ／Ｄ変換後にデジタル的に処理すること
も可能である。

又、本実施例ではＡＦＣ回路１８の応答は一定とみなし
て説明しているが、場合によってはＡＦＣ回路の応答を
幾つかの段階で制御し、ＡＦＣ回路の引き込み期間を可
変できるようにしても良い。特に、電源投入時や、入力
映像信号の切換え時等においてはＡＦＣ回路１８の引き
込みを速くし、ＡＦＣ［１１８が十分に引き込んだ後は
応答を遅くしてノイズによる影響を少なくした方が出力
画像の乱れが少なくなる。

又、同期信号の有無により等化パルス除去回路１ｏの出
力と水平周波数発掘器１４の出力とをスイッチ回路１１
で切換えているが、自走発振状態にある外部発振器出力
と本実施例のＡＦＣ回路１８と全スイッチ回路で切換え
るようにしても良い。

発明の効果 以上のように本発明によれば、同期分離回路の出力から
等化パルスを除去した水平同期信号のみが取り出せるよ
うに構成された等化パルス除去回路と、同期分離回路の
出力信号より水平同期信号の有無を検出する同期信号検
出回路と、上記同期信号検出回路出力によって水平同期
信号に同期した第２の水平同期信号を発生し、水平同期
信号が無い場合には１水平走査期間の周期で自走発振出
力を発生するように構成されたＡＦＣ回路と、上記ＡＦ
Ｃ回路の出力信号を基準としてメモリーの書き込み、読
み出しを行うことにより、入力映像信号の同期信号が不
安定な場合においても安定な出力映像信号を得ることが
できる。

【図面の簡単な説明】

第１図は本発明の実施例における映像信号処理装置のブ
ロック図、第２図は従来の映像信号処理装置のブロック
図である。 ９・・・・・・同期信号検出回路、１Ｑ・・・・・・等
化パルスＶＣ０，１７・・・・・・分周器、１８・・・
・・・ＡＦＣ回路。

Claims (2)

【特許請求の範囲】
1. （１）入力映像信号をデジタル信号に変換するためのア
   ナログ／デジタル変換器と、上記アナログ／デジタル変
   換器によりデジタル化された映像信号を記憶するメモリ
   ーと、上記メモリーから読み出されたデジタル信号をア
   ナログ映像信号に変換するデジタル／アナログ変換器と
   、上記入力映像信号に含まれる同期信号を分離する同期
   分離回路と、上記同期分離回路の出力から等化パルスを
   除去し水平同期信号のみが取り出せるように構成された
   等化パルス除去回路と、上記同期分離回路の出力信号よ
   り水平同期信号の有無を検出する同期信号検出回路と、
   上記同期信号検出回路の出力によって、水平同期信号が
   有る場合には、上記水平同期信号に同期した第２の水平
   同期信号を発生し、水平同期信号が無い場合には、１水
   平走査期間の周期で自走発振出力を発生するような位相
   比較器とループフィルタと電圧制御発振器と分周器およ
   び位相比較器を含めて成る自動周波数制御回路と、上記
   自動周波数制御回路の出力信号を基準として、上記メモ
   リーの書き込みアドレス、読み出しアドレスの制御、並
   びに、書き込みと読み出しのタイミング等を制御するた
   めのメモリー制御回路とを有することを特徴とする映像
   信号処理装置。
2. （２）同期分離回路の出力信号より水平同期信号の有無
   を検出し、水平同期信号が無い場合にはスイッチ回路を
   切換えて、１水平走査期間の周期で自走発振する外部発
   振器の出力を自動周波数制御回路に入力し、上記自動周
   波数制御回路の出力が自走発振出力となるようにしたこ
   とを特徴とする特許請求の範囲第１項記載の映像信号処
   理装置。