JP3293733B2 - 共通バス制御装置 - Google Patents

共通バス制御装置

Info

Publication number
JP3293733B2
JP3293733B2 JP01288496A JP1288496A JP3293733B2 JP 3293733 B2 JP3293733 B2 JP 3293733B2 JP 01288496 A JP01288496 A JP 01288496A JP 1288496 A JP1288496 A JP 1288496A JP 3293733 B2 JP3293733 B2 JP 3293733B2
Authority
JP
Japan
Prior art keywords
common bus
bus
request
stop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01288496A
Other languages
English (en)
Other versions
JPH09204397A (ja
Inventor
潔 四宮
Original Assignee
甲府日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 甲府日本電気株式会社 filed Critical 甲府日本電気株式会社
Priority to JP01288496A priority Critical patent/JP3293733B2/ja
Priority to US08/768,133 priority patent/US5920707A/en
Priority to FR9700886A priority patent/FR2744265B1/fr
Publication of JPH09204397A publication Critical patent/JPH09204397A/ja
Application granted granted Critical
Publication of JP3293733B2 publication Critical patent/JP3293733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の装置が同期
共通バスに接続されたシステムにおける共通バス制御装
置に関し、特に、システムを停止させることなく、診断
装置からの停止もしくは再起動指示により共通バスを停
止もしくは再起動させる共通バス制御装置に関する。
【０００２】
【従来の技術】従来の共通バス制御装置では、たとえ
ば、「特開平３−１７９５１５号公報」に見られるよう
に、非同期共通バス上に雑音あるいはバスファイトの発
生を、発生以前に検出し、雑音やバスファイトが発生し
ている期間、挿抜動作信号を発生させることにより、雑
音等が発生している短期間のみ非同期共通バスを停止さ
せ、システムを継続して動作させる方法が採られてい
る。
【０００３】すなわち、非同期共通バス上に雑音または
バスファイトが発生していることを検出し、挿抜動作信
号を共通バス制御装置に送り、一瞬非同期共通バスを停
止さている。
【０００４】このように非同期動作をする非同期共通バ
スでは、挿抜動作信号により、非同期共通バスを停止さ
せた場合、バスからの反応時間が遅くなるだけであり、
動作に大きな問題は発生していない。
【０００５】以下に図５を用いて非同期バスにおける挿
抜動作信号による非同期共通バスの動作を説明する。
【０００６】挿抜動作信号が発生しない場合、リクエス
トを発生する装置は、サイクルＣ１タイミングＴ１にお
けるバス使用信号によりバスを獲得する。要求に対する
応答データが非同期共通バス上に返されることにより、
データ確定信号がサイクルＣ２タイミングＴ３で発行さ
れ、バスを獲得した装置がデータを受け取る。
【０００７】挿抜動作信号が発生した場合、サイクルＣ
２タイミングＴ３でデータ確定信号が発行されようとす
るが、非同期共通バス上に雑音が発生しているため、非
同期共通バス上のデータは不正なものである。したがっ
て、挿抜動作信号により、データ確定信号が抑止され
る。挿抜動作信号が解除されて非同期共通バス上のデー
タが正常なものになった後、サイクルＣ３タイミングＴ
３でデータ確定信号が発行されバスを獲得した装置は正
常なデータを受け取ることができる。バス使用信号を発
行するタイミングで挿抜動作信号が発行された場合も同
様であり、図６にその動作を示す。
【０００８】
【発明が解決しようとする課題】上述した従来の共通バ
ス制御装置は、非同期バスに対するものであり、同期バ
スに対するものではない。共通バスを停止させても、シ
ステムを停止させずにオンラインリペアを実施するため
には、以下のような問題がある。
【０００９】挿抜動作信号は共通バスの動作とは全く無
関係に発生するため、あらかじめ決められたタイミング
でデータを返さなければならない同期動作する共通バス
では、共通バスと非同期な挿抜動作信号では、共通バス
を停止・再起動させることができないという問題があ
る。すなわち、同期動作するバスでは、データ確定信号
がないため、図５においてバス使用信号が発行された場
合、必ずサイクルＣ２タイミングＴ３でデータを返さな
ければならないが、そのタイミングでは共通バス上には
雑音が発生しているため、不正なデータを受信すること
になる。
【００１０】また、分散調停を行っている共通バスで
は、新規装置を共通バスに接続する場合、全装置の調停
ポインタを一致させる必要があるが、従来装置における
挿抜動作信号だけでは、前記調停ポインタが不一致とな
るため、再起動時に診断装置等で調停ポインタ等を一致
させなければならないという問題がある。
【００１１】さらに、データのリード処理を要求と応答
の２つのバストランザクションに分割した、いわゆるス
プリット・トランザクション・バス方式では、要求に対
する応答の対応づけを、共通バスに接続された全装置が
それぞれ行っているので、要求に対する応答が返って来
る前に、共通バス接続装置が接続されると、新しく接続
された装置は、要求と応答の対応づけができないため、
共通バスの動作中に装置の接続ができないという問題が
ある。
【００１２】
【課題を解決するための手段】本発明の第１の共通バス
制御装置は、同期共通バスに接続される共通バス制御装
置であって、 （ａ）前記同期共通バスへ送信する停止信号を生成する
停止・起動タイミング生成部と、 （ｂ）前記同期共通バスへのリクエストの送信、および
前記同期共通バスからのリクエストの受信を制御するリ
クエスト制御部と、 （ｃ）前記同期共通バスの停止もしくは起動により、前
期リクエスト制御部の動作を停止もしくは起動させる制
御を行うバス動作制御部と、を有し、バスの状態に関わ
らず、前記停止・起動タイミング生成部が前記同期共通
バスのタイミングに合わせて前記停止信号を発行する機
能と、前記同期共通バスに対する応答待ちの要求が解消
された時に前記停止信号を発行する機能とを備える。
【００１３】本発明の第２の共通バス制御装置は、 第
１の共通バス制御装置であって、前記停止・起動タイミ
ング生成部、前記リクエスト制御部、前記バス動作制御
部の組を複数備える。
【００１４】本発明の第３の共通バス制御装置は、第２
の共通バス制御装置であって、前記同期共通バス上で要
求処理が実行されかつ応答処理が未実行の要求を保持す
る要求・応答対応表を有し、前記停止・起動タイミング
生成部が、前記要求・応答対応表が空になった後に、前
記同期共通バスに停止信号を送信する機能を備える。
【００１５】本発明の第４の共通バス制御装置は、第３
の共通バス制御装置であって、前記同期共通バスの使用
要求を調停し前記同期共通バスの使用装置を決定する共
通バス調停部を有し、前記同期共通バスが停止する時
に、前記バス動作制御部が前記共通バス調停部を初期化
する。
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
【００１７】以下に記述される共通バスとは、同期共通
バスであるが、単に共通バスと記述する。
【００１８】図１は本発明の一実施形態のブロック図で
ある。
【００１９】図１を参照すると、本発明が適用される情
報処理装置は、複数の装置が接続される共通バス１００
と、共通バス１００に接続される全ての装置に組み込ま
れている共通バス制御装置１３０ａ、ｂ、ｃ、ｄと、共
通バス制御装置１３０ａ、ｂ、ｃ、ｄに各々接続される
中央処理装置１１１ａ、１１１ｂ、主記憶装置１１８、
入出力制御装置１１９と、バス制御装置に共通バス１０
０の停止を指示するための低速な診断バス１０１と、共
通バス１００上と装置の間に設置された機械的スイッチ
によって、共通バス１００からの装置の挿抜を検出する
挿抜検出装置１３１と、挿抜を検出したことを診断装置
１１０に知らせる挿抜検出信号線１３２と、共通バス１
００に接続された装置が挿抜されることを検出し、か
つ、共通バス１００上の装置を論理的に組み込み切り離
しを行う診断装置１１０と、診断装置１１０から診断バ
ス１０１を経由して送信される共通バス停止指示信号線
１２０ａ、１２０ｂ、１２０ｃ、１２０ｄとから構成さ
れる。
【００２０】また、共通バス制御装置１３０ａ、ｂ、
ｃ、ｄは、共通バス停止指示信号から共通バス１００へ
共通バス停止信号を生成する停止・起動タイミング生成
部１１２と、停止・起動タイミング生成部１１２から共
通バス停止信号を送信する共通バス停止・起動信号送信
線１２１と、共通バス１００から共通バス停止信号を受
け取る共通バス停止・起動信号受信線１２３と、共通バ
ス停止信号を受け取りバス制御部の動作を抑止するバス
動作制御部１１４と、バス動作制御部１１４から送信さ
れる調停ポインタクリア信号線１２５と、バス動作制御
部１１４からの動作抑止信号線１２４と、共通バス１０
０からの共通バス使用要求線１２６により分散調停を行
うバス調停部１１６と、バス調停部１１６から調停結果
出力信号線１２８と、中央処理装置１１１ａからのリク
エストを受け付け、リクエスト・リプライ制御線１２７
を介して共通バス１００に発行し、また、共通バス１０
０からリクエスト・リプライ制御線１２７を介してリプ
ライを受け付け、中央処理装置１１１ａに返すリクエス
ト制御部１１５と、リクエスト制御部１１５に、共通バ
ス１００へのリクエスト発行、あるいは、共通バス１０
０からのリプライの受付を指示するリクエスト制御部動
作指示信号線１２９と、共通バス１００の動作状態のみ
調停結果出力線１２８の内容をリクエスト制御部１１５
へ通過させる動作抑止制御部１１７と、新規の要求が共
通バス１００に発行されないことにより、応答待ちの要
求が全て解消されたことを、リクエスト・リプライ信号
線１２２を介して検出し、停止・起動タイミング生成部
１１２に知らせる要求・応答対応表１１３とから構成さ
れる。
【００２１】図２〜図４は、本発明の動作を示すタイミ
ング図である。
【００２２】次に本発明の動作を図１〜図４を用いて説
明する。
【００２３】共通バスの停止方法には２種類ある。１つ
目は、共通バスに装置を物理的に接続する時、あるいは
装置単位の電源投入、切断の際に生じる雑音を回避する
ための、物理停止であり、２つ目は、物理的に接続され
ている装置を論理的にシステムに組み込み、切り離しの
場合に用いる論理停止である。
【００２４】まず、物理停止の手順を図１、図２を参考
にして、以下に説明する。
【００２５】診断装置１１０が、挿抜検出装置１３１か
ら挿抜検出信号線１３２を介して、活線挿抜による装置
の挿抜を検出した場合、診断装置１１０は、診断バス１
０１、共通バス停止指示信号線１２０ａ、１２０ｂ、１
２０ｃ、１２０ｄを介して、共通バス１００と接続され
た全装置に、バス停止指示信号を送信する（図２、サイ
クルＣ１タイミングＴ３）。
【００２６】停止・起動タイミング生成部１１２はバス
停止指示信号により、共通バス１００のタイミングに合
わせて、共通バス停止信号を作成し、共通バス停止・起
動信号送信線１２１に送信する（図２、サイクルＣ２タ
イミングＴ３）。
【００２７】共通バス動作制御部１１４は共通バス１０
０から、共通バス停止信号受信線１２３経由の共通バス
停止信号を受け取ったタイミングから固定タイミングで
動作抑止信号線１２４およびリクエスト処理部動作指示
信号線を介して、動作抑止信号をリクエスト制御部１１
５に送信する（図２、サイクルＣ２タイミングＴ５）。
【００２８】動作抑止信号により、リクエスト制御部１
１５は中央処理装置１１１ａに向けた共通バス１００上
の信号を無視する。共通バス１００上の信号を無視する
ことにより、共通バスに雑音が発生しても不正動作をす
ることはない。
【００２９】次に、共通バスの起動の手順を図１、図３
を用いて説明する。
【００３０】装置の挿抜等が終了し、共通バス１００上
の雑音が消滅したことを挿抜検出装置１３１が検出する
と、挿抜検出装置１３１は診断装置１１０にこの旨を報
告する。これにより、診断装置１１０は診断バス１０１
を通して送信していた、バス停止指示信号を解除する
（図３、サイクルＣ１タイミングＴ３）。
【００３１】共通バス動作制御部１１４は、停止指示が
解除されたことにより、今まで無視していた共通バス１
００からの起動信号を待つ。同時に、停止・起動タイミ
ング生成部１１２は、停止指示が解除された事により、
診断バス１０１からの停止指示信号の解除が診断バス１
０１に接続された全装置に受信されるまでの時間を待っ
た後、共通バス１００に起動信号を共通バス停止・起動
信号送信線１２１を通して送信する（図３、サイクルＣ
２タイミングＴ３）。
【００３２】また、共通バス動作制御部１１４は停止・
起動信号受信線１２３からの起動信号により、動作抑止
信号線１２４の動作抑止信号を解除する。リクエスト制
御部１１５は、共通バス１００上の信号の認識を始め、
再び動作を開始する。また、動作抑止信号の解除によっ
て、中央処理装置１１１ａを要求元とするリクエスト制
御部１１５からの共通バス要求信号が共通バスに送信さ
れる（図３、サイクルＣ３タイミングＴ１）。
【００３３】次に、論理停止の手順を図１、図４を用い
て以下に説明する。
【００３４】診断装置１１０が装置の接続のために診断
バス１０１、共通バス停止指示信号線１２０ａ、ｂ、
ｃ、ｄを介して、論理停止信号を送信する（図４、サイ
クルＣ１タイミングＴ３）。
【００３５】停止・起動タイミング生成部１１２がこの
論理停止信号を受信する。停止・起動タイミング生成部
１１２はリクエスト制御部１１５に対して、論理停止信
号線１３３を介して論理停止指示を実行する。この論理
停止指示により、リクエスト制御部１１５は共通バスか
らの応答は受け取るが、リクエストは送信しないという
動作を始める（図４、サイクルＣ１タイミングＴ５）。
【００３６】新規の要求が各共通バス制御装置１３０ａ
〜１３０ｄから共通バス１００に発行されないことによ
り、応答待ちの要求が全て解消されたことを、リクエス
ト・リプライ信号線１２２を介して要求・応答対応表１
１３が検出し、停止・起動タイミング生成部１１２に知
らせる（サイクルＣ２タイミングＴ４）。
【００３７】全ての応答待ち要求が解消されたことを通
知された、停止・起動タイミング生成部１１２は、共通
バス停止・起動信号送信線１２１に、共通バス停止信号
を送信する（図４、サイクルＣ３タイミングＴ３）。
【００３８】共通バス停止信号を受信した共通バス動作
制御部１１４は、動作抑止信号を動作抑止信号生成部１
１７に送り、リクエスト制御部１１５の動作を抑止する
（図４、サイクルＣ３タイミングＴ５）。
【００３９】また同時に、共通バス動作制御部１１４
は、共通バス調停部１１６に調停ポインタクリア信号を
送り、新規接続される装置と調停ポインタを一致させる
（図４、サイクルＣ４タイミングＴ１）。
【００４０】新しく接続された装置の初期化処理が終了
した後、診断装置１１０は共通バス論理停止信号を解除
する。バスの再起動の処理は、緊急停止の場合と同様で
ある。
【００４１】
【発明の効果】以上説明したように、本発明の共通バス
制御装置は、挿抜動作信号を診断装置から、同期共通バ
スに接続されている全ての装置に入力し、同期共通バス
に接続されている装置は、診断装置から受け取った挿抜
動作信号を、共通バス使用手順に従って、決められたタ
イミングで、同期共通バス上の共通バス停止信号を送出
することにより、同期動作している同期共通バスにおい
て、診断装置からの非同期な信号による停止・再起動を
実現することにより決められたタイミングで全装置が共
通バスを停止できるという効果がある。
【００４２】また、システムを停止することなく、新規
に装置を追加接続するためには、新規接続装置の調停ポ
インタを既に同期共通バスに接続されている装置と同じ
にするために、共通バス停止と同時に、同期共通バスに
接続された全ての装置の調停ポインタを０にクリアし、
新規接続装置も初期化によって、調停ポインタが０にク
リアされるようにし、同期共通バス上の装置間で、同じ
調停ポインタを保持可能とする効果がある。
【００４３】また、診断装置からの同期共通バスの停止
指示により、同期共通バスへのデータ読みだし要求の発
行を抑止し、既発行の読みだし要求に対応する全ての応
答が発行されたことを検出した後、同期共通バスへバス
停止信号を送出することにより、スプリット・トランザ
クション・バス方式における、オンライン・リペアを可
能にするという効果がある。
【図面の簡単な説明】
【図１】本発明の共通バス制御装置が適用される情報処
理装置のブロック図である。
【図２】バスの物理停止を示すタイミング図である。
【図３】バスの再起動を示すタイミング図である。
【図４】バスの論理停止を示すタイミング図である。
【図５】従来技術における非同期バスでの停止を示すタ
イミング図である。
【図６】従来技術における非同期バスでの停止を示すタ
イミング図である。
【符号の説明】
１００ 共通バス １０１ 診断バス １１０ 診断装置 １１１ａ、１１１ｂ 中央処理装置 １１２ 停止・起動タイミング生成部 １１３ 要求・応答対応表 １１４ バス動作制御部 １１５ リクエスト制御部 １１６ 共通バス調停部 １１７ 共通バス動作抑止信号作成部 １１８ 主記憶装置 １１９ 入出力制御装置 １２０ａ〜１２０ｄ 共通バス停止指示信号線 １２１ 共通バス停止・起動信号送信線 １２２ リクエスト・リプライ信号線 １２３ 共通バス停止信号受信線 １２４ 動作抑止信号線 １２５ 調停ポインタクリア信号線 １２６ 共通バス獲得要求線 １２７ リクエスト・リプライ制御線 １２８ 調停結果信号線 １２９ リクエスト処理部動作指示信号線 １３０ａ〜１３０ｄ 共通バス制御装置 １３１ 挿抜検出装置 １３２ 挿抜検出信号線 １３３ 論理停止信号線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−196616（ＪＰ，Ａ) 特開 平７−44293（ＪＰ，Ａ) 特開 昭58−219627（ＪＰ，Ａ) 特開 昭61−259357（ＪＰ，Ａ) 特開 平６−332848（ＪＰ，Ａ) 特開 平６−337823（ＪＰ，Ａ) 特開 平８−16496（ＪＰ，Ａ) 特開 平４−199254（ＪＰ，Ａ) 特開 昭58−129564（ＪＰ，Ａ) 特開 平１−121901（ＪＰ，Ａ) 特開 平２−159657（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/00 301 G06F 13/36 G06F 13/38 - 13/42 G06F 11/16 - 11/20

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 同期共通バスに接続される共通バス制御
    装置であって、 （ａ）前記同期共通バスへ送信する停止信号を生成する
    停止・起動タイミング生成部と、 （ｂ）前記同期共通バスへのリクエストの送信、および
    前記同期共通バスからのリクエストの受信を制御するリ
    クエスト制御部と、 （ｃ）前記同期共通バスの停止もしくは起動により、前
    期リクエスト制御部の動作を停止もしくは起動させる制
    御を行うバス動作制御部と、を有し、 バスの状態に関わらず、前記停止・起動タイミング生成
    部が前記同期共通バスのタイミングに合わせて前記停止
    信号を発行する機能と、前記同期共通バスに対する応答
    待ちの要求が解消された時に前記停止信号を発行する機
    能とを備えることを特徴とする共通バス制御装置。
  2. 【請求項２】 前記停止・起動タイミング生成部、前記
    リクエスト制御部、前記バス動作制御部の組を複数有す
    ることを特徴とする請求項１記載の共通バス制御装置。
  3. 【請求項３】 前記同期共通バス上で要求処理が実行さ
    れかつ応答処理が未実行の要求を保持する要求・応答対
    応表を有し、前記停止・起動タイミング生成部が、前記
    要求・応答対応表が空になった後に、前記同期共通バス
    に停止信号を送信することを特徴とする請求項２記載の
    共通バス制御装置。
  4. 【請求項４】 前記同期共通バスの使用要求を調停し前
    記同期共通バスの使用装置を決定する共通バス調停部を
    有し、前記同期共通バスが停止する時に、前記バス動作
    制御部が前記共通バス調停部を初期化することを特徴と
    する請求項３記載の共通バス制御装置。
JP01288496A 1996-01-29 1996-01-29 共通バス制御装置 Expired - Fee Related JP3293733B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01288496A JP3293733B2 (ja) 1996-01-29 1996-01-29 共通バス制御装置
US08/768,133 US5920707A (en) 1996-01-29 1996-12-17 Bus controller and method therefor for supporting a live-line insertion/disconnection in a synchronous bus
FR9700886A FR2744265B1 (fr) 1996-01-29 1997-01-28 Controleur de bus et methode permettant l'insertion et la deconnexion sous tension dans un bus synchrone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01288496A JP3293733B2 (ja) 1996-01-29 1996-01-29 共通バス制御装置

Publications (2)

Publication Number Publication Date
JPH09204397A JPH09204397A (ja) 1997-08-05
JP3293733B2 true JP3293733B2 (ja) 2002-06-17

Family

ID=11817839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01288496A Expired - Fee Related JP3293733B2 (ja) 1996-01-29 1996-01-29 共通バス制御装置

Country Status (3)

Country Link
US (1) US5920707A (ja)
JP (1) JP3293733B2 (ja)
FR (1) FR2744265B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437826C (zh) * 2004-09-16 2008-11-26 展讯通信（上海）有限公司 有异步缓存的双倍速动态随机存取存储器控制装置及方法
JP2007156512A (ja) * 2005-11-30 2007-06-21 Brother Ind Ltd 状態情報取得処理プログラム、状態情報取得装置、および状態情報取得システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR373043A (ja) *
JPS58219627A (ja) * 1982-06-15 1983-12-21 Fuji Electric Co Ltd バスシステム
US4814974A (en) * 1982-07-02 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements
JPS61259357A (ja) * 1985-05-14 1986-11-17 Toshiba Corp 共通バス制御方式
JPH01196616A (ja) * 1988-01-30 1989-08-08 Toshiba Corp 電子機器システム
IT1217801B (it) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A Apparato per rimozione/inserzione a caldo su un bus di connessione di unita, di registrazione magnetica a supporto non rimovibile
US4999787A (en) * 1988-07-15 1991-03-12 Bull Hn Information Systems Inc. Hot extraction and insertion of logic boards in an on-line communication system
FR2640403B1 (fr) * 1988-12-09 1991-02-01 Bull Sa Systeme electronique a plusieurs unites amovibles
US5202965A (en) * 1988-12-09 1993-04-13 Bull, S.A. Electronic system with a plurality of removable units
US5237686A (en) * 1989-05-10 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Multiprocessor type time varying image encoding system and image processor with memory bus control table for arbitration priority
JPH0366420U (ja) * 1989-10-31 1991-06-27
EP0548382A1 (de) * 1991-12-20 1993-06-30 Siemens Nixdorf Informationssysteme Aktiengesellschaft Verfahren und Anordnung zum Bewerkstelligen von Baugruppenaustauschaktionen im laufenden Betrieb eines Bussystems
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5371743A (en) * 1992-03-06 1994-12-06 Data General Corporation On-line module replacement in a multiple module data processing system
JP3476499B2 (ja) * 1993-05-19 2003-12-10 富士通株式会社 データ転送方式
US5473499A (en) * 1993-06-30 1995-12-05 Harris Corporation Hot pluggable motherboard bus connection method
JPH0744293A (ja) * 1993-08-03 1995-02-14 Yokogawa Electric Corp バスインターフェース装置
DE69518264T2 (de) * 1994-03-25 2001-03-29 Advanced Micro Devices Inc Gerät und Verfahren zum Ermöglichen der Ankoppelung eines koppelbaren Rechnersystems während des Betriebes
US5632020A (en) * 1994-03-25 1997-05-20 Advanced Micro Devices, Inc. System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking
US5581712A (en) * 1994-11-17 1996-12-03 Intel Corporation Method and apparatus for managing live insertion of CPU and I/O boards into a computer system
US5625238A (en) * 1995-02-03 1997-04-29 Motorola, Inc. Apparatus for non-disruptively interconnecting perpheral device modules with a host device

Also Published As

Publication number Publication date
FR2744265A1 (fr) 1997-08-01
FR2744265B1 (fr) 1999-03-12
JPH09204397A (ja) 1997-08-05
US5920707A (en) 1999-07-06

Similar Documents

Publication Publication Date Title
KR100295968B1 (ko) 주변소자상호연결버스상의버스트전송시스템및방법
CA1152221A (en) Peripheral unit controller
US4864496A (en) Bus adapter module for interconnecting busses in a multibus computer system
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
JPH10293744A (ja) Ｐｃｉバス・システム
JPH07210500A (ja) データ転送制御装置
JP3293733B2 (ja) 共通バス制御装置
JPH10260849A (ja) 情報処理装置および割り込み制御方法
US5931937A (en) Symmetric parallel multi-processing bus architecture
JPH11316733A (ja) データ処理装置
JP3453395B2 (ja) 情報転送システム
JPS5843775B2 (ja) プロセツサバツクアツプシステム
JP2798558B2 (ja) プリンタ装置制御方式
JPH06187184A (ja) ２重系システムの入出力制御装置
JP3316739B2 (ja) 装置間インタフェース制御方式
JP2824890B2 (ja) Ｓｃｓｉプロトコル制御装置
JP2971113B2 (ja) キーボードインタフェース方式
JPH05342145A (ja) バス接続システムの個別リセット方式
JP2502850B2 (ja) Ｓｃｓｉシステムのコミュニケ―ション方法
KR970009750B1 (ko) 하이파이 버스 인터럽트 요청기의 상태 제어방법
JP2834062B2 (ja) 情報処理システム
JP2638505B2 (ja) バスインタフェース装置
JP2677193B2 (ja) 二重化情報処理装置
JPH08249272A (ja) 信号処理プロセッサダウンロード回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020305

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees