JPH01196616A - 電子機器システム - Google Patents

電子機器システム

Info

Publication number
JPH01196616A
JPH01196616A JP2062288A JP2062288A JPH01196616A JP H01196616 A JPH01196616 A JP H01196616A JP 2062288 A JP2062288 A JP 2062288A JP 2062288 A JP2062288 A JP 2062288A JP H01196616 A JPH01196616 A JP H01196616A
Authority
JP
Japan
Prior art keywords
electronic equipment
common bus
electronic device
equipment unit
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2062288A
Other languages
English (en)
Inventor
Toru Kosaka
徹 高坂
Hiroyuki Hasegawa
浩之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2062288A priority Critical patent/JPH01196616A/ja
Publication of JPH01196616A publication Critical patent/JPH01196616A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、たとえばデータ通信システムに用いられるP
BX等の電子機器システムに関する。
(従来の技術) たとえばデータ通信システムに用いられるPBXは、シ
ェルフ構造の筐体内にプリント基板である多数の電子機
器ユニットが収容されこれら電子機器ユニットと筐体内
に配線された共通バスとが電気的に接続された構造にさ
れている。
ところでこれら電子機器ユニットは修理、試験時の利便
性を考慮して挿抜可能とされているタイプのものが多い
が、この場合に電子機器ユニットの挿抜時に他の電子機
器ユニットの動作の停止が許されないことがある。すな
わちこの場合、予備系統や現用、予備の共通部であって
も電源を供給された動作状態のまま上記の電子機器ユニ
ットの挿抜を行なう必要がある。
しかしながらこのような挿抜時には、共通バス上に電気
的擾乱が発生し、これが動作中の他の電子機器ユニット
の送受信信号に影響を与え、データエラーや誤った制御
動作の原因になるという問題がある。
(発明が解決しようとする課III) 上述した如く、挿抜可能にされた多数の電子機器ユニッ
1−からなりこれら電子機器ユニットが共通バスに接続
されるシステムにあっては、他の電子機器ユニットの動
作中にその挿抜を行うと、共通バス上に電気的擾乱が発
生し、データエラーや誤った制御動作を招来するという
問題がある。
本発明はこのような問題点を解決するためになされたも
ので、電子機器ユニットの挿抜によって生ずる共通バス
上の電気的擾乱の影響が他の電子機器ユニットに波及す
ることのない電子機器システムを提供することを目的と
している。
[発明の構成] (課題を解決するための手段) すなわち本発明の電子機器システムは、共通バスと、こ
の共通バスに挿抜可能に接続された複数の電子機器ユニ
ットとを有し、これら電子機器ユニットの動作状態で所
望の電子機器ユニットが前記共通バスから挿抜可能とさ
れた電子機器システムにおいて、前記電子機器ユニット
が前記共通バスに対し閉塞可能とされ、かつ前記電子機
器ユニットの共通バスに対する閉塞を制御する制御手段
を有することを特徴としている。
(作 用) 本発明の電子機器システムでは、電子機器ユニットの動
作状態で所望の電子機器ユニットを共通バスから挿抜す
る際、制御手段が電子機器ユニットの共通バスに対する
閉塞を制御しているので、電子機器ユニットの挿抜によ
って生ずる共通バス上の電気的擾乱の影響が他の電子機
器ユニットに波及することはなくなる。
(実施例) 以下、本発明の電子機器システムをデータ通信システム
におけるPBXに適用した実施例を図面に基づいて詳細
に説明する。
この実施例のPBXは、シェルフ構造の筐体内にプリン
ト基板である多数の電子機器ユニットが挿抜可能に収容
されこれら電子機器ユニットと筐体内に配線された共通
バスとが電気的に接続されてなるものであり、これら電
子機器ユニットの動作状態で所望の電子機器ユニットを
共通バスがら挿抜することいわゆる活性挿抜ができるよ
うにされている。
図面この実施例のPBXの構成を示すブロック図である
すなわち図面において、符号1は共通バスであり、この
共通バス1には複数の電子機器ユニット2.2・・・が
活性状態で挿抜可能に接続されている。
これら電子機器ユニット2はそれぞれ中央制御装置(C
PU)3を有し、これらCPU3はそれぞれバスコント
ローラ4を介して共通バス1に接続されるようになって
いる。
また、符号5は各電子機器ユニット2に対し共通バス1
の使用禁止の要求を行う禁止信号6および共通バス1の
使用再開を許可する許可信号7を出力する挿抜制御回路
であり、これら禁止信号6および許可信号7は各電子機
器ユニット2のCPU3に入力されるようになっている
また、各電子機器ユニット2は上述した禁止信号6を入
力し所定の制御動作によって共通バス1の使用の禁止状
態になったときこれを表示する共通バス使用禁止受付表
示ランプ8を有する。
次に、このように構成されたPBXにおける電子機器ユ
ニット2の活性状態における挿抜の際の動作を説明する
すなわち通常時には、挿抜制御回路5は動作せず、各電
子機器ユニット2は所定の制御手順にしたがって共通バ
ス1を介して信号の送受信やシステムの制御を行ってい
る。
ここで、修理、試験等により所定の電子機器ユニット2
を引抜こうとした場合、この引抜きを行なうものく以下
オペレータ)は挿抜制御回路5に対してこのことを知ら
せるための所定のスイッチ(図示せず)を押下する。し
かして、この挿抜制御回路5より各電子機器ユニット2
のCPU3に対し禁止信+36が出力される。
各電子機器ユニット2のCPU3はこの禁止信号6を入
力するとこのことをたとえば割込みや入力ボートを逆じ
て認識する。そして、その際CPU3が共うΦバス1を
使用して他の電子機器ユニット2等と信号の送受信を行
っている場合にはこの認識直後あるいはこの信号の送受
信の最後にCPU3はこれ以降共通バス1を使用しない
すなわちこのCPU3と共通バス1とが閉塞する制御の
流れに入る。また、CPU3が禁止信号6を入力し六二
際に共通バス1を使用していない場合にはその認識直後
からCPU3はこれ以降共通バス1を使用しないすなわ
ちこのCPU3と共通バス1とが閉塞する制御の流れに
入る。
この後、各CPU3はこの閉塞制御の動作を終了すると
共通バス使用禁止受付表示ランプ8を点灯させ、当該C
PU3と共通バス1とが閉塞状態になったことをオペレ
ータに知らしめる。
オペレータは全ての電子機器ユニット2の共通バス使用
禁止受付表示ランプ8が点灯されると、全ての電子機器
ユニット2のCPU3が共通バス1と閉塞されたことを
認識し、すなわち電子機器ユニット2を引抜き可能であ
ることを認識する。
しかしてオペレータは所望とする電子機器ユニット2を
引抜き修理、試験等を行う。
この後、このような修理、試験等が終了し°この電子機
器ユニット2を挿入する場合は、上記した一連の動作に
よりこれら電子機器ユニット2のCPU3と共通バス1
とか閉塞状態にあるとき行う。
なお、ここでこの挿入かなされた電子機器ユニット2に
対しリセット動作が必要である場合はこのとき行なう。
そして、このような電子機器ユニット2の挿入が終了し
た後、オペレータは挿抜制御口N5に対してこのことを
知らせるための所定のスイッチ(図示せず)を押下する
。しかして、この挿抜制御回路5より各電子機器ユニッ
ト2のCPU3に対し許可信号7が出力される。
各電子機器ユニッl−2のCPU3はこの許可信号7を
入ガするとこのことをたとえば割込みや入力ボートを通
じて認識する。そしてCPU3は共通バス1を使用可能
となる制御の流れに入り、この制御が終了するとすなわ
ち共通バス1の使用が可能となると共通バス使用禁止受
付表示ランプ8を消灯させ、当該CPU3が共通バス1
を使用可能になったことをオペレータに知らしめる。
オペレータは全ての共通バス使用禁止受付表示ランプ8
が消灯されると、全ての電子機器ユニット2のCPU3
が共通バス1を使用可能となったことを認識し、すなわ
ち通常の状態に戻ったことを認識する。
このように上述した実施例によれば、共通バス1から電
子機器ユニット2を活性状態で挿抜するときは、各電子
機器ユニット2のCPU3は共通バス1と閉塞状態にあ
るため、従来のようにその挿抜の際に発生する共通バス
1上の電気的擾乱がこれら電子機器ユニット2のCPU
3に影響を及ぼすことはなくなり、データエラーや誤っ
た制御動作が発生することは皆無となる。
[発明の効果コ 以上説明したように本発明の電子機器システムによれば
、電子機器ユニットの挿抜によって生ずる共通バス上の
電気的擾乱の影響が他の電子機器ユニットに波及するこ
とはなくなる。
【図面の簡単な説明】
図面は本発明の一実施例に係るPBXの構成を示すブロ
ック図である。 1・・・・・・・・・共通バス 2・・・・・・・・・電子機器ユニット3・・・・・・
・・・CPU 5・・・・・・・・・挿抜制御回路 出願人      株式会社 東芝 代理人 弁理士  須 山 佐 −

Claims (1)

    【特許請求の範囲】
  1. (1)共通バスと、この共通バスに挿抜可能に接続され
    た複数の電子機器ユニットとを有し、これら電子機器ユ
    ニットの動作状態で所望の電子機器ユニットが前記共通
    バスから挿抜可能とされた電子機器システムにおいて、
    前記電子機器ユニットが前記共通バスに対し閉塞可能と
    され、かつ前記電子機器ユニットの共通バスに対する閉
    塞を制御する制御手段を有することを特徴とする電子機
    器システム。
JP2062288A 1988-01-30 1988-01-30 電子機器システム Pending JPH01196616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2062288A JPH01196616A (ja) 1988-01-30 1988-01-30 電子機器システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2062288A JPH01196616A (ja) 1988-01-30 1988-01-30 電子機器システム

Publications (1)

Publication Number Publication Date
JPH01196616A true JPH01196616A (ja) 1989-08-08

Family

ID=12032339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2062288A Pending JPH01196616A (ja) 1988-01-30 1988-01-30 電子機器システム

Country Status (1)

Country Link
JP (1) JPH01196616A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920707A (en) * 1996-01-29 1999-07-06 Nec Corporation Bus controller and method therefor for supporting a live-line insertion/disconnection in a synchronous bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920707A (en) * 1996-01-29 1999-07-06 Nec Corporation Bus controller and method therefor for supporting a live-line insertion/disconnection in a synchronous bus

Similar Documents

Publication Publication Date Title
RU2122773C1 (ru) Способ разъемного соединения платы интегральной схемы и объединительной платы, подключаемой к источнику питания
US7393248B2 (en) Modular power control system with multipin connectors and airflow conrol module
JP3186938B2 (ja) 外部電源オン/オフ制御システム
JPH01196616A (ja) 電子機器システム
GB2055263A (en) Adjusting protective relays
US20240119023A1 (en) Multicore system and method for communication within the same
JPS5847726B2 (ja) プリント配線板装置
JPS61203824A (ja) 電源装置
CN117706431A (zh) Hdmi设备接口误插检测方法、装置、设备和存储介质
CN116667522A (zh) 具有输入模块和电源供应单元的电源供应组件
US5675646A (en) Method of writing identification number of electronic apparatus
KR100238749B1 (ko) 모듈형 타입의 시스템을 위한 자동 환경 변경장치
KR100195077B1 (ko) 랜의 접속장치
JP3768581B2 (ja) プラント制御装置
KR100642127B1 (ko) 기판점검장비의 전원제어장치 및 방법
JPH06214602A (ja) 信号状態保護方式
JPH02235126A (ja) ユニット誤挿入防止システム
WO2024108514A1 (zh) 保护电路、显示装置和检测方法
JPH0546543A (ja) デイジーチエーン接続回路
JP2548063Y2 (ja) 多分配装置
JP2819686B2 (ja) 選択制御回路
JPH08234880A (ja) 活線挿抜方法
JPH06274252A (ja) 状態表示保持装置
JPH04106601A (ja) 電源供給制御装置
JPS62211881A (ja) 嵌合検出装置