JPH0546543A - デイジーチエーン接続回路 - Google Patents
デイジーチエーン接続回路Info
- Publication number
- JPH0546543A JPH0546543A JP3205982A JP20598291A JPH0546543A JP H0546543 A JPH0546543 A JP H0546543A JP 3205982 A JP3205982 A JP 3205982A JP 20598291 A JP20598291 A JP 20598291A JP H0546543 A JPH0546543 A JP H0546543A
- Authority
- JP
- Japan
- Prior art keywords
- card
- connector
- terminal
- circuit
- chain connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 各スロットを構成する各コネクタにI/Oカ
ードが装着されているか否かを検出する検出手段を有す
るディジーチェーン接続回路の構成を簡略化することを
目的としている。 【構成】 各スロットを構成する各コネクタにそれぞれ
一つのゲート回路を設けると共にI/Oカードにこのゲ
ート回路の一方の端子を接地する接地端子を設けて上記
検出手段を構成したことを特徴としている。 【効果】 機械的検出手段を不要とし、安価で、省スペ
ース、省電力の回路が構成できる。
ードが装着されているか否かを検出する検出手段を有す
るディジーチェーン接続回路の構成を簡略化することを
目的としている。 【構成】 各スロットを構成する各コネクタにそれぞれ
一つのゲート回路を設けると共にI/Oカードにこのゲ
ート回路の一方の端子を接地する接地端子を設けて上記
検出手段を構成したことを特徴としている。 【効果】 機械的検出手段を不要とし、安価で、省スペ
ース、省電力の回路が構成できる。
Description
【0001】
【産業上の利用分野】本発明はコンピュータシステムに
おいて、例えば複数の割込要求を優先処理するためのデ
ィジーチェーン接続回路(daisy chain connection circ
uit)、さらに詳しくは各I/O(入出力)ユニットをI
/Oカードとして装着するディジーチェーン接続回路に
関するものである。
おいて、例えば複数の割込要求を優先処理するためのデ
ィジーチェーン接続回路(daisy chain connection circ
uit)、さらに詳しくは各I/O(入出力)ユニットをI
/Oカードとして装着するディジーチェーン接続回路に
関するものである。
【0002】
【従来の技術】図3はVMEバス等の汎用バスにおける
ディジーチェーン接続を示す概念図であり、このような
ディジーチェーン接続において、あるスロットにI/O
カードが実装されてない場合には、該スロットではディ
ジーチェーン接続をショートさせる必要がある。図4
は、例えば実開平1−164553号公報「ディジーチ
ェーン接続回路」で開示された、従来のこの種の回路の
構成を示すブロック図で、図4において、1〜4はスロ
ットのI/Oコネクタで、着脱可能なカードに組み込ま
れた入出力制御装置(以下、これをI/Oカードと呼
ぶ)が挿入される。5〜7はリレー、5a〜7aは各リ
レー5〜7のリレー接点で、リレー5〜7がON時にこ
れらの接点が開放される。8〜10はマイクロスイッチ
で、コネクタ1〜4にI/Oカードが挿入されたか否か
により開閉動作を行う。BL5〜BL7,BL5a〜B
L7aはそれぞれバスラインを示す。
ディジーチェーン接続を示す概念図であり、このような
ディジーチェーン接続において、あるスロットにI/O
カードが実装されてない場合には、該スロットではディ
ジーチェーン接続をショートさせる必要がある。図4
は、例えば実開平1−164553号公報「ディジーチ
ェーン接続回路」で開示された、従来のこの種の回路の
構成を示すブロック図で、図4において、1〜4はスロ
ットのI/Oコネクタで、着脱可能なカードに組み込ま
れた入出力制御装置(以下、これをI/Oカードと呼
ぶ)が挿入される。5〜7はリレー、5a〜7aは各リ
レー5〜7のリレー接点で、リレー5〜7がON時にこ
れらの接点が開放される。8〜10はマイクロスイッチ
で、コネクタ1〜4にI/Oカードが挿入されたか否か
により開閉動作を行う。BL5〜BL7,BL5a〜B
L7aはそれぞれバスラインを示す。
【0003】図5はI/Oカードの装着と回路の接続を
説明するための図で、図において、図4と同一符号は同
一部分を示し、11は図4に示すコネクタ,リレー,リ
レー接点,スイッチ,バスラインが取り付けられている
バックボード、12はI/Oカードを示す。
説明するための図で、図において、図4と同一符号は同
一部分を示し、11は図4に示すコネクタ,リレー,リ
レー接点,スイッチ,バスラインが取り付けられている
バックボード、12はI/Oカードを示す。
【0004】次に動作について説明する。図5(a)に
示すように、I/Oカード12がコネクタ2へ挿入され
ていない場合には、スイッチ8は閉じた状態にあり、リ
レー5へ電流が流れてリレー5がリレー接点5aを閉じ
た状態で保持する。従って、コネクタ1からの信号A
は、バスラインBL5aからリレー接点5aを経由して
コネクタ2の端子Yに達する。すなわち、コネクタ2で
ディジーチェーン接続をショートさせた状態となる。コ
ネクタ3,4もコネクタ1と同様にI/Oカードが挿入
されていない場合には、リレー接点6a,7aが閉じた
状態に保持され、コネクタ1の信号Aはコネクタ1〜3
を介しコネクタ4の端子Yへ達する。図4はこの状態を
示す。
示すように、I/Oカード12がコネクタ2へ挿入され
ていない場合には、スイッチ8は閉じた状態にあり、リ
レー5へ電流が流れてリレー5がリレー接点5aを閉じ
た状態で保持する。従って、コネクタ1からの信号A
は、バスラインBL5aからリレー接点5aを経由して
コネクタ2の端子Yに達する。すなわち、コネクタ2で
ディジーチェーン接続をショートさせた状態となる。コ
ネクタ3,4もコネクタ1と同様にI/Oカードが挿入
されていない場合には、リレー接点6a,7aが閉じた
状態に保持され、コネクタ1の信号Aはコネクタ1〜3
を介しコネクタ4の端子Yへ達する。図4はこの状態を
示す。
【0005】次に、図5(b)に示すように、I/Oカ
ード12がスロットのコネクタ2に挿入された場合、I
/Oカード12の端部12aによってスイッチ8のレバ
ーが押圧され、スイッチ8が開放され、リレー5への通
電が遮断される。そのためリレー接点5aは開放状態と
なり、コネクタ1からの信号AはバスラインBL5を通
り、コネクタ2の端子Xへ達する。そして、端子Xに達
した信号はI/Oカード12に入り、すなわち、コネク
タ2でI/Oカード12に回路が接続されることとな
り、例えば割り込み優先などの信号処理が行われてI/
Oカード12から同じコネクタ2の端子Yに出力され、
次のコネクタ3の端子Y(コネクタ3にI/Oカードが
挿入されてない場合)あるいはコネクタ3の端子X(コ
ネクタ3にI/Oカードが挿入されている場合)に送ら
れる。次のコネクタ4においても同様に動作する。
ード12がスロットのコネクタ2に挿入された場合、I
/Oカード12の端部12aによってスイッチ8のレバ
ーが押圧され、スイッチ8が開放され、リレー5への通
電が遮断される。そのためリレー接点5aは開放状態と
なり、コネクタ1からの信号AはバスラインBL5を通
り、コネクタ2の端子Xへ達する。そして、端子Xに達
した信号はI/Oカード12に入り、すなわち、コネク
タ2でI/Oカード12に回路が接続されることとな
り、例えば割り込み優先などの信号処理が行われてI/
Oカード12から同じコネクタ2の端子Yに出力され、
次のコネクタ3の端子Y(コネクタ3にI/Oカードが
挿入されてない場合)あるいはコネクタ3の端子X(コ
ネクタ3にI/Oカードが挿入されている場合)に送ら
れる。次のコネクタ4においても同様に動作する。
【0006】以上のようにして、I/Oカードが挿入さ
れていない場合には前段からの信号をそのまま後段に伝
達し、I/Oカードが挿入された場合にはI/Oカード
で前段からの信号に条件処理が行われて後段に伝達され
るディジーチェーンの設定が自動的に行われる。
れていない場合には前段からの信号をそのまま後段に伝
達し、I/Oカードが挿入された場合にはI/Oカード
で前段からの信号に条件処理が行われて後段に伝達され
るディジーチェーンの設定が自動的に行われる。
【0007】
【発明が解決しようとする課題】解決しようとする問題
点は、従来のディジーチェーン接続回路は以上のように
構成されているので、回路を構成する部品点数が多く消
費電力が大きい点にある。すなわち、従来のディジーチ
ェーン接続回路は、各スロットでI/Oカードが挿入さ
れたか否かを検出するためにリレーとスイッチとで構成
された機械的検出手段を設けており、そのため回路を構
成する部品点数が多くなり、安定した動作に欠け、消費
電力が大きい等の問題点があった。なお、上述の公報
(実開平1−164553号)において、発光素子と受
光素子とを組み合わせた光学的検出手段を用いる例が開
示されているが、この場合でも機械的動作を無くしただ
けで、部品点数が多く高価で消費電力も大きいという問
題が依然として残る。
点は、従来のディジーチェーン接続回路は以上のように
構成されているので、回路を構成する部品点数が多く消
費電力が大きい点にある。すなわち、従来のディジーチ
ェーン接続回路は、各スロットでI/Oカードが挿入さ
れたか否かを検出するためにリレーとスイッチとで構成
された機械的検出手段を設けており、そのため回路を構
成する部品点数が多くなり、安定した動作に欠け、消費
電力が大きい等の問題点があった。なお、上述の公報
(実開平1−164553号)において、発光素子と受
光素子とを組み合わせた光学的検出手段を用いる例が開
示されているが、この場合でも機械的動作を無くしただ
けで、部品点数が多く高価で消費電力も大きいという問
題が依然として残る。
【0008】本発明はかかる課題を解決するためになさ
れたもので、機械的な部品を無くし部品点数を減らして
安価で消費電力の低減が図れると共に、安定した動作を
行わせることができるディジーチェーン接続回路を得る
ことを目的としている。
れたもので、機械的な部品を無くし部品点数を減らして
安価で消費電力の低減が図れると共に、安定した動作を
行わせることができるディジーチェーン接続回路を得る
ことを目的としている。
【0009】
【課題を解決するための手段】本発明にかかわるディジ
ーチェーン接続回路は、各スロットを構成する各コネク
タにそれぞれ一つのゲート回路を設けると共にI/Oカ
ードにこのゲート回路の一方の端子を接地する接地端子
を設けたことを特徴とする。
ーチェーン接続回路は、各スロットを構成する各コネク
タにそれぞれ一つのゲート回路を設けると共にI/Oカ
ードにこのゲート回路の一方の端子を接地する接地端子
を設けたことを特徴とする。
【0010】
【作用】本発明においては、各スロットを構成する各コ
ネクタにそれぞれ一つのゲート回路を設けると共にI/
Oカードにこのゲート回路の一方の端子を接地する接地
端子を設けることにより、コネクタにI/Oカードが挿
入されない場合には該コネクタをショートし、該コネク
タにI/Oカードが挿入された場合には該I/Oカード
で信号処理を行うディジーチェーンの設定を自動的に行
えることになる。
ネクタにそれぞれ一つのゲート回路を設けると共にI/
Oカードにこのゲート回路の一方の端子を接地する接地
端子を設けることにより、コネクタにI/Oカードが挿
入されない場合には該コネクタをショートし、該コネク
タにI/Oカードが挿入された場合には該I/Oカード
で信号処理を行うディジーチェーンの設定を自動的に行
えることになる。
【0011】なお、上述の先行技術の他に、ディジーチ
ェーンに関する先行技術としては、例えば特開昭60−
84653号「デージーチェーン形割込要求回路」に開
示されるような、各I/Oユニットの電源をバックアッ
プするためリレーを設けた発明、特開昭61−1601
07号「プログラマブルコントローラのI/Oカード選
択方式」に開示されるような、必要な場合にスロットの
順番を無視したI/Oカードの選択を行う発明などが存
在する。
ェーンに関する先行技術としては、例えば特開昭60−
84653号「デージーチェーン形割込要求回路」に開
示されるような、各I/Oユニットの電源をバックアッ
プするためリレーを設けた発明、特開昭61−1601
07号「プログラマブルコントローラのI/Oカード選
択方式」に開示されるような、必要な場合にスロットの
順番を無視したI/Oカードの選択を行う発明などが存
在する。
【0012】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図1は本発明の一実施例を示すブロック図で、図
1はにおいて、1〜4は各スロットのI/Oコネクタ
で、着脱可能なカードに組み込まれた入出力制御装置
(以下、これをI/Oカードと呼ぶ)が挿入される。1
5〜17は各スロット毎に一つ設けられたゲート回路、
X,Y,Zはそれぞれのゲート回路の各端子と接続され
るコネクタ上の端子を示す。
する。図1は本発明の一実施例を示すブロック図で、図
1はにおいて、1〜4は各スロットのI/Oコネクタ
で、着脱可能なカードに組み込まれた入出力制御装置
(以下、これをI/Oカードと呼ぶ)が挿入される。1
5〜17は各スロット毎に一つ設けられたゲート回路、
X,Y,Zはそれぞれのゲート回路の各端子と接続され
るコネクタ上の端子を示す。
【0013】図2は本実施例におけるI/Oカードの構
成例を示す図で、図において、20は各スロットのコネ
クタに挿入されるI/Oカード、21はI/Oカード2
0内のゲート回路、22はI/Oカード20内の処理回
路、23〜25はそれぞれ信号線で、23はコネクタの
端子Xに対応するI/Oカード20の端子xに接続され
前段からの信号を入力する信号線、24は処理回路22
で条件処理された信号を端子yに対応するコネクタの端
子Yへ送出する信号線、25は接地線で端子zに接続さ
れ、コネクタにI/Oカード20が挿入されたときコネ
クタの端子Zを接地する信号線である。
成例を示す図で、図において、20は各スロットのコネ
クタに挿入されるI/Oカード、21はI/Oカード2
0内のゲート回路、22はI/Oカード20内の処理回
路、23〜25はそれぞれ信号線で、23はコネクタの
端子Xに対応するI/Oカード20の端子xに接続され
前段からの信号を入力する信号線、24は処理回路22
で条件処理された信号を端子yに対応するコネクタの端
子Yへ送出する信号線、25は接地線で端子zに接続さ
れ、コネクタにI/Oカード20が挿入されたときコネ
クタの端子Zを接地する信号線である。
【0014】次に本実施例の動作について説明する。始
めに、図1においてI/Oカード20がコネクタ2に挿
入されていない場合について説明する。コネクタ2の端
子Zは、I/Oカード20が挿入されていないため開放
状態でHIGHレベルとなっており、ゲート15は開放
され、信号Aはゲート15を通過してコネクタ2の端子
Yに到達する。すなわち、コネクタ2はショートした状
態となる。コネクタ3,4もコネクタ1と同様にI/O
カードが挿入されていない場合には、ゲート16,17
がそれぞれ開放され、コネクタ2の端子Yに到達した信
号Aは、ゲート16および17を通過してコネクタ4の
端子Yへ到達する。
めに、図1においてI/Oカード20がコネクタ2に挿
入されていない場合について説明する。コネクタ2の端
子Zは、I/Oカード20が挿入されていないため開放
状態でHIGHレベルとなっており、ゲート15は開放
され、信号Aはゲート15を通過してコネクタ2の端子
Yに到達する。すなわち、コネクタ2はショートした状
態となる。コネクタ3,4もコネクタ1と同様にI/O
カードが挿入されていない場合には、ゲート16,17
がそれぞれ開放され、コネクタ2の端子Yに到達した信
号Aは、ゲート16および17を通過してコネクタ4の
端子Yへ到達する。
【0015】次に図2に示すI/Oカード20がコネク
タ2に挿入された場合について説明する。I/Oカード
20の端子zは接地(LOWレベルを含む)されている
ので、I/Oカード20が挿入されることによってコネ
クタ2の端子Zが接地され、ゲート15が閉じる。従っ
て、信号AはバスラインBL5を通ってコネクタ2の端
子Xに接続され、I/Oカード20の端子xからゲート
21および処理回路22へ入力され、条件処理が行われ
て端子yからコネクタ2の端子Yへ送出される。すなわ
ち、信号AはバスラインBL5−コネクタ2の端子X−
I/Oカード20の端子x−処理回路22−I/Oカー
ド20の端子y−コネクタ2の端子Yの経路を経て次段
のゲート16の一つの入力端子に到達する。そして、コ
ネクタ3,4にI/Oカードが挿入されていない場合に
は、上記同様に、コネクタ2の端子Yからの信号Aは、
コネクタ3,4をショートしてコネクタ4の端子Yまで
達する。なお、コネクタ2にI/Oカード20の挿入が
なく、コネクタ3またはコネクタ4にI/Oカード20
が挿入された場合もコネクタ2がショートし、コネクタ
3またはコネクタ4で条件処理が行われることは上記同
様である。
タ2に挿入された場合について説明する。I/Oカード
20の端子zは接地(LOWレベルを含む)されている
ので、I/Oカード20が挿入されることによってコネ
クタ2の端子Zが接地され、ゲート15が閉じる。従っ
て、信号AはバスラインBL5を通ってコネクタ2の端
子Xに接続され、I/Oカード20の端子xからゲート
21および処理回路22へ入力され、条件処理が行われ
て端子yからコネクタ2の端子Yへ送出される。すなわ
ち、信号AはバスラインBL5−コネクタ2の端子X−
I/Oカード20の端子x−処理回路22−I/Oカー
ド20の端子y−コネクタ2の端子Yの経路を経て次段
のゲート16の一つの入力端子に到達する。そして、コ
ネクタ3,4にI/Oカードが挿入されていない場合に
は、上記同様に、コネクタ2の端子Yからの信号Aは、
コネクタ3,4をショートしてコネクタ4の端子Yまで
達する。なお、コネクタ2にI/Oカード20の挿入が
なく、コネクタ3またはコネクタ4にI/Oカード20
が挿入された場合もコネクタ2がショートし、コネクタ
3またはコネクタ4で条件処理が行われることは上記同
様である。
【0016】以上のようにして、I/Oカードが挿入さ
れてない場合には前段からの信号をそのまま後段に伝達
し、I/Oカードが挿入された場合にはI/Oカードで
前段からの信号に条件処理を行って後段に伝達するディ
ジーチェーンの設定を自動的に行え、しかも各コネクタ
にゲート回路および端子一つと、I/Oカードに接地端
子一つを設けるだけで、電気信号処理により実現でき
る。
れてない場合には前段からの信号をそのまま後段に伝達
し、I/Oカードが挿入された場合にはI/Oカードで
前段からの信号に条件処理を行って後段に伝達するディ
ジーチェーンの設定を自動的に行え、しかも各コネクタ
にゲート回路および端子一つと、I/Oカードに接地端
子一つを設けるだけで、電気信号処理により実現でき
る。
【0017】
【発明の効果】以上説明したように本発明のディジーチ
ェーン接続回路は、各コネクタに一つのゲート回路とI
/Oカードに接地端子とを設けるだけでI/Oカード挿
入の有無を検出でき、機械的検出手段を不要として、安
価で、省スペース、省電力の回路を構成できる利点があ
る。
ェーン接続回路は、各コネクタに一つのゲート回路とI
/Oカードに接地端子とを設けるだけでI/Oカード挿
入の有無を検出でき、機械的検出手段を不要として、安
価で、省スペース、省電力の回路を構成できる利点があ
る。
【図1】本発明の一実施例を示すブロック図である。
【図2】本実施例におけるI/Oカードの構成例を示す
図である。
図である。
【図3】ディジーチェーン接続を示す概念図である。
【図4】従来の回路の構成を示すブロック図である。
【図5】I/Oカードの装着と回路の接続を説明するた
めの図である。
めの図である。
1〜4 コネクタ 15〜17 ゲート回路 20 I/Oカード 23 入力端子線 24 出力端子線 25 ゲート制御線 X,Y,Z 各コネクタの端子 x,y,z I/Oカードの端子
Claims (1)
- 【請求項1】 各スロットを構成する各コネクタにI/
Oカードが装着されているか否かを検出する検出手段を
有するディジーチェーン接続回路(daisychain connecti
on circuit)において、 各スロットを構成する各コネクタにそれぞれ一つのゲー
ト回路を設けると共にI/Oカードにこのゲート回路の
一方の端子を接地する接地端子を設けて上記検出手段を
構成し、 装着されるI/Oカードの有無に応じてディジーチェー
ン接続の設定が自動的に行われるようにしたことを特徴
とするディジーチェーン接続回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3205982A JPH0546543A (ja) | 1991-08-16 | 1991-08-16 | デイジーチエーン接続回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3205982A JPH0546543A (ja) | 1991-08-16 | 1991-08-16 | デイジーチエーン接続回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0546543A true JPH0546543A (ja) | 1993-02-26 |
Family
ID=16515942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3205982A Pending JPH0546543A (ja) | 1991-08-16 | 1991-08-16 | デイジーチエーン接続回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0546543A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6059364A (en) * | 1994-12-13 | 2000-05-09 | British Airways Plc | Seating unit |
EP2268013A2 (en) | 2009-06-18 | 2010-12-29 | Onkyo Corporation | AV system, power feeding apparatus and power receiving apparatus |
JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
-
1991
- 1991-08-16 JP JP3205982A patent/JPH0546543A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6059364A (en) * | 1994-12-13 | 2000-05-09 | British Airways Plc | Seating unit |
US6209956B1 (en) | 1994-12-13 | 2001-04-03 | British Airways Plc | Seating unit |
EP2268013A2 (en) | 2009-06-18 | 2010-12-29 | Onkyo Corporation | AV system, power feeding apparatus and power receiving apparatus |
EP2268013A3 (en) * | 2009-06-18 | 2011-04-13 | Onkyo Corporation | AV system, power feeding apparatus and power receiving apparatus |
US8450873B2 (en) | 2009-06-18 | 2013-05-28 | Onkyo Corporation | AV system, power feeding apparatus and power receiving apparatus |
JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2122773C1 (ru) | Способ разъемного соединения платы интегральной схемы и объединительной платы, подключаемой к источнику питания | |
US5636347A (en) | Computer card insertion detection circuit | |
US6806591B2 (en) | Method of shutting down a pluggable electrical unit | |
US4333719A (en) | Multiple flash adaptor | |
JP3186938B2 (ja) | 外部電源オン/オフ制御システム | |
US4224684A (en) | Receive/bypass circuit for subsystems in polling system | |
JPH0546543A (ja) | デイジーチエーン接続回路 | |
US6661236B2 (en) | Method of initializing a pluggable electrical unit | |
TW356524B (en) | A test board which can test IC devices operating in either merged data output mode or standard mode | |
EP0414014B1 (en) | Semiconductor device and method of testing the same | |
US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
JPS6227409B2 (ja) | ||
EP1210654A1 (en) | Agile mode for modbus network protocol | |
JPH0258822B2 (ja) | ||
KR970007000B1 (ko) | 전자기기의 카드 전원 및 신호전달 제어장치 | |
JPH06332591A (ja) | ディスプレイ | |
JP2830486B2 (ja) | 通信装置 | |
KR100422142B1 (ko) | 킵폰 시스템의 전압체킹장치 | |
KR0175057B1 (ko) | 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치 | |
KR100318929B1 (ko) | 키폰시스템에서클럭자동절체회로 | |
JPH0764674A (ja) | 情報処理装置用増設ボード | |
JPS60531A (ja) | デ−タ入力装置 | |
JPH08202474A (ja) | コネクタ接続検出回路 | |
GB2210519A (en) | Relay-controlled electrical flasher unit | |
JPH0241260B2 (ja) |