JP3293647B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3293647B2
JP3293647B2 JP05398892A JP5398892A JP3293647B2 JP 3293647 B2 JP3293647 B2 JP 3293647B2 JP 05398892 A JP05398892 A JP 05398892A JP 5398892 A JP5398892 A JP 5398892A JP 3293647 B2 JP3293647 B2 JP 3293647B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor
layer
semiconductor layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05398892A
Other languages
English (en)
Other versions
JPH05259130A (ja
Inventor
愼一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05398892A priority Critical patent/JP3293647B2/ja
Publication of JPH05259130A publication Critical patent/JPH05259130A/ja
Application granted granted Critical
Publication of JP3293647B2 publication Critical patent/JP3293647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、微細加工が困難な高性
能半導体装置の加工を容易にする製造方法に関するもの
である。
【0002】
【従来の技術】半導体材料の選択は、半導体装置の高性
能化を図る上で重要な鍵の一つとなっており、従来の半
導体装置へ新しい異種材料を導入する試みがなされてい
る。シリコン半導体装置へのシリコン・ゲルマニウム混
晶(SiX Ge1-X )の導入や、ガリウム砒素(GaA
s)半導体装置へのインジウムガリウム砒素混晶(In
X Ga1-X As)やゲルマニウム(Ge)の導入など数
多くの例があるが、これら新材料の導入が、キャリア輸
送の改善や寄生抵抗の低減など最近の高性能半導体装置
の性能向上において果す役割はきわめて大きい。一方、
異種材料の導入であるため材料加工特性の変化も考慮に
入れる必要があり、材料の特性を充分活用するために新
たな製造工程を開発する必要がある。その際、なるべく
従来の半導体製造装置を用いることにより製造コストを
抑えることが望ましい。
【0003】図8から図10を用いて、上記のような新
材料を導入した半導体装置製造方法の従来例としてヘテ
ロ接合バイポーラトランジスタ(HBT)の製造工程を
説明する。
【0004】図8(a)において、半絶縁性GaAs基
板ウエハ1の上に、MBEによりn+ −GaAs(シリ
コン不純物ドーピング濃度:5×1018cm-3)からな
る厚み5000オングストロームのサブコレクタ層2、
- −GaAs(シリコン不純物ドーピング濃度:5×
1016cm-3)からなる厚み5000オングストローム
のコレクタ層3、p+ −GaAs(ベリリウム不純物ド
ーピング濃度:2×1019cm-3)からなる厚み100
0オングストロームのベース層4、N−Al0.3 Ga
0.7 As(シリコン不純物ドーピング濃度:5×1017
cm-3)からなる厚み2500オングストロームのエミ
ッタ層53、n+ −GaAs(シリコン不純物ドーピン
グ濃度:5×1018cm-3)からなる厚み1500オン
グストロームの高濃度エミッタ層52、さらにn+ −I
X Ga1-X As(シリコン不純物ドーピング濃度:2
×1019cm-3)からなる厚み1000オングストロー
ムのエミッタコンタクト層52を順次成長している。最
後のエミッタコンタクト層51において、InAs組成
Xは結晶の成長に従い0から0.5に変化している。次
にスパッタ蒸着によりウエハ上に2000オングストロ
ームの耐熱性電極材WSiを成膜・加工し、ノンアロイ
型エミッタ電極6eを形成する。
【0005】InX Ga1-X As混晶(以下InGaA
sと略す)は、AlGaAs/GaAs HBTのエミ
ッタ抵抗を低減することを目的として導入され、シリコ
ンなどのn型不純物の固溶限界濃度がGaAsよりも高
い上、ショットキー障壁高さがGaAsよりも低いこと
が特徴である。従ってInGaAsエミッタコンタクト
層導入以前のn+ −GaAs高濃度エミッタ層へのアロ
イ型電極と比較して、熱的安定性、接触抵抗とも優れて
いる。
【0006】次に、図8(b)において、ベース層4を
露出するために、燐酸、過酸化水素水、水からなるエッ
チング液を用い、エミッタ電極6eをマスクとしてエミ
ッタの各層51,52,53をエッチングする。しかし
ながら、エッチング液のInGaAsに対するエッチン
グ速度がGaAsやAl0.3 Ga0.7 As(以下AlG
aAsと略す)に対するエッチング速度よりも早いこ
と、エミッタ電極とInGaAs層との密着性が弱いこ
との理由から、横方向からのエッチングが進み、エミッ
タ電極とInGaAsエミッタコンタクト層との接触面
積が減少しエミッタ抵抗がかえって増大する結果とな
る。そこで図9(a)〜(c)において、エミッタ電極
の有効接触面積を減少させないようにドライエッチング
を用いたHBT製造工程の従来例を示す。
【0007】図9(a)において、図8に示した従来例
と同様にGaAs基板上に成長したHBTの結晶層の上
にタングステンシリサイド(WSi)からなるエミッタ
電極6eを形成する。次に図9(b)において、エミッ
タ電極6eをマスクとしてアルゴン(Ar)ガス・イオ
ンミリング装置でInGaAsエミッタコンタクト層を
エッチング(図中8p)する。次に図9(c)におい
て、電子サイクロトン共鳴(ECR)によりプラズマ室
で発生した塩素(Cl2 )の活性化イオン(ラジカル)
を400ボルトの引出し電圧で加速して半導体基板に照
射する反応性イオンビームエッチング(RIBE)装置
を用い、残るGaAs高濃度エミッタ層52とAlGa
Asエミッタ層53を連続エッチング(図中8c)して
ベース層4を露出する。以上のようにドライエッチング
を用いることにより、電極に対する横方向エッチングの
殆どない精度の高い微細加工が可能になり、従ってIn
GaAsエミッタコンタクト層の有効性が失われない。
【0008】上記の従来例において、InGaAsエミ
ッタコンタクト層51をエッチングにイオンミリングを
用いたのは、RIBEのようにラジカルによる化学反応
的なエッチングを主要なエッチング機構とするエッチン
グではInGaAs層がエッチングされないためであ
る。すなわち、上記の例では塩素のラジカルがInGa
Asと反応生成する物質の中でInClX は、GaCl
X などと比較して高い沸点を有するため表面堆積したI
nClX がエッチングの進行を妨げることが知られてい
る。一方、イオンミリングは構成元素を物理的にスパッ
タリングする物理的エッチングであるので、InGaA
sのようなインジウム化合物もエッチングが可能であ
る。
【0009】
【発明が解決しようとする課題】しかしながら、イオン
ミリングのような物理的エッチングには、化学反応エッ
チングにはないエッチング特性があるために、上記のよ
うな適用の仕方は必ずしも半導体装置の微細加工には適
していない。図10を用いて物理的エッチングに見られ
るマスク周辺の異常エッチング効果を説明する。図にお
いて、図9と同様の半導体基板の上に電極6eを設け
て、イオンミリング法によりアルゴンイオンビーム(図
中8p)を基板に対して垂直に照射する。現実のエッチ
ングマスク(この場合電極6e)は、マスク側面がマス
ク面との間になす角度θ(図中10)はθ=90°では
なくθ<90°であるために、イオンビームの中でマス
ク側面に入射した成分(図中8r)はマスク側面で反射
されエッチングマスク近傍の半導体基板に衝突する。そ
の結果、エッチングマスク周囲には側面から反射された
イオンビームと直接入射したイオンビームの両成分が照
射され、マスクから離れた場所よりもエッチング速度が
速くなる。その結果マスク周囲に溝(図中9)の生じる
現象が、物理的エッチングに特有の異常エッチング効果
である。
【0010】図9に示した上記従来例では、始めにイオ
ンミリングを用いているために、その後異常エッチング
効果のない化学反応エッチングを用いたとしてもマスク
周囲の溝はそのまま残ってしまう。図9(c)におい
て、化学反応エッチングでベース層露出を完了した段階
では、エミッタ周囲のベース層が薄くなり、ベース抵抗
の増大、あるいはベース層切断という事態を来たす(図
中の9)。
【0011】本発明の目的は、上記の問題点を解決し、
半導体装置の特定の半導体層に対して物理的なエッチン
グを行っても半導体装置の性能や信頼性を劣化させるこ
とがなく、またコストの上がらない、半導体装置の製造
方法を提供することにある。
【0012】
【課題を解決するための手段】本発明は、半導体基板上
に少なくとも三層の半導体層が積層された半導体装置で
あり、上層から順に第1の半導体層、第2の半導体層お
よび第3の半導体層の各半導体層を含む半導体装置の製
造工程において、エッチングイオンの運動エネルギーに
より半導体構成元素を脱離させる物理的エッチングを主
要なエッチング機構とする第1のエッチングを用いて、
前記第1の半導体層を除去する工程と、次いでエッチン
グイオンと半導体構成元素との反応生成物を脱離させる
化学反応エッチングが前記第1のエッチングと比較して
主要なエッチング機構であり、かつ前記第3の半導体層
に対して前記第2の半導体層を選択的にエッチングする
第2のエッチングを用いて、前記第3の半導体層を全面
的に露出させる工程とを含むことを特徴とする。
【0013】また本発明は、半導体基板上に少なくとも
二層の半導体層が積層された半導体装置であり、上層か
ら順に第1の半導体層、第2の半導体層の各半導体層を
含む半導体装置の製造工程において、前記第1の半導体
層にエッチングマスクを設け、エッチングイオンの運動
エネルギーにより半導体構成元素を脱離させる物理的エ
ッチングを主要なエッチング機構とする第1のエッチン
グを用いて前記エッチングマスクを設けた部分以外の
1の半導体層を厚さ方向に一部除去する工程と、次いで
前記除去して残る第1の半導体層を前記第2の半導体層
に対して選択的に除去する湿式エッチングを用いて、前
記第2の半導体層のうち前記エッチングマスクを設けた
部分以外を全面的に露出する工程とを含むことを特徴と
する。
【0014】
【作用】物理的なエッチングを行った半導体表面を化学
反応的にエッチングし、エッチングを一定の半導体層で
自動停止させるので、物理的エッチングで生じたマスク
周囲の溝を取り除くことが可能になる。化学反応的なド
ライエッチングが困難な半導体層を含む半導体装置も、
従来の物理的および化学反応的なエッチング装置を組み
合わせて加工できるので安価なコストで、高性能半導体
装置の製造が可能になる。
【0015】
【実施例】図1,図2を用いて本発明の第1の実施例を
示す。
【0016】図1(a),(b)に関しては図9
(a),(b)と全く同じである。本発明の実施例で
は、イオンミリングによりInGaAsエミッタコンタ
クト層51を物理的にエッチング(図中8p)した後、
図1(c)において高濃度GaAsエミッタ層52をC
Cl2 2 ガスを用いた反応性イオンエッチング(RI
E)により化学反応的にエッチングする(図中8c)。
AlGaAsエミッタ層53が表出するのはエッチング
マスク周辺の溝において最も速いが、AlGaAsの露
出後はAlGaAs表面に生じるアルミニウム弗化物の
蒸気圧が高いためエッチングが停止する。さらにエッチ
ングを続け、全面的にAlGaAsが表出するとエミッ
タ周辺の溝は消滅する。
【0017】次に図2(d)において、エミッタ電極6
eとInGaAsエミッタ層51、高濃度GaAsエミ
ッタ層52に酸化硅素膜からなる側壁を形成し、燐酸、
過酸化水素水、水からなるエッチング液によりAlGa
Asエミッタ層53をエッチングしてベース層4を露出
する。このとき、エミッタ電極6eの周囲には溝がない
ので、ベース層4が薄くなったり、切断されることは起
きない。また、ドライエッチングで加工したInGaA
sエミッタコンタクト層は、側壁で保護されるので、ウ
ェットエッチングにより側面からエッチングされること
はない。次にエミッタ電極6eの上からチタン500オ
ングストローム、白金500オングストローム、金10
00オングストロームという膜厚構成の金属膜を蒸着
し、ベース電極6bをエミッタに対して自己整合的に形
成する。
【0018】最後に図2(e)において、コレクタ層3
をエッチングしサブコレクタ層2を表出してコレクタ電
極6cを形成するとHBTが完了する。
【0019】上記の実施例において、InGaAsエミ
ッタ層51をエッチングする手段としてイオンミリング
を用いたが、例えばRIBE装置にCCl2 2 /A
r、Cl2 /Arなど反応性ガスと不活性ガスとの混合
ガスを導入したイオンビーム・アシスト・エッチング
(IBAE)法を用い、InGaAs層のエッチングが
終了したら、不活性ガスの導入を停止して通常の化学反
応ドライエッチングに切り替えてもよい。この場合、同
じエッチング室の中で連続してエッチングを行える利点
がある。IBAE法における不活性ガスは、半導体表面
に生じた反応生成物をスパッタして除去する役割をもっ
ており、物理的エッチングに助けられた化学反応エッチ
ングである。しかし、物理的なエッチング機構を持つ以
上、マスク周辺の異常エッチングは無視できないので、
本発明の製造方法が有効になる。ドライエッチング装置
としては、RIBEの他のRIE、マグネトロン・イオ
ン・エッチング(MIE)などが考えられる。
【0020】次に図3,図4を用いて、本発明第2の実
施例を説明する。
【0021】図3(a)において、半絶縁性InP基板
ウエハ1の上に、MBEによりn+−In0.53Ga0.47
As(シリコン不純物ドーピング濃度:1×1019cm
-3、以下InGaAsと略す。)からなる厚み5000
オングストロームのサブコレクタ層2、n- −InGa
As(シリコン不純物ドーピング濃度:5×1016cm
-3)からなる厚み5000オングストロームのコレクタ
層3、p+ −InGaAs(ベリリウム不純物ドーピン
グ濃度:2×1019cm-3)からなる厚み1000オン
グストロームのベース層4、N−In0.52Al0.48As
(シリコン不純物ドーピング濃度:5×1017cm-3
以下InAlAsと略す。)からなる厚み3000オン
グストロームのエミッタ層52、n+ −InGaAs
(シリコン不純物ドーピング濃度:1×1019cm-3
からなる厚み2000オングストロームの高濃度エミッ
タコンタクト層51を順次成長し、InP/InGaA
sHBTのエピ構造が構成されている。続いてスパッタ
蒸着によりウエハ上に2000オングストロームの耐熱
性電極材WSiを成膜・加工し、ノンアロイ型エミッタ
電極6eを形成する。
【0022】次に図3(b)において、エミッタ電極6
eをマスクとしてアルゴン(Ar)ガス・イオンミリン
グ装置でInGaAsエミッタコンタクト層51をエッ
チングし、InPエミッタ層52層を露出する。
【0023】次に図3(c)において、塩酸と燐酸の混
合液を用いてInPエミッタ層52をエッチングする。
このエッチング液はInGaAsをエッチングしないの
で、エミッタコンタクト層51の側面エッチングの心配
がなく、またベース層4でエッチングは自動停止する。
従ってイオンミリングで生じた溝9はベース層4が完全
に露出した段階で消滅し、溝の影響はベース層4まで及
ばない。
【0024】次に図4(d)において、エミッタ電極6
eの上からチタン500オングストローム、白金500
オングストローム、金1000オングストロームという
膜厚構成の金属膜を蒸着し、ベース電極6bをエミッタ
に対して自己整合的に形成する。
【0025】最後に図4(e)において、コレクタ層3
をエッチングしてサブコレクタ層2を表出してコレクタ
電極6cを形成すると、InP/InGaAs HBT
が完了する。
【0026】次に図5,図6を用いて、本発明第3の実
施例を説明する。図5(a)は図3(a)と同じであ
る。図5(b)において、エミッタ電極6eをマスクと
してアルゴンガス・イオンミリング装置でInGaAs
エミッタコンタクト層51を約1500オングストロー
ムエッチング(図中8p)する。
【0027】次に図5(c)において、エミッタ電極6
eの周囲に酸化硅素膜からなる側壁を形成し、燐酸、過
酸化水素水、水からなるエッチング液を用いて残る約5
00オングストロームのInGaAs層を除去してIn
Pエミッタ層52を露出する。エッチングはInP表面
で自動停止するので、イオンミリングで生じた溝9は消
滅する。
【0028】以下、図6(d),(e)においては、図
4(d),(e)と同様にしてInP/InGaAs
HBTが完了する。
【0029】この実施例においてInGaAsエミッタ
コンタクト層51をウェットエッチングするときは、側
壁で保護されているので側面エッチングは全く入らな
い。しかし、図7(a)〜(c)にかけて示す第4の実
施例のようにInGaAsエミッタコンタクト層51の
大部分がドライエッチングでエッチングされる場合は、
側壁を設けないで残るInGaAsエミッタ層51を短
時間ウェットエッチングしても側面エッチングは無視で
き、図5,図6に示したのと同様にHBTが製造でき
る。
【0030】上記の実施例では、物理エッチングでエッ
チングする対象はInGaAsであったが、これに限ら
ず、例えばInP基板上、あるいはGaAs基板上のI
nAs、またGaAs基板上のゲルマニウム(Ge)な
どでもよい。また、半導体装置としてHBTを例にとっ
て本発明の実施例を説明したが、電界効果トランジスタ
(FET)系の半導体装置でもよい。
【0031】
【発明の効果】本発明により、半導体の微細加工に用い
られている化学反応的なドライエッチングではエッチン
グが困難な半導体層を含む半導体装置でも、物理的なド
ライエッチングとエッチング選択性をもつ化学反応的ド
ライエッチングまたはウェットエッチングとを組み合わ
せることにより、精度のよい加工が容易になる。また、
従来の製造装置の組合せで加工できることから安価なコ
ストで製造可能になる。本発明により、従来エッチング
が困難であった異種半導体材料を新たに導入して半導体
装置を高性能化させることが可能になる。
【図面の簡単な説明】
【図1】第1の実施例を示すHBT製造工程図である。
【図2】第1の実施例を示すHBT製造工程図である。
【図3】第2の実施例を示すHBT製造工程図である。
【図4】第2の実施例を示すHBT製造工程図である。
【図5】第3の実施例を示すHBT製造工程図である。
【図6】第3の実施例を示すHBT製造工程図である。
【図7】第4の実施例を示すHBT製造工程図である。
【図8】従来例を示すHBT製造工程図である。
【図9】従来例を示すHBT製造工程図である。
【図10】物理的エッチングの問題点を示す断面図であ
る。
【符号の説明】
1 半導体基板 2 サブコレクタ層 3 コレクタ層 4 ベース層 51 第1のエミッタ層 52 第2のエミッタ層 53 第3のエミッタ層 6e,6b,6c 電極 7 側壁 8p 物理的エッチングイオン 8c 化学反応エッチングイオン 8r マスク側面で反射したエッチングイオン 9 マスク周囲の溝 10 エッチングマスク側面と上面のなす角度

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に少なくとも三層の半導体層
    が積層された半導体装置であり、上層から順に第1の半
    導体層、第2の半導体層および第3の半導体層の各半導
    体層を含む半導体装置の製造工程において、 エッチングイオンの運動エネルギーにより半導体構成元
    素を脱離させる物理的エッチングを主要なエッチング機
    構とする第1のエッチングを用いて、前記第1の半導体
    層を除去する工程と、 次いでエッチングイオンと半導体構成元素との反応生成
    物を脱離させる化学反応エッチングが前記第1のエッチ
    ングと比較して主要なエッチング機構であり、かつ前記
    第3の半導体層に対して前記第2の半導体層を選択的に
    エッチングする第2のエッチングを用いて、前記第3の
    半導体層を全面的に露出させる工程とを含むことを特徴
    とする半導体の製造方法。
  2. 【請求項2】半導体基板上に少なくとも二層の半導体層
    が積層された半導体装置であり、上層から順に第1の半
    導体層、第2の半導体層の各半導体層を含む半導体装置
    の製造工程において、 前記第1の半導体層にエッチングマスクを設け、エッチ
    ングイオンの運動エネルギーにより半導体構成元素を脱
    離させる物理的エッチングを主要なエッチング機構とす
    る第1のエッチングを用いて前記エッチングマスクを設
    けた部分以外の第1の半導体層を厚さ方向に一部除去す
    る工程と、 次いで前記除去して残る第1の半導体層を前記第2の半
    導体層に対して選択的に除去する湿式エッチングを用い
    て、前記第2の半導体層のうち前記エッチングマスクを
    設けた部分以外を全面的に露出する工程とを含むことを
    特徴とする半導体装置の製造方法。
JP05398892A 1992-03-13 1992-03-13 半導体装置の製造方法 Expired - Fee Related JP3293647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05398892A JP3293647B2 (ja) 1992-03-13 1992-03-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05398892A JP3293647B2 (ja) 1992-03-13 1992-03-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05259130A JPH05259130A (ja) 1993-10-08
JP3293647B2 true JP3293647B2 (ja) 2002-06-17

Family

ID=12958007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05398892A Expired - Fee Related JP3293647B2 (ja) 1992-03-13 1992-03-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3293647B2 (ja)

Also Published As

Publication number Publication date
JPH05259130A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
JP3294411B2 (ja) 半導体装置の製造方法
US4977100A (en) Method of fabricating a MESFET
JPH10107213A (ja) 半導体装置及びその製造方法
JP2002170829A (ja) ヘテロ接合型バイポーラトランジスタ及びその製造方法
JP3293647B2 (ja) 半導体装置の製造方法
JPH06132298A (ja) 半導体装置の製造方法
JP3119248B2 (ja) 電界効果トランジスタおよびその製造方法
US5960269A (en) Method for manufacturing a field effect transistor using an auxiliary layer deposited at a very flat incident angle
JP2001110818A (ja) 半導体装置及びその製造方法
JPH01244666A (ja) 半導体装置の製造方法
JPH0936133A (ja) 半導体装置およびその製造方法
JPH0797635B2 (ja) 半導体装置の製造方法
JP3109279B2 (ja) 半導体装置の製造方法
JP2914022B2 (ja) ゲート電極の形成方法
JP2551315B2 (ja) 半導体装置の製造方法
JP3225902B2 (ja) 半導体装置の製造方法
JP2790104B2 (ja) 電界効果トランジスタの製造方法
JP3018662B2 (ja) 電界効果トランジスタの製造方法
JP3222556B2 (ja) 電極形成方法
JPH01251669A (ja) 電界効果トランジスタの製造方法
JPH0793429B2 (ja) 半導体装置の製造方法
JPH01251667A (ja) 電界効果トランジスタの製造方法
JPH06177369A (ja) 高速半導体装置及びその製造方法
JPH05326928A (ja) 半導体装置の製造方法
JPH06177164A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991116

LAPS Cancellation because of no payment of annual fees