JP3287692B2 - 電極形成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動用乃至携帯用通信
機器等に用いられている誘電体フィルタ等のセラミック
誘電体ブロックに付着力の高い電極を効率的に形成する
ための電極形成方法に関する。

【０００２】

【従来の技術】近年、移動用乃至携帯用通信機器等にお
ける帯域通過フィルタとして、誘電体フィルタが広く使
用されるようになってきている。このような誘電体フィ
ルタは、セラミック誘電体ブロックに１個乃至複数個の
貫通穴を設け、該貫通穴の内面及び該貫通穴の軸方向に
平行な当該セラミック誘電体ブロックの外面に導体膜を
設けるとともに該貫通穴の一方が開口した端面にも導体
膜を設けた構成となっている。

【０００３】図１１の誘電体フィルタ１は最も基本的な
構成であって、円柱状セラミック誘電体ブロック２の中
心部に１個の貫通穴３を設け、貫通穴３の内面に内導体
膜４ａを設けるとともに貫通穴３の軸方向に平行な当該
セラミック誘電体ブロック２の外面及び貫通穴３の一方
が開口した端面に外導体膜４ｂを設けたものである。

【０００４】また、図１２の誘電体フィルタ１０は、角
柱状セラミック誘電体ブロック１２に３個の貫通穴１３
を設け、各貫通穴１３の内面に内導体膜１４ａを設ける
とともに貫通穴１３の軸方向に平行な当該セラミック誘
電体ブロック１２の外面及び各貫通穴１３の一方が開口
した端面に外導体膜１４ｂを設けたものである。この場
合、例えば３段の帯域通過フィルタ等を構成できる。

【０００５】さらに、図１３の誘電体フィルタ２０は、
角柱状セラミック誘電体ブロック２２に６個の貫通穴２
３を設け、各貫通穴２３の内面に内導体膜２４ａを設け
るとともに貫通穴２３の軸方向に平行な当該セラミック
誘電体ブロック２２の外面及び各貫通穴２３の一方が開
口した端面に外導体膜２４ｂを設けたものである。この
場合、例えば６段の帯域通過フィルタ等を構成できる。

【０００６】図１４の誘電体フィルタ３０は、側面に凹
凸を形成した角柱状セラミック誘電体ブロック３２に３
個の貫通穴３３を設け、各貫通穴３３の内面に内導体膜
３４ａを設けるとともに貫通穴３３の軸方向に平行な当
該セラミック誘電体ブロック３２の外面及び各貫通穴３
３の一方が開口した端面に外導体膜３４ｂを設けたもの
である。この場合、例えば３段の帯域通過フィルタ等を
構成できる。

【０００７】図１５の誘電体フィルタ４０は、角柱状セ
ラミック誘電体ブロック４２に３個の貫通穴４３を設
け、各貫通穴４３の内面に内導体膜４４ａを設けるとと
もに貫通穴４３の軸方向に平行な当該セラミック誘電体
ブロック４２の外面及び各貫通穴４３の一方が開口した
端面に外導体膜４４ｂを設けている。そして、さらに各
貫通穴４３の他方が開口したセラミック誘電体ブロック
４２の端面（開放端面）に前記内導体膜４４ａに接続す
る所定形状のパターンの導体膜４５が形成されるととも
に、セラミック誘電体ブロック４２の側面には導体膜４
５に静電容量で結合する入出力端子用導体膜４６が形成
されている。この場合も、例えば３段の帯域通過フィル
タ等を構成でき、入出力端子用導体膜４６を利用してア
ンテナ又は増幅手段等に接続できる。

【０００８】ところで、上記の如き誘電体フィルタの各
導体膜で構成される電極は、従来、セラミック誘電体ブ
ロックに銀ペーストを塗布又は印刷した後、焼き付ける
こと等で形成するのが普通であった。

【０００９】

【発明が解決しようとする課題】しかしながら、図１５
に例示した誘電体フィルタ４０のように、フィルタ特性
の改善もしくは調整のために内導体膜４４ａに接続する
特定形状のパターンを持つ導体膜４５やこれに結合する
入出力端子用導体膜４６等をセラミック誘電体ブロック
４２の複数の面にわたり形成する必要がある場合、銀ペ
ーストのスクリーン印刷により銀ペーストをセラミック
誘電体ブロック４２の各面に付着せしめなければならな
いが、このスクリーン印刷による工法では、各面毎に印
刷後乾燥という過程を繰り返す必要があり、工程が多
く、製品を得るのに要する時間、すなわちタクトタイム
が長くなる欠点がある。また、銀ペーストの印刷塗布、
焼き付けで電極を形成する場合、セラミック誘電体ブロ
ックに対する付着力が必ずしも充分とは言えず、はんだ
喰われが生じる嫌いもある。さらに、銀ペーストのスク
リーン印刷の場合、パターン精度を高くすることは限界
があり、後工程での電極トリミングに時間を要する問題
もあった。

【００１０】本発明の第１の目的は、上記の点に鑑み、
工程数が少なく、また各工程に要する時間が短く、効率
的にセラミック誘電体ブロックに対する電極形成が可能
な電極形成方法を提供することにある。

【００１１】本発明の第２の目的は、セラミック誘電体
ブロックに対する密着性が良好で、はんだ付け時に劣化
しない信頼性の高い電極を形成可能な電極形成方法を提
供することにある。

【００１２】本発明の第３の目的は、パターン精度の高
い電極を形成可能な電極形成方法を提供することにあ
る。

【００１３】本発明のその他の目的や新規な特徴は後述
の実施例において明らかにする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電極形成方法は、セラミック誘電体ブロッ
クの全面にスパッタ、イオンプレーティング又はＰ−Ｃ
ＶＤにより、当該セラミック誘電体ブロックに対して付
着性の良好なＣｒ、Ｃｒ合金又はＴｉからなる第１の金
属薄膜を２００〜２０００オングストロームの膜厚で形
成するとともに該第１の金属薄膜上に銅からなる第２の
金属薄膜を５，０００〜５０，０００オングストローム
の膜厚で形成し、該第１及び第２の金属薄膜をレーザ加
工又はサンドブラスト加工で部分的に除去して所望のパ
ターンを形成後、前記第２の金属薄膜上に銅からなる第
３の金属膜を鍍金により５μｍ以上の膜厚で形成し、該
第３の金属膜上にＮｉ又はＮｉ合金の耐はんだ性の第４
の金属膜を鍍金により形成し、該第４の金属膜上にはん
だ又は錫からなる第５の金属膜を形成したことを特徴と
するものである。

【００１５】

【００１６】

【作用】本発明の電極形成方法においては、まず円筒、
角筒形状等のセラミック誘電体ブロックの全面にスパッ
タ等の薄膜技術でセラミックに対して付着性の良好な金
属（例えば、Ｃｒ、Ｃｒ合金又はＴｉ）で第１の金属薄
膜を形成し、その上に導電性の良好な金属（銅）で第２
の金属薄膜を形成した後、該第１及び第２の金属薄膜を
レーザ加工又はサンドブラスト加工で部分的に除去して
所望のパターンを形成しており、銀ペーストのスクリー
ン印刷でセラミック誘電体ブロックの各面に所定のパタ
ーンの印刷を実行する場合のように各面毎に印刷と乾燥
とを繰り返す手間が不要で、工程数の低減及び各工程の
時間短縮ができる。

【００１７】また、第１の金属薄膜を、セラミックに対
して付着性の良好な金属（例えば、Ｃｒ、Ｃｒ合金又は
Ｔｉ）を用いてスパッタ等の薄膜技術で被着形成してお
り、従来の銀ペーストの印刷、焼き付けに比べて充分大
きな電極の剥離強度を確保できる。

【００１８】さらに、前記１及び第２の金属薄膜をレー
ザ加工又はサンドブラスト加工で部分的に除去すること
によって得られた電極パターン精度は、スクリーン印刷
によるパターン精度よりも高精度とすることができ、後
工程での電極トリミングの省略乃至電極トリミングの時
間短縮を図ることができる。また、各種製品形状への電
極形成の対応が容易である。

【００１９】また、Ｃｕの導電性の良好な第３の金属膜
上にＮｉ又はＮｉ合金の耐はんだ性の第４の金属膜を設
けてあるため、はんだ付け時に第１乃至第３の金属膜が
劣化することがなく（はんだ喰われ防止）、信頼性が高
い。

【００２０】なお、鍍金による前記第３の金属膜の膜厚
を５μｍ以上とした場合、誘電体フィルタ等の共振器を
構成したときの共振の先鋭度を表すＱ値を充分高くでき
る。前記第３の金属膜の膜厚が５μｍより薄いと、Ｑ値
は低下してしまう。

【００２１】また、前記第１の金属薄膜の膜厚を０．５
μｍ以下とした場合、当該第１の金属薄膜がＱ値に及ぼ
す影響は少なく、Ｑ値を高い値とすることが可能である
が、０．５μｍを越えると当該第１の金属薄膜による悪
影響が出てかえってＱ値は低下する。

【００２２】

【実施例】以下、本発明に係る電極形成方法の実施例を
図面に従って説明する。

【００２３】図１乃至図５で本発明の第１実施例を説明
する。まず、図１のように、バレル研磨工程＃１で例え
ば図２（Ａ）の如きセラミック誘電体ブロック２の全面
をバレル研磨する。すなわち、容器中に球状セラミック
とセラミック誘電体ブロックを入れて表面を研磨する。
次に、工程＃２でセラミック誘電体ブロックの表面を溶
剤で洗浄し、エアーブロー工程＃３でセラミック誘電体
ブロックを乾燥する。

【００２４】そして、工程＃４乃至７のスパッタリング
工程を実行する。まず、工程＃４でワークとしてのセラ
ミック誘電体ブロックを治具にセットし、セラミック誘
電体ブロック２のパターン面２ａ側から工程＃５のクロ
ム（Ｃｒ）のスパッタリングと工程＃６の銅（Ｃｕ）の
スパッタリングとを順次実行し、工程＃７でセラミック
誘電体ブロックを治具から外す。その後、工程＃８でセ
ラミック誘電体ブロックを反転し、再度工程＃４乃至７
のスパッタリング工程を実行する。この結果、図２
（Ｂ）及び図３の如きセラミック誘電体ブロック２の全
面（貫通穴内面も含む）に付着性の良好な第１の金属薄
膜としてのＣｒ薄膜５１を０．０１〜０．５μｍ（１０
０〜５，０００オングストローム）の膜厚で形成し、そ
の上に導電性の良好な第２の金属薄膜としてのＣｕ薄膜
５２を０．３〜５μｍ（３，０００〜５０，０００オン
グストローム）の膜厚で形成したものが得られる。

【００２５】その後、工程＃９乃至１１の電極パターン
形成工程を実行する。すなわち、まず工程＃９でワーク
としてのセラミック誘電体ブロックを治具にセットし、
工程＃１０でＹＡＧレーザパターンニングを実行する。
このＹＡＧレーザパターンニングは、図２（Ｃ）のよう
にセラミック誘電体ブロック２のパターン形成面２ａ上
にステンレス又はガラス等のマスク５３を配置し（被
せ）、レーザ光を走査してマスクのかからない部分の薄
膜５１，５２を図４のように除去して部分的にセラミッ
ク誘電体ブロックの表面を露出することによって行う。
このＹＡＧレーザパターンニングは、パターン精度を±
１０μｍ以下にすることが可能で、スクリーン印刷（±
２０乃至３０μｍ）の場合よりもパターン精度の向上を
図ることができる。そして、工程＃１１でセラミック誘
電体ブロックを治具から取り出し、図２（Ｄ）のように
マスクを外す。

【００２６】その後、電気銅鍍金（Ｃｕメッキ）工程１
２で、電極パターン形成工程終了後のセラミック誘電体
ブロックに５μｍ以上銅の電気鍍金を施す。すなわち、
導電性の良好な第２の金属薄膜としてのＣｕ薄膜５２上
に、導電性の良好な第３の金属膜としてのＣｕ膜５４が
５μｍ以上形成される。銅鍍金後、洗浄工程＃１３でセ
ラミック誘電体ブロックを洗浄する。

【００２７】さらに、電気ニッケル鍍金（Ｎｉメッキ）
工程１４で、銅鍍金後のセラミック誘電体ブロックに２
μｍ以上ニッケルの電気鍍金を施す。すなわち、導電性
の良好な第３の金属膜としてのＣｕ膜５４上に、耐はん
だ性の第４の金属膜としてのＮｉ膜５５が２μｍ以上形
成される。Ｎｉ鍍金後、洗浄工程＃１５でセラミック誘
電体ブロックを洗浄する。

【００２８】そして、電気はんだ鍍金（Ｐｂ−Ｓｎメッ
キ）工程１６で、Ｎｉ鍍金後のセラミック誘電体ブロッ
クに２μｍ以上はんだの電気鍍金を施す。すなわち、耐
はんだ性の第４の金属膜としてのＮｉ膜５５上に、はん
だ付着性の良好な第５金属膜としてのはんだ膜５６が２
μｍ以上形成される。はんだ鍍金後、洗浄工程＃１７で
セラミック誘電体ブロックを洗浄し、乾燥工程＃１８で
乾燥することで、図２（Ｅ）及び図５のように、セラミ
ック誘電体ブロック２上にＣｒ薄膜５１、Ｃｕ薄膜５
２、Ｃｕ膜５４、Ｎｉ膜５５、はんだ膜５６の順に被着
形成した誘電体フィルタが得られる。以後検査工程に進
む。

【００２９】図６はセラミックに対し付着性が良い第１
の金属薄膜としてのＣｒ薄膜５１の膜厚と誘電体フィル
タの共振先鋭度Ｑとの関係を示す（但し、Ｃｒ薄膜上に
Ｃｕ薄膜１μｍ、Ｃｕ鍍金膜５μｍ形成した場合）。こ
の場合、Ｃｒ膜厚が５，０００オングストローム以下で
あれば、Ｑの値は４５０以上であり、良好な共振特性を
呈するが、Ｃｒ膜厚が５，０００オングストロームを越
えるとＱの値が低下するので望ましくない。なお、Ｃｒ
膜厚が１００オングストローム未満の場合は、セラミッ
クに対する付着性の改善効果が少なくなるので好ましく
ない。

【００３０】図７は導電性の良好な第３の金属膜として
のＣｕ膜５４の膜厚と誘電体フィルタの共振先鋭度Ｑと
の関係を示す（但し、下地のＣｒ薄膜５１は２０００オ
ングストローム、Ｃｕ薄膜５２は１μｍとした。）。こ
の場合、Ｃｕ膜厚が５μｍ以上であれば、Ｑの値は４５
０付近以上であり、良好な共振特性を呈するが、Ｃｕ膜
厚が５μｍ未満であるとＱの値が低下するので望ましく
ない。

【００３１】図８は第１の金属薄膜としてのＣｒ薄膜５
１及び第２の金属薄膜としてのＣｕ薄膜５２の膜厚と引
っ張り強度との関係を示す。但し、成膜後にはんだ付け
して引っ張り強度を測定し、はんだ付け面積は１．５ｍ
ｍ×４ｍｍとした。図中、黒丸印は電気鍍金前の状態に
おける引っ張り強度、×印は電気銅鍍金後の引っ張り強
度、三角印は従来の銀ペーストの印刷焼き付け品の引っ
張り強度を示している。黒丸印及び×印の場合のいずれ
も、引っ張れ強度が従来の三角印を上回っており、Ｃｒ
薄膜２００〜２０００オングストロームで、Ｃｕ薄膜
５，０００〜５０，０００オングストロームの範囲で必
要充分な引っ張り強度を確保できることわかる。

【００３２】この第１実施例によれば、以下の効果を得
ることができる。

【００３３】(1) セラミック誘電体ブロックの全面に
スパッタでセラミックに対して付着性の良好なＣｒ薄膜
５１を形成し、その上に導電性の良好なＣｕ薄膜５２を
形成した後、Ｃｒ薄膜５１及びＣｕ薄膜５２をレーザ加
工で部分的に除去して所望のパターンを形成しており、
銀ペーストのスクリーン印刷でセラミック誘電体ブロッ
クの各面に所定のパターンの印刷を実行する場合のよう
に各面毎に印刷と乾燥とを繰り返す手間が不要で、工程
数の低減及び各工程の時間短縮ができる。

【００３４】(2) セラミック誘電体ブロックに接する
金属薄膜を、セラミックに対して付着性の良好なＣｒを
用いてスパッタで被着形成しており、従来の銀ペースト
の印刷、焼き付けに比べて充分大きな電極の剥離強度を
確保できる。

【００３５】(3) Ｃｒ薄膜５１及びＣｕ薄膜５２をレ
ーザ加工で部分的に除去することによって得られた電極
パターン精度は、スクリーン印刷によるパターン精度よ
りも高精度とすることができ、後工程での電極トリミン
グの省略乃至電極トリミングの時間短縮を図ることがで
きる。また、各種製品形状への電極形成の対応が容易で
ある。

【００３６】(4) Ｃｕ膜５４上に耐はんだ性のＮｉ膜
５５を設けてあるため、はんだ付け時にＣｒ薄膜５１、
Ｃｕ薄膜５２及びＣｕ薄膜５４にはんだ喰われが生じて
劣化することがなく、信頼性が高い。

【００３７】図９及び図１０は本発明の第２実施例を示
す。この場合、第１の金属薄膜としてのＣｒ薄膜５１及
び第２の金属薄膜としてのＣｕ薄膜５２を形成するため
の工程＃１乃至工程＃８は第１実施例と同じである。

【００３８】図２（Ｂ）のように、セラミック誘電体ブ
ロックの全面にＣｒ薄膜５１及びＣｕ薄膜５２を形成し
た後、図１０の工程＃２０乃至工程＃２９の電極パター
ン形成工程を実行する。すなわち、まず工程＃２０でワ
ークとしてのセラミック誘電体ブロックを治具にセット
し、工程＃２１でフィルムレジストをセラミック誘電体
ブロックのパターン面にラミネートする。その後、工程
＃２２で紫外線（ＵＶ）を照射し、工程＃２３で現像
し、工程＃２４でポストベークし、加熱することにより
現像して残ったレジストを硬化させる。この結果、セラ
ミック誘電体ブロックのパターン形成面にレジストマス
キングが形成される。その後、工程＃２５でパウダービ
ーム加工（サンドブラスト加工の一種）を実行し、Ｓｉ
Ｃの微細粒子をセラミック誘電体ブロックのパターン形
成面に当てることによってレジストマスキングで覆われ
ていない部分の薄膜５１，５２を図４のように除去して
部分的にセラミック誘電体ブロックの表面を露出する。
このパウダービームによるパターン形成は、パターン精
度を±１０μｍ以下にすることが可能で、スクリーン印
刷（±２０乃至３０μｍ）の場合よりもパターン精度の
向上を図ることができる。そして、工程＃２６でセラミ
ック誘電体ブロックを治具から取り出し、工程＃２７で
セラミック誘電体ブロック上の薄膜５１，５２を覆って
いるレジストを剥離し、工程＃２８で洗浄した後、工程
＃２９で乾燥させる。

【００３９】パターン形成面が図２のように一面である
場合は、次の電気銅鍍金工程＃１２に進むが、図１５に
示した誘電体フィルタ４０のように、内導体膜４４ａに
接続する特定形状のパターンを持つ導体膜４５やこれに
結合する入出力端子用導体膜４６を有するものである場
合、パターン形成面が複数面となるため、工程＃３０で
セラミック誘電体ブロックの加工面を変更して（セラミ
ック誘電体ブロックの向きを変えて）、再度工程＃２０
乃至工程＃２９の電極パターン形成工程を実行する。

【００４０】セラミック誘電体ブロックのパターン形成
面の全てのパウダービーム加工を終了したら、図１０の
電気銅鍍金工程＃１２及びそれ以降の工程＃１３乃至工
程＃１８を実行する。それらの工程＃１２乃至工程＃１
８は前述の第１実施例と同様であるので説明は省略す
る。

【００４１】この第２実施例のように、パウダービーム
加工によっても、高精度の電極パターン形成が可能であ
り、その他の作用効果は前述の第１実施例の同様であ
る。

【００４２】なお、セラミック誘電体ブロックの表面に
形成する付着性の良好な第１の金属薄膜は、Ｃｒ合金
（ＮｉＣｒ等）、Ｔｉであってもよい。

【００４３】また、耐はんだ性の第４の金属膜は、Ｎｉ
合金（ＮｉＣｒ，ＡｇＮｉ，ＳｎＮｉ等）であってもよ
い。

【００４４】さらに、はんだ付着性の良好な第５の金属
膜は、錫（Ｓｎ）であってもよい。

【００４５】また、第１及び第２の金属薄膜の形成は、
スパッタ以外の薄膜技術、例えばイオンプレーティン
グ、Ｐ−ＣＶＤで形成してもよい。

【００４６】以上本発明の実施例について説明してきた
が、本発明はこれに限定されることなく請求項の記載の
範囲内において各種の変形、変更が可能なことは当業者
には自明であろう。例えば、本発明は、図１１乃至図１
５の各種形状の誘電体フィルタやその他のセラミック誘
電体ブロックを用いる素子の電極形成に適用できる。

【００４７】

【発明の効果】以上説明したように、本発明の電極形成
方法によれば、セラミック誘電体ブロックの全面に薄膜
技術でセラミックに対して付着性の良好な第１の金属薄
膜を形成し、その上に導電性の良好な第２の金属薄膜を
形成した後、該第１及び第２の金属薄膜をレーザ加工又
はサンドブラスト加工で部分的に除去して所望の電極パ
ターンを形成しており、スクリーン印刷でセラミック誘
電体ブロックの各面に所定のパターンの印刷を実行する
場合のように各面毎に印刷と乾燥とを繰り返す手間が不
要で、工程数の低減及び各工程の時間短縮ができる。

【００４８】また、前記１及び第２の金属薄膜をレーザ
加工又はサンドブラスト加工で部分的に除去することに
よって得られた電極パターン精度は、スクリーン印刷に
よるパターン精度よりも高精度とすることができ、後工
程での電極トリミングの省略乃至電極トリミングの時間
短縮を図ることができる。また、各種製品形状への電極
形成の対応が容易である。

【００４９】また、セラミック誘電体ブロックに接する
最下層の第１の金属薄膜を、セラミックに対して付着性
の良好な金属を用いて薄膜技術で被着形成しており、従
来の銀ペーストの印刷、焼き付けに比べて充分大きな電
極の剥離強度を確保できる。

【００５０】また、Ｃｕの導電性の良好な第３の金属膜
上にＮｉ又はＮｉ合金の耐はんだ性の第４の金属膜を設
けてあるため、はんだ付け時に第１乃至第３の金属膜が
劣化することがなく、信頼性の高い電極構造とすること
ができる。

【図面の簡単な説明】

【図１】本発明に係る電極形成方法の第１実施例を示す
工程図である。

【図２】第１実施例による電極形成順序を円柱状の誘電
体フィルタを例にとって示す説明図である。

【図３】第１実施例において第１及び第２の金属薄膜を
形成した後の正断面図である。

【図４】第１実施例において電極パターン形成工程を説
明する正断面図である。

【図５】第１実施例において電極形成終了後の誘電体フ
ィルタを示す正断面図である。

【図６】第１実施例においてＣｒ膜厚とＱ値との関係を
示すグラフである。

【図７】第１実施例においてＣｕ鍍金膜厚とＱ値との関
係を示すグラフである。

【図８】第１実施例においてスパッタ成膜したＣｒ膜厚
及びＣｕ膜厚と、引っ張り強度との関係を示すグラフで
ある。

【図９】本発明の電極形成方法の第２実施例の工程の前
半を示す工程図である。

【図１０】本発明の電極形成方法の第２実施例の工程の
後半を示す工程図である。

【図１１】円柱状セラミック誘電体ブロックを用いた誘
電体フィルタを示す斜視図である。

【図１２】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタの１例を示す斜視図である。

【図１３】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタの他の例を示す斜視図である。

【図１４】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタのさらにもう一つの例を示す斜視図であ
る。

【図１５】角柱状セラミック誘電体ブロックを用いた誘
電体フィルタであって、入出力端子用導体膜を有する例
を示す斜視図である。

【符号の説明】

１，１０，２０，３０，４０ 誘電体フィルタ ２，１２，２２，３２，４２ セラミック誘電体ブロッ
ク ３，１３，２３，３３，４３ 貫通穴 ４ａ，４ｂ，１４ａ，１４ｂ，２４ａ，２４ｂ，３４
ａ，３４ｂ，４４ａ，４４ｂ，４５，４６ 導体膜 ５１ Ｃｒ薄膜 ５２ Ｃｕ薄膜 ５３ マスク ５４ Ｃｕ膜 ５５ Ｎｉ膜 ５６ はんだ膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 純一 東京都中央区日本橋一丁目13番１号ティ ーディーケイ株式会社内 (72)発明者 田代 浩二 東京都中央区日本橋一丁目13番１号ティ ーディーケイ株式会社内 (72)発明者 山本 弘美 東京都中央区日本橋一丁目13番１号ティ ーディーケイ株式会社内 (56)参考文献 特開 平６−21707（ＪＰ，Ａ) 特開 平４−280494（ＪＰ，Ａ) 特開 平５−145314（ＪＰ，Ａ) 特開 昭61−121501（ＪＰ，Ａ) 特開 昭63−209204（ＪＰ，Ａ) 特開 昭63−111706（ＪＰ，Ａ) 特開 平５−13418（ＪＰ，Ａ) 特開 平４−262513（ＪＰ，Ａ) 特開 平２−299289（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 11/00 H01P 7/04 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 セラミック誘電体ブロックの全面にスパ
   ッタ、イオンプレーティング又はＰ−ＣＶＤにより、当
   該セラミック誘電体ブロックに対して付着性の良好なＣ
   ｒ、Ｃｒ合金又はＴｉからなる第１の金属薄膜を２００
   〜２０００オングストロームの膜厚で形成するとともに
   該第１の金属薄膜上に銅からなる第２の金属薄膜を５，
   ０００〜５０，０００オングストロームの膜厚で形成
   し、該第１及び第２の金属薄膜をレーザ加工又はサンド
   ブラスト加工で部分的に除去して所望のパターンを形成
   後、前記第２の金属薄膜上に銅からなる第３の金属膜を
   鍍金により５μｍ以上の膜厚で形成し、該第３の金属膜
   上にＮｉ又はＮｉ合金の耐はんだ性の第４の金属膜を鍍
   金により形成し、該第４の金属膜上にはんだ又は錫から
   なる第５の金属膜を形成したことを特徴とする電極形成
   方法。