JP3277819B2 - 多層基板 - Google Patents
多層基板Info
- Publication number
- JP3277819B2 JP3277819B2 JP24310496A JP24310496A JP3277819B2 JP 3277819 B2 JP3277819 B2 JP 3277819B2 JP 24310496 A JP24310496 A JP 24310496A JP 24310496 A JP24310496 A JP 24310496A JP 3277819 B2 JP3277819 B2 JP 3277819B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- coil
- circuit
- substrate
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Description
【０００１】
【発明の属する技術分野】本発明は、多層基板に関する
ものである。
ものである。
【０００２】
【従来の技術】電子機器等に使用される多層基板には、
制御回路用の回路パタ−ンや電力回路用の回路パタ−ン
が形成され、これらの回路パタ−ン間には大きな電位差
が生じる場合がある。回路パタ−ン間に大きな電位差が
生じる場合として、スイッチング電源に用いられる多層
基板を例示する。以下、スイッチング電源に用いられる
多層基板を例示として説明する。
制御回路用の回路パタ−ンや電力回路用の回路パタ−ン
が形成され、これらの回路パタ−ン間には大きな電位差
が生じる場合がある。回路パタ−ン間に大きな電位差が
生じる場合として、スイッチング電源に用いられる多層
基板を例示する。以下、スイッチング電源に用いられる
多層基板を例示として説明する。
【０００３】スイッチング電源では、スイッチングトラ
ンスが使用される。スイッチング周波数が数百キロヘル
ツ程度と高い場合には、スイッチングトランスとしてコ
イルパタ−ンを積層して作った薄く小型のトランスが使
用される。そして、スイッチング周波数が更に高い場合
には、トランスのインダクタンスが小さくて良いため、
トランスを多層基板の中に形成することも行われる。
ンスが使用される。スイッチング周波数が数百キロヘル
ツ程度と高い場合には、スイッチングトランスとしてコ
イルパタ−ンを積層して作った薄く小型のトランスが使
用される。そして、スイッチング周波数が更に高い場合
には、トランスのインダクタンスが小さくて良いため、
トランスを多層基板の中に形成することも行われる。
【０００４】トランスは一次コイルと二次コイルとから
構成され、一次コイルはスイッチング電源の入力側回路
パタ−ンに接続され、二次コイルは出力側回路パタ−ン
に接続される。一般に、スイッチング電源のトランスに
は電源電圧の２〜３倍の電圧がかかるため、トランスの
一次コイルと二次コイルを構成するコイルパタ−ンの間
での電位差は極めて大きなものとなる。
構成され、一次コイルはスイッチング電源の入力側回路
パタ−ンに接続され、二次コイルは出力側回路パタ−ン
に接続される。一般に、スイッチング電源のトランスに
は電源電圧の２〜３倍の電圧がかかるため、トランスの
一次コイルと二次コイルを構成するコイルパタ−ンの間
での電位差は極めて大きなものとなる。
【０００５】このようなスイッチング電源に用いられる
多層基板は、図６に示すように、例えば基板１、２、
３、４と、回路パタ−ン８乃至１５と、基板間を埋める
プリプレグ５、６、７のガラス布基材５ａ、６ａ、７ａ
とエポキシ樹脂１６、１７、１８とから構成される。
多層基板は、図６に示すように、例えば基板１、２、
３、４と、回路パタ−ン８乃至１５と、基板間を埋める
プリプレグ５、６、７のガラス布基材５ａ、６ａ、７ａ
とエポキシ樹脂１６、１７、１８とから構成される。
【０００６】基板１、２、３、４の表裏面には、コイル
パタ−ンや配線パターンを含む回路パタ−ン８乃至１５
が形成される。また、基板１、２、３、４は、基板間に
はガラス布基材５ａ、６ａ、７ａと、ガラス布基材５
ａ、６ａ、７ａを内包して硬化したエポキシ樹脂１６、
１７、１８とからなる絶縁層を介して積層される。
パタ−ンや配線パターンを含む回路パタ−ン８乃至１５
が形成される。また、基板１、２、３、４は、基板間に
はガラス布基材５ａ、６ａ、７ａと、ガラス布基材５
ａ、６ａ、７ａを内包して硬化したエポキシ樹脂１６、
１７、１８とからなる絶縁層を介して積層される。
【０００７】基板１、２、３、４は、例えば厚さ１００
μｍのガラスエポキシ積層板等が使用される。また、回
路パタ−ン８乃至１５は、基板１、２、３、４の表裏面
に積層された、例えば厚さ３５〜７０μｍ位の銅箔をエ
ッチングすることにより形成される。基板１、２、３、
４の表裏面に形成された回路パタ−ンは、必要に応じて
スル−ホ−ルを用いて接続される。コイルパタ−ンはコ
イルのタ−ン数を多くするため、積層された他層のコイ
ルパタ−ンと通常スル−ホ−ルを介して直列接続され
る。なお、コイルのタ−ン数は、トランスの特性に応じ
て定められる。
μｍのガラスエポキシ積層板等が使用される。また、回
路パタ−ン８乃至１５は、基板１、２、３、４の表裏面
に積層された、例えば厚さ３５〜７０μｍ位の銅箔をエ
ッチングすることにより形成される。基板１、２、３、
４の表裏面に形成された回路パタ−ンは、必要に応じて
スル−ホ−ルを用いて接続される。コイルパタ−ンはコ
イルのタ−ン数を多くするため、積層された他層のコイ
ルパタ−ンと通常スル−ホ−ルを介して直列接続され
る。なお、コイルのタ−ン数は、トランスの特性に応じ
て定められる。
【０００８】図５を用いて多層基板の製造方法を簡略に
説明する。回路パターン８乃至１５が表裏面に形成され
た基板１、２、３、４と、プリプレグ５、６、７は、交
互に積み重ねられる。プリプレグ５、６、７は、ガラス
布基材５ａ、５ｂ、５ｃにエポキシ樹脂を含浸させ半硬
化状態にした薄いシ−トである。
説明する。回路パターン８乃至１５が表裏面に形成され
た基板１、２、３、４と、プリプレグ５、６、７は、交
互に積み重ねられる。プリプレグ５、６、７は、ガラス
布基材５ａ、５ｂ、５ｃにエポキシ樹脂を含浸させ半硬
化状態にした薄いシ−トである。
【０００９】積み重ねられた基板１、２、３、４とプリ
プレグ５、６、７は、積層方向に加圧されるとともに全
体が加熱される。この結果、エポキシ樹脂は一旦溶融し
た後に硬化し、図６のように、基板１、２、３、４は相
互に接着されて多層基板が形成される。また、エポキシ
樹脂は、内層部の回路パタ−ン９乃至１４を包み、かつ
基板１、２、３、４の間を満たして硬化するので、基板
１、２、３、４の間の電気的絶縁が保たれる。
プレグ５、６、７は、積層方向に加圧されるとともに全
体が加熱される。この結果、エポキシ樹脂は一旦溶融し
た後に硬化し、図６のように、基板１、２、３、４は相
互に接着されて多層基板が形成される。また、エポキシ
樹脂は、内層部の回路パタ−ン９乃至１４を包み、かつ
基板１、２、３、４の間を満たして硬化するので、基板
１、２、３、４の間の電気的絶縁が保たれる。
【００１０】一般に、このような多層化を行う工程で
は、真空積層成形プレスと呼ばれる装置が使用される。
この装置は、プレス部分全体を密封して減圧でき、且つ
減圧下で加圧、加熱を行うことができる。
は、真空積層成形プレスと呼ばれる装置が使用される。
この装置は、プレス部分全体を密封して減圧でき、且つ
減圧下で加圧、加熱を行うことができる。
【００１１】この装置を使用して、多層化する基板とプ
リプレグを治具で固定し、プレス部分全体を密封して減
圧し、基板とプリプレグをおよそ１７０〜１８０゜Ｃに
加熱しつつ積層方向に３０〜４０kg／cm2 の加圧を行な
う。減圧時の真空度は １３,３３２Ｐa 以下にし、加熱
はおよそ７０〜９０分、加圧はおよそ１５〜２０分行な
われる。
リプレグを治具で固定し、プレス部分全体を密封して減
圧し、基板とプリプレグをおよそ１７０〜１８０゜Ｃに
加熱しつつ積層方向に３０〜４０kg／cm2 の加圧を行な
う。減圧時の真空度は １３,３３２Ｐa 以下にし、加熱
はおよそ７０〜９０分、加圧はおよそ１５〜２０分行な
われる。
【００１２】プリプレグに含まれたエポキシ樹脂は、加
熱過程の１３０゜Ｃ前後で溶融粘度が最も低くなり、こ
の温度を過ぎると硬化が始まるという特徴を有するた
め、基板を多層化する際に、粘度が低くなったエポキシ
樹脂が基板の間から流れ出てしまい、基板間に部分的な
空隙が生じて層間の絶縁耐圧が低下する欠点があった。
図７に示すように、特にこの空隙１９が、高い電気的絶
縁耐圧が必要なトランスの一次コイル２０と二次コイル
２１のコイルパタ−ン間の絶縁層２２中に生じた場合に
は、コイルパタ−ン間の電気的絶縁耐圧が不良となる虞
れがあった。また、コイルパタ−ンと接続された高電位
の電力回路用回路パタ−ンと低電位の制御回路用回路パ
タ−ン間の電気的絶縁耐圧も低下する欠点があった。
熱過程の１３０゜Ｃ前後で溶融粘度が最も低くなり、こ
の温度を過ぎると硬化が始まるという特徴を有するた
め、基板を多層化する際に、粘度が低くなったエポキシ
樹脂が基板の間から流れ出てしまい、基板間に部分的な
空隙が生じて層間の絶縁耐圧が低下する欠点があった。
図７に示すように、特にこの空隙１９が、高い電気的絶
縁耐圧が必要なトランスの一次コイル２０と二次コイル
２１のコイルパタ−ン間の絶縁層２２中に生じた場合に
は、コイルパタ−ン間の電気的絶縁耐圧が不良となる虞
れがあった。また、コイルパタ−ンと接続された高電位
の電力回路用回路パタ−ンと低電位の制御回路用回路パ
タ−ン間の電気的絶縁耐圧も低下する欠点があった。
【００１３】このため、基板２３、２４の端面に沿っ
て、基板２３、２４の表裏面に形成された回路パタ−ン
を囲むように、基板２３の裏面および基板２４の表面に
四角枠状の流れ出し防止のパタ−ンを対向して設け、溶
融したエポキシ樹脂が基板２３、２４の間から流れ出な
いようにする等の工夫が種々図られている。
て、基板２３、２４の表裏面に形成された回路パタ−ン
を囲むように、基板２３の裏面および基板２４の表面に
四角枠状の流れ出し防止のパタ−ンを対向して設け、溶
融したエポキシ樹脂が基板２３、２４の間から流れ出な
いようにする等の工夫が種々図られている。
【００１４】
【発明が解決しようとする課題】しかしながら、多層基
板の形状が小さい場合には、流れ出し防止のパタ−ンを
設けることによって空隙の発生を防ぐことができたが、
多層基板の形状が大きくなったり、回路パタ−ンの形状
が複雑化した場合には、多層基板を形成する際に基板に
加えられる熱や圧力の伝わりかたが不均一となる。この
ため、溶融したエポキシ樹脂が基板間に均一に確保され
にくくなり、局所的に空隙が発生しやすくなる。このた
め、空隙が、電位差が極めて大きいトランスを構成する
コイルパタ−ン間や、高電位と低電位の回路パタ−ン間
に生じた場合には、多層基板の電気的絶縁耐圧が悪くな
るという問題があった。
板の形状が小さい場合には、流れ出し防止のパタ−ンを
設けることによって空隙の発生を防ぐことができたが、
多層基板の形状が大きくなったり、回路パタ−ンの形状
が複雑化した場合には、多層基板を形成する際に基板に
加えられる熱や圧力の伝わりかたが不均一となる。この
ため、溶融したエポキシ樹脂が基板間に均一に確保され
にくくなり、局所的に空隙が発生しやすくなる。このた
め、空隙が、電位差が極めて大きいトランスを構成する
コイルパタ−ン間や、高電位と低電位の回路パタ−ン間
に生じた場合には、多層基板の電気的絶縁耐圧が悪くな
るという問題があった。
【００１５】そこで、本発明は、上述のような従来の欠
点に鑑みなされたもので、その目的は、少なくとも回路
パタ−ンにおける電位差の大きい部分の絶縁が良好な多
層基板を提供することである。
点に鑑みなされたもので、その目的は、少なくとも回路
パタ−ンにおける電位差の大きい部分の絶縁が良好な多
層基板を提供することである。
【００１６】
【課題を解決するための手段】本発明の多層基板は、上
述の目的を達成するため次のように構成される。すなわ
ち、第一に、複数の基板を積層して構成し、その層間に
コイルパターンを含む回路パターンを備えた多層基板に
おいて、前記コイルパターンと同一平面上に、少なくと
も前記コイルパターンを取り囲む、前記基板を積層する
さいに挟まれたプリプレグが溶融して流れるのを阻止す
る囲みパターンを設けるものである。
述の目的を達成するため次のように構成される。すなわ
ち、第一に、複数の基板を積層して構成し、その層間に
コイルパターンを含む回路パターンを備えた多層基板に
おいて、前記コイルパターンと同一平面上に、少なくと
も前記コイルパターンを取り囲む、前記基板を積層する
さいに挟まれたプリプレグが溶融して流れるのを阻止す
る囲みパターンを設けるものである。
【００１７】これにより、プリプレグのエポキシ樹脂が
溶融しても、コイルパタ−ンはその周りを囲みパタ−ン
に取り囲まれているので、エポキシ樹脂は囲みパタ−ン
により流れを阻止されて囲みパタ−ンの外には殆ど流出
せず、基板間のコイルパタ−ン部分には空隙が生じな
い。従って、コイルパタ−ン部分の絶縁耐圧は良好に維
持される。
溶融しても、コイルパタ−ンはその周りを囲みパタ−ン
に取り囲まれているので、エポキシ樹脂は囲みパタ−ン
により流れを阻止されて囲みパタ−ンの外には殆ど流出
せず、基板間のコイルパタ−ン部分には空隙が生じな
い。従って、コイルパタ−ン部分の絶縁耐圧は良好に維
持される。
【００１８】第二に、複数の基板を積属して構成し、電
位差が生じる高電位回路パターンと低電位回路パターン
とを含む回路パターンを有する多層基板において、前記
高電位回路パターンと同一平面上の前記高電位回路パタ
ーンの周りに、前記基板を積層するさいに挟まれたプリ
プレグが溶融して流れるのを阻止する囲みパターンを設
けるものである。
位差が生じる高電位回路パターンと低電位回路パターン
とを含む回路パターンを有する多層基板において、前記
高電位回路パターンと同一平面上の前記高電位回路パタ
ーンの周りに、前記基板を積層するさいに挟まれたプリ
プレグが溶融して流れるのを阻止する囲みパターンを設
けるものである。
【００１９】これにより、プリプレグのエポキシ樹脂が
溶融しても、大きな電位差が生じる回路パタ−ン部はそ
の周りを囲みパタ−ンに取り囲まれているので、エポキ
シ樹脂は囲みパタ−ンにより流れを阻止されて囲みパタ
−ンの外には殆ど流出せず、また、エポキシ樹脂の移動
が阻止され、基板間の大きな電位差が生じる回路パタ−
ン部には空隙が生じない。従って、多層基板において大
きな電位差が生じる回路パタ−ン部の絶縁耐圧は良好に
維持される。
溶融しても、大きな電位差が生じる回路パタ−ン部はそ
の周りを囲みパタ−ンに取り囲まれているので、エポキ
シ樹脂は囲みパタ−ンにより流れを阻止されて囲みパタ
−ンの外には殆ど流出せず、また、エポキシ樹脂の移動
が阻止され、基板間の大きな電位差が生じる回路パタ−
ン部には空隙が生じない。従って、多層基板において大
きな電位差が生じる回路パタ−ン部の絶縁耐圧は良好に
維持される。
【００２０】第三に、複数の基板を積層して構成し、そ
の層間にコイルパターンを含む回路パターンを備えた多
層基板において、前記コイルパターンと同一平面上の少
なくとも前記コイルパターンの周りに、前記基板を積層
するさいに挟まれたプリプレグが溶融して流れるのを阻
止する囲みパターンを設け、該囲みパターンには接続パ
ターンが接続され、該接続パターンは前記囲みパターン
によって囲まれた回路パターン部以外の回路パターンに
接続されるものである。
の層間にコイルパターンを含む回路パターンを備えた多
層基板において、前記コイルパターンと同一平面上の少
なくとも前記コイルパターンの周りに、前記基板を積層
するさいに挟まれたプリプレグが溶融して流れるのを阻
止する囲みパターンを設け、該囲みパターンには接続パ
ターンが接続され、該接続パターンは前記囲みパターン
によって囲まれた回路パターン部以外の回路パターンに
接続されるものである。
【００２１】第四に、複数の基板を積層して構成し、電
位差が生じる高電位回路パターンと低電位回路パターン
とを含む回路パターンを有する多層基板において、前記
高電位回路パターンと同一平面上の前記高電位回路パタ
ーンの周りに、前記基板を積層するさいに挟まれたプリ
プレグが溶融して流れるのを阻止する囲みパターンを設
け、該囲みパターンには接続パターンが接続され、該接
続パターンは囲みパターンによって囲まれた回路パター
ン部以外の回路パターンに接続されるものである。第三
および第四の発明において、接続パターンは、囲みパタ
ーンの外側にある所定の回路パターンに接続される。こ
のため、囲みパターンは電気的に浮いた状態とならな
い。また、電子部品で発生した熱は接続パターンを介し
て囲みパターンに伝熱され、さらに多層基板の内部に拡
散する。
位差が生じる高電位回路パターンと低電位回路パターン
とを含む回路パターンを有する多層基板において、前記
高電位回路パターンと同一平面上の前記高電位回路パタ
ーンの周りに、前記基板を積層するさいに挟まれたプリ
プレグが溶融して流れるのを阻止する囲みパターンを設
け、該囲みパターンには接続パターンが接続され、該接
続パターンは囲みパターンによって囲まれた回路パター
ン部以外の回路パターンに接続されるものである。第三
および第四の発明において、接続パターンは、囲みパタ
ーンの外側にある所定の回路パターンに接続される。こ
のため、囲みパターンは電気的に浮いた状態とならな
い。また、電子部品で発生した熱は接続パターンを介し
て囲みパターンに伝熱され、さらに多層基板の内部に拡
散する。
【００２２】
（実施例１）本発明に係る第一の実施例を説明をする。
図１および図２は、多層基板の内部の１枚の基板２５
と、基板２５の表面に形成された回路パタ−ンの一部で
あるコイルパタ−ン２６と、その周辺のみを示してい
る。コイルパタ−ン２６は、渦巻き状に形成され、コイ
ルパタ−ン２６の内側先端部分は図示しないスルーホー
ルで裏面または他層の回路パターンと接続される。ま
た、コイルパタ−ン２６の外側先端部には、引出しパタ
ーン２６ａが連続して設けられる。引出パターンし２６
ａは、必要に応じてスルーホールを用いて他の回路パタ
ーンに接続される。
図１および図２は、多層基板の内部の１枚の基板２５
と、基板２５の表面に形成された回路パタ−ンの一部で
あるコイルパタ−ン２６と、その周辺のみを示してい
る。コイルパタ−ン２６は、渦巻き状に形成され、コイ
ルパタ−ン２６の内側先端部分は図示しないスルーホー
ルで裏面または他層の回路パターンと接続される。ま
た、コイルパタ−ン２６の外側先端部には、引出しパタ
ーン２６ａが連続して設けられる。引出パターンし２６
ａは、必要に応じてスルーホールを用いて他の回路パタ
ーンに接続される。
【００２３】コイルパタ−ン２６の周りには、その回り
を取り囲むように、例えば四角枠状の囲みパタ−ン２７
が形成される。囲みパターン２７は、引出しパターン２
６ａと接続しないように、引出しパターン２６ａの部分
には設けられない。囲みパタ−ン２７は、基板２５の表
裏面に積層された銅箔を用いて、コイルパタ−ン２６と
同時にエッチング形成される。なお、囲みパタ−ン２７
の高さは、回路パタ−ンと同じ高さに形成される。囲み
パタ−ン２７の幅は、エポキシ樹脂の流出や移動を防止
できる程度に細く形成され、囲みパターン２７とコイル
パターン２６との間には一定の空間Ｓが設けられる。な
お、空間Ｓは、多層基板を製造する際にエポキシ樹脂で
満たされる。
を取り囲むように、例えば四角枠状の囲みパタ−ン２７
が形成される。囲みパターン２７は、引出しパターン２
６ａと接続しないように、引出しパターン２６ａの部分
には設けられない。囲みパタ−ン２７は、基板２５の表
裏面に積層された銅箔を用いて、コイルパタ−ン２６と
同時にエッチング形成される。なお、囲みパタ−ン２７
の高さは、回路パタ−ンと同じ高さに形成される。囲み
パタ−ン２７の幅は、エポキシ樹脂の流出や移動を防止
できる程度に細く形成され、囲みパターン２７とコイル
パターン２６との間には一定の空間Ｓが設けられる。な
お、空間Ｓは、多層基板を製造する際にエポキシ樹脂で
満たされる。
【００２４】基板２５は、例えば厚さ１００μｍのガラ
スエポキシ積層板等で形成され、回路パタ−ン、囲みパ
タ−ン、引出しパタ−ンは、厚さ３５〜７０μｍ位の銅
箔で形成される。
スエポキシ積層板等で形成され、回路パタ−ン、囲みパ
タ−ン、引出しパタ−ンは、厚さ３５〜７０μｍ位の銅
箔で形成される。
【００２５】次に、多層基板の製造方法について簡単に
説明する。回路パタ−ンが形成された基板とプリプレグ
とが交互に積み重ねられ、積層方向に加圧するとともに
全体が加熱される。この結果、エポキシ樹脂は一旦溶融
した後に硬化し、基板は相互に接着されて多層基板が形
成される。多層基板は、およそ６〜１０層の基板が積層
され、厚さは１．５〜２．０ｍｍ位に形成される。
説明する。回路パタ−ンが形成された基板とプリプレグ
とが交互に積み重ねられ、積層方向に加圧するとともに
全体が加熱される。この結果、エポキシ樹脂は一旦溶融
した後に硬化し、基板は相互に接着されて多層基板が形
成される。多層基板は、およそ６〜１０層の基板が積層
され、厚さは１．５〜２．０ｍｍ位に形成される。
【００２６】多層基板の加熱硬化時には、プリプレグに
含まれたエポキシ樹脂が溶融して流動性を持つが、コイ
ルパタ−ン２６の周囲には囲みパタ−ン２７が形成され
ているので、コイルパタ−ン２６部分のエポキシ樹脂は
囲みパタ−ン２７により流れを阻止されて囲みパタ−ン
２７の外には殆ど流れ出ない。
含まれたエポキシ樹脂が溶融して流動性を持つが、コイ
ルパタ−ン２６の周囲には囲みパタ−ン２７が形成され
ているので、コイルパタ−ン２６部分のエポキシ樹脂は
囲みパタ−ン２７により流れを阻止されて囲みパタ−ン
２７の外には殆ど流れ出ない。
【００２７】従って、エポキシ樹脂の流出や移動による
空隙が生じないため、コイルパタ−ン部分の電気的絶縁
耐圧の不良は発生しない。
空隙が生じないため、コイルパタ−ン部分の電気的絶縁
耐圧の不良は発生しない。
【００２８】尚、本発明に係る多層基板は、上記の実施
の形態に限定するものではなく、例えば、囲みパタ−ン
の形状をコイルパタ−ンに合わせて円形にするとか、囲
みパタ−ンの厚みをコイルパタ−ンの厚みよりも厚くす
る等種々に変形することができる。
の形態に限定するものではなく、例えば、囲みパタ−ン
の形状をコイルパタ−ンに合わせて円形にするとか、囲
みパタ−ンの厚みをコイルパタ−ンの厚みよりも厚くす
る等種々に変形することができる。
【００２９】なお、上述した実施例では、対向して形成
されたコイルパタ−ン間の電気的絶縁性について説明し
たが、基板の表裏面に隣接して形成された高電位と低電
位の回路パタ−ン間についても同様に、電気的絶縁性を
確保することができる。このため、従来は電気的絶縁性
を確実に確保するために、高電位の回路パタ−ンは低電
位の回路パタ−ンから離して配置形成することがあった
が、回路パタ−ンを離して配置する必要がなくなり、多
層基板を小形化することができる。
されたコイルパタ−ン間の電気的絶縁性について説明し
たが、基板の表裏面に隣接して形成された高電位と低電
位の回路パタ−ン間についても同様に、電気的絶縁性を
確保することができる。このため、従来は電気的絶縁性
を確実に確保するために、高電位の回路パタ−ンは低電
位の回路パタ−ンから離して配置形成することがあった
が、回路パタ−ンを離して配置する必要がなくなり、多
層基板を小形化することができる。
【００３０】（実施例２）本発明に係る第二の実施例を
説明する。第二の実施例の特徴は、囲みパタ−ン２８が
コイルパタ−ン２６以外の他の回路パタ−ン２９に接続
されていることである。これ以外は実施例１と同じなた
め、説明は簡略化する。
説明する。第二の実施例の特徴は、囲みパタ−ン２８が
コイルパタ−ン２６以外の他の回路パタ−ン２９に接続
されていることである。これ以外は実施例１と同じなた
め、説明は簡略化する。
【００３１】コイルパタ−ン２６は、渦巻き状に形成さ
れ、コイルパタ−ン２６の内側先端部分は図示しないス
ルーホールで裏面または他層の回路パターンと接続され
る。また、コイルパタ−ン２６の外側先端部には、引出
しパターン２６ａが連続して設けられ、引出しパターン
２６ａは、必要に応じてスルーホールを用いて他の回路
パターンに接続される。
れ、コイルパタ−ン２６の内側先端部分は図示しないス
ルーホールで裏面または他層の回路パターンと接続され
る。また、コイルパタ−ン２６の外側先端部には、引出
しパターン２６ａが連続して設けられ、引出しパターン
２６ａは、必要に応じてスルーホールを用いて他の回路
パターンに接続される。
【００３２】コイルパタ−ン２６の周りには、その回り
を取り囲むように囲みパタ−ン２８が形成される。囲み
パターン２８は、引出しパターン２６ａと接続しないよ
うに、引出しパターン２６ａの部分には設けられない。
また、囲みパタ−ン２８には連続して接続パタ−ン２８
ａが設けられ、接続パタ−ン２８ａは同層のコイルパタ
−ン２６以外の他の回路パタ−ン２９に接続される。こ
の結果、囲みパターン２８は電気的に浮いた状態とはな
らずに、接続された回路パタ−ン２９に応じた所定の電
位に保たれる。
を取り囲むように囲みパタ−ン２８が形成される。囲み
パターン２８は、引出しパターン２６ａと接続しないよ
うに、引出しパターン２６ａの部分には設けられない。
また、囲みパタ−ン２８には連続して接続パタ−ン２８
ａが設けられ、接続パタ−ン２８ａは同層のコイルパタ
−ン２６以外の他の回路パタ−ン２９に接続される。こ
の結果、囲みパターン２８は電気的に浮いた状態とはな
らずに、接続された回路パタ−ン２９に応じた所定の電
位に保たれる。
【００３３】また、接続パタ−ン２８ａは、接続パタ−
ン２８ａの近傍に実装された電子部品から発生する熱を
囲みパタ−ン２８に伝熱する。伝熱された熱は、囲みパ
タ−ン２８を介して多層基板中に拡散する。このため、
多層基板において、電子部品で発生した熱が局所的に蓄
積されることがなく、電子回路の誤動作や、電子部品の
寿命低下等を防ぐことができる。
ン２８ａの近傍に実装された電子部品から発生する熱を
囲みパタ−ン２８に伝熱する。伝熱された熱は、囲みパ
タ−ン２８を介して多層基板中に拡散する。このため、
多層基板において、電子部品で発生した熱が局所的に蓄
積されることがなく、電子回路の誤動作や、電子部品の
寿命低下等を防ぐことができる。
【００３４】なお、囲みパタ−ン２８を形成する代わり
に、コイルパタ−ン２６の周縁に同様の効果を有するパ
タ−ンを配置形成しても良い。図４を用いて、第三の実
施例を説明する。
に、コイルパタ−ン２６の周縁に同様の効果を有するパ
タ−ンを配置形成しても良い。図４を用いて、第三の実
施例を説明する。
【００３５】一般的にコイルパタ−ン２６の周縁には、
図４（ａ）のように、例えばランド３０、３１、３２や
配線パタ−ン３３が設計配置される。この場合、ランド
３０、３１、３２と配線パタ−ン３３は、図４（ｂ）の
ように、その形状が拡大や変形され、コイルパタ−ン２
６の周縁を囲むランド３０ａ、３１ａ、３２ａと配線パ
タ−ン３３ａに形成され、さらにコイルパタ−ン２６の
周縁に隣接するように配置形成される。この結果、コイ
ルパタ−ン２６は、囲みパタ−ン２８を設けたと同様
に、ランド３０ａ、３１ａ、３２ａと配線パタ−ン３３
ａとによって囲まれる。従って、コイルパタ−ン２６部
分の溶融したエポキシ樹脂は、コイルパタ−ン２６の外
に流れ出にくくなり、囲みパタ−ン２８を設けたと同様
の効果が得られる。
図４（ａ）のように、例えばランド３０、３１、３２や
配線パタ−ン３３が設計配置される。この場合、ランド
３０、３１、３２と配線パタ−ン３３は、図４（ｂ）の
ように、その形状が拡大や変形され、コイルパタ−ン２
６の周縁を囲むランド３０ａ、３１ａ、３２ａと配線パ
タ−ン３３ａに形成され、さらにコイルパタ−ン２６の
周縁に隣接するように配置形成される。この結果、コイ
ルパタ−ン２６は、囲みパタ−ン２８を設けたと同様
に、ランド３０ａ、３１ａ、３２ａと配線パタ−ン３３
ａとによって囲まれる。従って、コイルパタ−ン２６部
分の溶融したエポキシ樹脂は、コイルパタ−ン２６の外
に流れ出にくくなり、囲みパタ−ン２８を設けたと同様
の効果が得られる。
【００３６】
【発明の効果】上述のように、本発明の多層基板では、
電位差の大きい回路パタ−ンの周りを囲むように囲みパ
タ−ンを設けたので、少なくとも電位差の大きい回路パ
タ−ン部には空隙ができず、電気的絶縁性を確保するこ
とができる。このため、多層基板の電気的耐圧を良好に
維持することが出来るので、多層基板の電気的信頼性が
向上し、また、製品の歩留まりも高まる。また、電気的
絶縁耐圧の高いトランス、インダクタ、モ−タ−のコイ
ル、ＰＣカ−ド内蔵用のコイル等を構成することが出来
る。
電位差の大きい回路パタ−ンの周りを囲むように囲みパ
タ−ンを設けたので、少なくとも電位差の大きい回路パ
タ−ン部には空隙ができず、電気的絶縁性を確保するこ
とができる。このため、多層基板の電気的耐圧を良好に
維持することが出来るので、多層基板の電気的信頼性が
向上し、また、製品の歩留まりも高まる。また、電気的
絶縁耐圧の高いトランス、インダクタ、モ−タ−のコイ
ル、ＰＣカ−ド内蔵用のコイル等を構成することが出来
る。
【図１】本発明に係る第一の多層基板を説明するための
例示であるスイッチング電源の多層基板を構成するコイ
ルパタ−ン部分を示す平面図である。
例示であるスイッチング電源の多層基板を構成するコイ
ルパタ−ン部分を示す平面図である。
【図２】図１の線Ｘ−Ｘに於ける概略断面図である。
【図３】本発明に係る第二の多層基板を説明するための
例示であるスイッチング電源の多層基板を構成するコイ
ルパタ−ン部分を示す平面図である。
例示であるスイッチング電源の多層基板を構成するコイ
ルパタ−ン部分を示す平面図である。
【図４】図４（ａ）は、本発明に係る第三の多層基板を
説明するための例示であるスイッチング電源の多層基板
を構成するコイルパタ−ン部分を示す平面図であり、図
４（ｂ）は従来例である。
説明するための例示であるスイッチング電源の多層基板
を構成するコイルパタ−ン部分を示す平面図であり、図
４（ｂ）は従来例である。
【図５】従来に係る多層基板を説明するための例示であ
るスイッチング電源の多層基板の製造方法を示す概略断
面図である。
るスイッチング電源の多層基板の製造方法を示す概略断
面図である。
【図６】従来に係る多層基板を説明するための例示であ
るスイッチング電源の多層基板の概略断面図である。
るスイッチング電源の多層基板の概略断面図である。
【図７】従来に係る多層基板を説明するための例示であ
るスイッチング電源の多層基板のコイルパタ−ン部分に
空隙が生じた場合を示す概略断面図である。
るスイッチング電源の多層基板のコイルパタ−ン部分に
空隙が生じた場合を示す概略断面図である。
１、２、３、４、２３、２４、２５ 基板 ５、６、７ プリプレグ ５ａ、６ａ、７ａ ガラス布基材 ８、９、１０、１１、１２、１３、１４、１５ 回路パ
タ−ン １６、１７、１８ エポキシ樹脂 １９ 空隙 ２０ 一次コイル ２１ 二次コイル ２２ 絶縁層 ２６ コイルパタ−ン ２６ａ 引出しパターン ２７、２８ 囲みパタ−ン ２８ａ 接続パタ−ン ３０、３１、３２、３０ａ、３１ａ、３２ａ ランド ３３、３３ａ 配線パタ−ン
タ−ン １６、１７、１８ エポキシ樹脂 １９ 空隙 ２０ 一次コイル ２１ 二次コイル ２２ 絶縁層 ２６ コイルパタ−ン ２６ａ 引出しパターン ２７、２８ 囲みパタ−ン ２８ａ 接続パタ−ン ３０、３１、３２、３０ａ、３１ａ、３２ａ ランド ３３、３３ａ 配線パタ−ン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−74917（ＪＰ，Ａ) 特開 平１−210877（ＪＰ，Ａ) 特開 平４−152609（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01F 30/00 - 38/42
Claims (4)
- 【請求項１】 複数の基板を積層して構成し、その層間
にコイルパターンを含む回路パターンを備えた多層基板
において、前記コイルパターンと同一平面上に、少なく
とも前記コイルパターンを取り囲む、前記基板を積層す
るさいに挟まれたプリプレグが溶融して流れるのを阻止
する囲みパターンを設けることを特徴とする多層基板。 - 【請求項２】 複数の基板を積層して構成し、電位差が
生じる高電位回路パターンと低電位回路パターンとを含
む回路パターンを有する多層基板において、前記高電位
回路パターンと同一平面上の前記高電位回路パターンの
周りに、前記基板を積層するさいに挟まれたプリプレグ
が溶融して流れるのを阻止する囲みパターンを設けるこ
とを特徴とする多層基板。 - 【請求項３】 複数の基板を積層して構成し、その層間
にコイルパターンを含む回路パターンを備えた多層基板
において、前記コイルパターンと同一平面上の少なくと
も前記コイルパターンの周りに、前記基板を積層するさ
いに挟まれたプリプレグが溶融して流れるのを阻止する
囲みパターンを設け、該囲みパターンには接続パターン
が接続され、該接続パターンは前記囲みパターンによっ
て囲まれた回路パターン部以外の回路パターンに接続さ
れることを特徴とする多層基板。 - 【請求項４】 複数の基板を積層して構成し、電位差が
生じる高電位回路パターンと低電位回路パターンとを含
む回路パターンを有する多層基板において、前記高電位
回路パターンと同一平面上の前記高電位回路パターンの
周りに、前記基板を積層するさいに挟まれたプリプレグ
が溶融して流れるのを阻止する囲みパターンを設け、該
囲みパターンには接続パターンが接続され、該接続パタ
ーンは囲みパターンによって囲まれた回路パターン部以
外の回路パターンに接続されることを特徴とする多層基
板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24310496A JP3277819B2 (ja) | 1995-12-19 | 1996-09-13 | 多層基板 |
| US08/926,816 US5942965A (en) | 1996-09-13 | 1997-09-09 | Multilayer substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33044995 | 1995-12-19 | ||
| JP7-330449 | 1995-12-19 | ||
| JP24310496A JP3277819B2 (ja) | 1995-12-19 | 1996-09-13 | 多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232162A JPH09232162A (ja) | 1997-09-05 |
| JP3277819B2 true JP3277819B2 (ja) | 2002-04-22 |
Family
ID=26536097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24310496A Expired - Fee Related JP3277819B2 (ja) | 1995-12-19 | 1996-09-13 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277819B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4784606B2 (ja) * | 2005-09-30 | 2011-10-05 | パナソニック株式会社 | シート状複合電子部品とその製造方法 |
| WO2012105709A2 (en) | 2011-01-31 | 2012-08-09 | Hitachi Koki Co., Ltd. | Disk motor, electric working machine including disk motor and method for manufacturing disk motor |
| CN209449029U (zh) * | 2016-11-28 | 2019-09-27 | 株式会社村田制作所 | 多层基板以及多层基板向电路基板的安装构造 |
-
1996
- 1996-09-13 JP JP24310496A patent/JP3277819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232162A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942965A (en) | Multilayer substrate | |
| KR100832469B1 (ko) | 배선 보드, 다층 배선 보드, 및 그 제조 방법 | |
| JP5526276B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
| JP2003142831A (ja) | 電子部品内装配線板およびその製造方法 | |
| JP2006190926A (ja) | チップ内蔵型プリント回路基板およびその製造方法 | |
| JP2005136347A (ja) | 多層基板及びその製造方法 | |
| JP2002076530A (ja) | プリント回路基板およびプリント回路基板の製造方法 | |
| US20240090140A1 (en) | Component-incorporated substrate and method for manufacturing same | |
| JP3277819B2 (ja) | 多層基板 | |
| EP1353541B1 (en) | Circuit board and production method therefor | |
| JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
| US11856693B2 (en) | Resin multilayer substrate and method for manufacturing resin multilayer substrate | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JP2012089568A (ja) | 有機多層基板及びその製造方法 | |
| WO2012140964A1 (ja) | 電子部品内蔵フレキシブル多層基板 | |
| GB2080729A (en) | A multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion and method for making same. | |
| JP2001036237A (ja) | 多層プリント基板の製造方法 | |
| CN112586090A (zh) | 用于射频部件的多层冷却结构 | |
| US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
| JPH01151293A (ja) | 多層プリント配線板の内層導通方法 | |
| JP7479162B2 (ja) | 多層配線基板及びその製造方法 | |
| US20230422400A1 (en) | Embedded magnetic component device including vented channel and multilayer windings | |
| JP2008198660A (ja) | プリント基板及びプリント基板の製造方法 | |
| WO2022266205A1 (en) | Embedded magnetic component device including vented channels and multilayer windings | |
| CN116489878A (zh) | 可增层嵌埋内置元件的电路板结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |