JP3277565B2 - バッテリー保護回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、二次電池の過充電及び
過放電を防止するための、所謂バッテリー保護回路に関
するものである。

【０００２】

【従来の技術】複数本の電池を直列に接続したバッテリ
ーパックにおいては、直列に接続されたトータルの電圧
を基準に過充電や過放電を検出した充電器や、負荷側を
オン／オフすることによってバッテリーの消費を防止し
ていた。

【０００３】また、バッテリーの保護機能はバッテリー
側ではなく、充電器や負荷側に設けられており、該充電
器や負荷側が異常な過充電や過大電流が生じたときは、
バッテリー又はバッテリーパック内に備えてあるサーモ
スタット等の温度による検出によって電源供給をオン／
オフしている。

【０００４】しかし、上記方法では、特に複数の電池か
ら構成されたバッテリーにおいては、夫々の電池の特性
が揃っていない場合は、特定の電池のみ過充電や過放電
状態となる恐れがあり、特に過放電及び過充電での性能
の劣化が大きい電池には、実質的に使用できない。

【０００５】そこで、同一出願による先願発明（特願平
３−２１３０１９号明細書）が提案された。この先願発
明においては、直列接続された二次電池が充電及び放電
を繰り返す過程において、個々の構成する電池の個体差
により、電池の容量バランスが崩れてきても、そのバラ
ンスを復活する機能を有する電池容量バランス回路を充
放電回路に設けて過充電及び過放電を防止する方法であ
る。

【０００６】この、電池容量バランス回路は、基本的に
電池を保護する回路から構成されており、それは過充電
の検出、充電電流のオフ、オーバーフローの検出、過放
電の検出、放電電流のオフ、ヒステリシス、過電流の検
出等の回路群から構成してバッテリーの保護をする方法
である。

【０００７】

【発明が解決しようとする課題】しかしながら、前記先
願発明においては、例え電池の過放電、過充電を検出し
ても、過放電検出後における回路群には電流が流れてお
り、常時消費電流が生じているという問題点があった。

【０００８】従って、バッテリーの過放電、過充電を検
出する回路群と共に、過放電を検出後に回路に流れる電
流を出来る限り少なくして放電をできるかぎり抑制して
電池を保護することに解決しなければならない課題を有
している。

【０００９】

【課題を解決するための手段】前記課題を解決する具体
的手段として本発明は、二次電池と、該電池の電圧を検
出すると共に、該検出電圧と基準電圧とを比較して上記
二次電池の過放電状態又は過充電状態を検知する状態検
知手段と、放電電流又は充電電流を遮断するための第一
及び第二のスイッチ手段と、上記状態検知手段の検知結
果に基づいて上記第一及び第二のスイッチ手段の導通及
び非導通を制御する制御手段とを備えたバッテリー保護
回路において、少なくとも上記状態検知手段に供給する
電源を遮断するためのパワーダウンスイッチ手段と、上
記状態検知手段により過放電状態が検知された場合に上
記パワーダウンスイッチ手段を非導通状態にするパワー
ダウン手段とを備えたことを特徴とするバッテリー保護
回路を提供するものである。

【００１０】そして、過放電状態から再び充電が開始さ
れた場合に上記パワーダウンスイッチ手段を非導通状態
から導通状態に復帰させるパワーダウン解除手段を備え
たこと；上記二次電池が複数直列につながれたバッテリ
ー保護回路にあっては、上記パワーダウン手段は上記状
態検知手段により１又は全ての上記二次電池の過放電状
態が検知された場合に上記パワーダウンスイッチ手段を
非導通状態にすること；いずれかの上記二次電池が過充
電状態の場合は、上記パワーダウンスイッチ手段が非導
通状態にならないようにするパワーダウン禁止手段を備
えたこと；瞬間的に大電流が流れた場合には、上記パワ
ーダウンスイッチ手段が非導通状態にならないように、
バッテリー電圧の検出端子電圧が過放電検出電圧以下に
なるのを防止する電圧降下防止手段を備えたこと；更に
は、複数の上記二次電池の過充放電用の電池バランスを
取る手段を備えたことを特徴とするバッテリー保護回路
を提供するものである。

【００１１】

【作用】本発明に係るバッテリー保護回路は、過放電の
際にパワーダウンモードにすることによって、回路で消
費する電流を極端に少なくすることと共に、パワーダウ
ンモードから復帰でき、並びに直列につながれた二次電
池の場合に一つ又は全ての二次電池の過放電を検出する
ことでパワーダウンモードにすることによって、各電池
のバランスを過充電側や過放電側で適宜とること、及び
パワーダウンモードの時に二次電池が０Ｖであっても充
電が可能となる。

【００１２】

【実施例】本発明に係るバッテリー保護回路について、
図を参照にして詳細に説明する。図１は本発明に係る第
１実施例のバッテリー保護回路の概略を示すブロック図
であり、該ブロック図において、１はバッテリー保護回
路であり、該バッテリー保護回路１は、検出部２と、制
御部３と、復帰部４と、パワーダウンＳＷ部５と、充放
電スイッチ部６と、から構成され、複数のバッテリーで
あるところの電池Ａｂａｔ、Ｂｂａｔの充放電制御を行
うものである。

【００１３】検出部２は、電池電圧検出部７と過電流検
出部８とから構成され、電池電圧検出部７は電池Ａｂａ
ｔ、Ｂｂａｔの各電圧より過充電（Ａ、Ｂ）及び過放電
（Ａ、Ｂ）状態を検出すると共に、過電流検出部８では
過電流状態の検出を行う。

【００１４】制御部３は、放電系制御ロジック部９及び
放電ＳＷ制御部１０と、ＧＮＤレベルシフト部１１と、
充電系制御ロジック部１２及び充電ＳＷ制御部１３とか
ら構成されている。

【００１５】制御部３の放電系制御ロジック部９及び放
電ＳＷ制御部１０は、検出部２の電池電圧検出部７で検
出した電池Ａｂａｔ、Ｂｂａｔの充放電状態や過電流検
出部８からの過電流信号の状態から、電池電圧検出部７
へオーバーフロー電流信号、後述する充放電スイッチ部
６へは放電スイッチ信号、復帰部４へはパワーダウン信
号を出力する。

【００１６】又、放電系制御ロジック部９及び放電ＳＷ
制御部１０からのグランド信号はＧＮＤレベルシフト部
１１を介して充電系制御ロジック部１２及び充電ＳＷ制
御部１３に入力される。

【００１７】制御部３のＧＮＤレベルシフト部１１は、
放電系制御ロジック部９及び放電ＳＷ制御部１０の放電
スイッチと、充電系制御ロジック部１２及び充電ＳＷ制
御部１３の充電スイッチのグランド（ＧＮＤ）が異なる
ため、夫々のグランド電位を一定の基準に定めるもので
ある。

【００１８】制御部３の充電系制御ロジック部１２及び
充電ＳＷ制御部１３は、電池状態、充電検出（起動回
路）等から充放電スイッチ部６の制御、復帰部４に対し
てパワーダウン解除信号の出力等を行う。パワーダウン
解除信号は、電池電圧が所定電圧値以上になると、所謂
パワーダウンモードから脱出する。

【００１９】復帰部４は、パワーダウン制御部１４と起
動回路充電検出部１５とから構成され、パワーダウン制
御部１４は、放電系制御ロジック部９及び充電系制御ロ
ジック部１２からのパワーダウン信号を後述するパワー
ダウンＳＷ部５に送り、起動回路充電検出部１５は、自
動又は手動により充電を開始させるものである。

【００２０】パワーダウンＳＷ部５は、パワーダウン制
御部１４からのパワーダウン信号を検出部２及び制御部
３に送り、電源をオフにしてパワーダウンモードにす
る。

【００２１】充放電スイッチ部６は、制御部３の放電Ｓ
Ｗ制御部１０及び充電ＳＷ制御部１３からの制御に基づ
いて電池Ａｂａｔ、Ｂｂａｔの充電及び放電の制御を行
うものである。

【００２２】次に、図１のブロック図に基づいて放電時
と、充電時における概ねの動作を説明する。 ［１］ 放電時 複数の電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテ
リーにおいて、検出部２の電池電圧検出部７は常時電池
Ａｂａｔ及び電池Ｂｂａｔとの放電状態を監視してい
て、該電池Ａｂａｔ又は電池Ｂｂａｔのいずれかが過放
電状態になると過放電（Ａ）信号または過放電（Ｂ）信
号を制御部３の放電系制御ロジック部９に送出し、放電
系制御ロジック部９の制御により放電ＳＷ制御部１０に
よって充放電スイッチ部６の放電スイッチをオフする。

【００２３】充放電スイッチ部６の放電スイッチをオフ
することによって、過放電以外の電池をオーバーフロー
放電するように制御し、この状態の時、例えば電池Ａｂ
ａｔ、Ｂｂａｔとから構成されているバッテリーの場合
に、電池Ａｂａｔ、Ｂｂａｔ共に過放電の状態になれば
パワーダウンモードに入る。

【００２４】尚、パワーダウンモードになるのは、電池
Ａｂａｔ、Ｂｂａｔのいずれかが過放電状態になった場
合でも良い。即ち、電池Ａｂａｔ、Ｂｂａｔとから構成
されたバッテリーであれば、電池Ａｂａｔ、又は電池Ｂ
ｂａｔのいずれかが過放電となった場合にパワーダウン
モードに入る。

【００２５】又、放電時において、所定値からなる過大
電流が所定時間流れたことを検出部２の過電流検出部８
によって検出した場合には、制御部３の放電ＳＷ制御部
１０によって充放電スイッチ部６の放電スイッチをオフ
する。尚、瞬間的な大電流によって、過放電、過電流の
状態が所定時間以内であればパワーダウンモードになら
ない。

【００２６】［２］ 充電時 電池Ａｂａｔ、又は電池Ｂｂａｔから構成されたバッテ
リーにおいて、電池Ａｂａｔ、又は電池Ｂｂａｔが過充
電状態になったことを検出部２の電池電圧検出部７が検
出すると、過充電（Ａ）信号または過充電（Ｂ）信号を
制御部３の充電系制御ロジック部１２に送出し、充放電
スイッチ部６の充電スイッチをオフする。同時に図示し
ていないが、オーバーフロー回路により過充電状態とな
った電池を放電させる。

【００２７】ここで、パワーダウンモード時からの充電
の場合は、復帰部４の起動回路充電検出部１５からの充
電検出信号に基づいて、制御部３の充電ＳＷ制御部１３
の制御により強制的に充電動作を行い、又強制的にパワ
ーダウンモードを解除しトータル電池電圧が上昇し、所
定電圧値以上になったことを電池電圧検出部２が検出す
れば、パワーダウン解除信号を復帰部４のパワーダウン
制御部１４に送出して、パワーダウンモードから抜け出
す、即ち過放電状態を脱出して、正常充電状態となる。
尚、電池Ａｂａｔ、又は電池Ｂｂａｔの片方が過放電状
態であっても、他方が過充電状態であればパワーダウン
モードには入らず、過充電状態が最優先される。

【００２８】次に、電池Ａｂａｔ、Ｂｂａｔから構成さ
れているバッテリーの放電特性とパワーダウンモードに
ついて説明する。即ち、バッテリーの放電特性は、図２
に示したように、放電時間の経過と共に電池電圧が放電
カーブ１６を描きながら下がり続け、予め所定電圧値に
設定されている過放電電圧値１７以下になった状態が過
放電状態である。

【００２９】この過放電状態を図１に示した検出部２が
検出すれば、充放電スイッチ部６の放電スイッチをオフ
することによって負荷に対する放電は無くなり、バッテ
リーの電圧は過放電領域１８で保持され、その残存容量
１９は予め算出することができる。

【００３０】しかし、負荷に対する放電は無くなったと
しても、前記図１で示したバッテリー保護回路１にはそ
の後も若干の電流が流れ続ける。従って、放電は進行し
続けるので、残存容量１９の放電カーブは放電方向２０
となる。

【００３１】そのため考え出されたのがパワーダウンモ
ードであって、過放電状態になったバッテリー保護回路
の内、必要とする最小限の回路を除いた回路への電流を
遮断する方法である。

【００３２】この、パワーダウンモードを設けることに
よって、放電カーブは放電方向２１となり、過放電状態
になったときの残存容量１９による電圧維持の期間に、
パワーダウンモードを設けなかった場合と比較するとき
わめて大きな差が出る。例えば過放電状態となったとき
の残存容量１９が３０ｍＡｈ、過放電領域１８において
動作をするための回路消費電流が２０μＡ、パワーダウ
ンモードを設けた場合の過放電領域１８において動作す
るための回路消費電流を１μＡとすれば、以下の表１に
示すように電池電圧が過放電領域１８から０Ｖになるま
での時間を大幅に改善することができる。

【００３３】

【表１】

【００３４】この表から理解できるように、電池電圧が
０Ｖになるまでの時間が１５００時間→３万時間と大幅
に改善することができ、実際には電池電圧が下がると消
費電流もある程度少なくなるので、更に長期間維持で
き、バッテリーが過放電状態となることによって生じる
性能劣化を未然に防止することができる。

【００３５】次に本発明に係る第１実施例のバッテリー
保護回路について図を参照して説明する。図３は、バッ
テリー保護回路１の構成を示したものであり、主に５個
のコンパレータと複数のスイッチング素子と、複数のゲ
ートとで構成され、これらの接続状態は以下のようにな
っている。

【００３６】即ち、バッテリー保護回路１が組み込まれ
たバッテリー構成体は、充電器又は負荷のプラス側と接
続するプラス接続端子（Ｅｂ＋）に接続されたヒューズ
２３を介して電池Ａｂａｔのプラス側に接続され、該電
池Ａｂａｔのマイナス側は電池Ｂｂａｔのプラス側に接
続された、所謂直列接続になっている。

【００３７】そして、電池Ｂｂａｔのマイナス側は放電
用パワーＮＭＯＳトランジスターＱＤと、充電用パワー
ＮＭＯＳトランジスターＱＣを介して、充電器又は負荷
のマイナス側の接続端子であるマイナス側端子（Ｅｂ
−）に接続されている。

【００３８】前記、バッテリー保護回路１は、プラス側
端子（Ｅｂ＋）と保護抵抗Ｒ１０を介して端子ＶＤＤに
接続され、端子ＣＰＵは抵抗Ｒ１１を介してＮＭＯＳト
ランジスターＱ１４のドレン端子に接続されている。

【００３９】電池Ａｂａｔのマイナス側と電池Ｂｂａｔ
のプラス側との接続点は、端子ＶＣに接続され、電池Ｂ
ｂａｔのマイナス側の端子ＣＰＤは抵抗Ｒ１２を介して
ＰＭＯＳトランジスターＱ１５のドレン端子に接続さ
れ、保護抵抗Ｒ１３を介して端子ＶＳＳに接続されてい
る。

【００４０】端子ＶＤＤと端子ＶＣ間には平滑用キャパ
シターＣＡが介在し、且つ端子ＶＣと端子ＶＳＳ間には
平滑用キャパシターＣＢが介在されている。

【００４１】パワーＮチャネルＭＯＳトランジスターＱ
Ｄ（以下、パワーＮＭＯＳトランジスターＱＤと云う）
は、ソース、ゲート及びドレン端子と寄生ダイオードＤ
１を備えたトランジスターであって、ソース端子は電池
Ｂｂａｔのマイナス側に接続され、ゲート端子は端子Ｄ
Ｏに接続され、ドレン端子はパワーＮＭＯＳトランジス
ターＱＣのドレン端子に接続されている。

【００４２】パワーＮチャネルＭＯＳトランジスターＱ
Ｃ（以下、パワーＮＭＯＳトランジスターＱＣと云う）
は、ソース、ゲート及びドレン端子と寄生ダイオードＤ
２を備えたトランジスターであって、ソース端子はマイ
ナス側端子（Ｅｂ−）に接続され、ゲート端子は端子Ｏ
Ｖに接続され、ドレン端子はパワーＮＭＯＳトランジス
ターＱＤのドレン端子に接続されている。そして、マイ
ナス側端子（Ｅｂ−）には保護抵抗Ｒ２２を介して端子
ＶＭに接続されている。尚、パワーＮＭＯＳトランジス
ターＱＤのドレン端子と、パワーＮＭＯＳトランジスタ
ーＱＣのソース端子との中間位置からは充電用と放電用
とを区別する端子（Ｅｃ−）が接続されていてもよい。

【００４３】パワーダウンスイッチＰＤＳＷ１は、パワ
ーダウン信号により開閉するスイッチであって、その一
方の端子を端子ＶＤＤに接続し、他方の端子である接続
点ａは、コンパレーターＣＯＭＰ１、２、３、４、５の
電源入力端子に接続されている。

【００４４】パワーダウンスイッチＰＤＳＷ２は、パワ
ーダウン信号により開閉するスイッチであって、その一
方の端子を端子ＶＣに接続され、他方の端子は、抵抗Ｒ
１１の他端に接続している。

【００４５】パワーダウンスイッチＰＤＳＷ３は、パワ
ーダウン信号により開閉するスイッチであって、その一
方の端子を端子ＶＳＳに接続され、他方の端子は、抵抗
Ｒ１９の他端に接続されている。

【００４６】コンパレーターＣＯＭＰ１は、２個の入力
端子と１個の出力端子とから構成され、一方の反転入力
端子（以下マイナス側入力端子と云う）は、抵抗Ｒ１４
の他端と抵抗Ｒ１５の一端の接続点に接続され、他方の
非反転入力端子（以下プラス側入力端子と云う）は、基
準電圧Ｅ１（＋１．５Ｖ）のプラス側に接続され、出力
端子はノアゲートＧ２の１つの入力端子に接続されてい
る。尚、抵抗Ｒ１４の一端は端子ＶＤＤに、抵抗Ｒ１５
の他端は抵抗Ｒ１１の一端とコンパレーターＣＯＭＰ２
のプラス側入力端子との接続点に接続され、基準電圧Ｅ
１のマイナス側は端子ＶＣに接続されている。

【００４７】コンパレーターＣＯＭＰ２は、２個の入力
端子と１個の出力端子とから構成され、一方のマイナス
側入力端子は、基準電圧Ｅ１（＋１．５Ｖ）のプラス側
に接続され、他方のプラス側入力端子は、抵抗Ｒ１５の
他端と抵抗Ｒ１１の一端との接続点に接続され、出力端
子はノアゲートＧ８の入力端子及びＮＭＯＳトランジス
ターＱ１４のゲート端子に接続されている。尚、コンパ
レーターＣＯＭＰ２のヒステリシススイッチ入力端子
は、アンドゲートＧ１の出力端子に接続されている。

【００４８】コンパレーターＣＯＭＰ３は、２個の入力
端子と１個の出力端子とから構成され、一方のマイナス
側入力端子は、抵抗Ｒ１７の他端と抵抗Ｒ１８の一端と
の接続点に接続され、他方のプラス側入力端子は、基準
電圧Ｅ２（＋１．５Ｖ）のプラス側に接続され、出力端
子はノアゲートＧ２の入力端子に接続されている。尚、
抵抗Ｒ１７の一端は端子ＶＣに接続され、抵抗Ｒ１８の
他端は抵抗Ｒ１９の一端とコンパレーターＣＯＭＰ４の
プラス側入力端子に接続されている。

【００４９】コンパレーターＣＯＭＰ４は、２個の入力
端子と１個の出力端子とから構成され、一方のマイナス
側入力端子は、基準電圧Ｅ２（＋１．５Ｖ）のプラス側
に接続され、他方のプラス側入力端子は、抵抗Ｒ１８の
他端と抵抗Ｒ１９の一端との接続点に接続され、出力端
子はノアゲートＧ８の入力端子及びＰＭＯＳトランジス
ターＱ１５のゲート端子に接続されている。尚、コンパ
レーターＣＯＭＰ４のヒステリシススイッチ入力端子
は、アンドゲートＧ１の出力端子に接続されている。

【００５０】コンパレーターＣＯＭＰ５は、２個の入力
端子と１個の出力端子とから構成され、一方のマイナス
側入力端子は、基準電圧Ｅ３（＋０．４Ｖ）のプラス側
に接続され、他方のプラス側入力端子は、端子ＶＭに接
続され、出力端子は時定数ＣＲを構成する抵抗Ｒ４の他
端及びアンドゲートＧ１の入力端子に接続されている。
尚、抵抗Ｒ４の一端はノアゲートＧ９の入力端子及びキ
ャパシターＣ２の一端に接続され、キャパシターＣ２の
他端は端子ＶＤＤに接続されている。

【００５１】アンドゲートＧ１は、２個の入力端子と１
個の出力端子からなるゲートであって、一方の入力端子
はコンパレーターＣＯＭＰ５の出力端子に接続され、他
方の入力端子はノアゲートＧ２の出力端子に接続され、
出力端子はコンパレーターＣＯＭＰ２、４のヒステリシ
ススイッチ入力端子に接続されている。

【００５２】ノアゲートＧ２は、２個の入力端子と１個
の出力端子からなるゲートであって、一方の入力端子
は、コンパレーターＣＯＭＰ１の出力端子に、他方の入
力端子はコンパレーターＣＯＭＰ３の出力端子に接続さ
れ、出力端子はアンドゲートＧ１の入力端子、ノットゲ
ートＧ３の入力端子及びＮＭＯＳトランジスターＱ１３
のゲート端子に接続されている。

【００５３】ノットゲートＧ３は、その入力端子にはノ
アゲートＧ２の出力端子に接続され、出力端子はナンド
ゲートＧ４の入力端子及びノアゲートＧ９の入力端子に
接続されている。

【００５４】ナンドゲートＧ４は、２個の入力端子と１
個の出力端子を備えているゲートであり、一方の入力端
子はノットゲートＧ３の出力端子に接続され、他方の入
力端子はノアゲートＧ８の出力端子に接続され、出力端
子はパワーダウンラッチ回路のナンドゲートＧ６の入力
端子に接続されている。

【００５５】ナンドゲートＧ５は、２個の入力端子と１
個の出力端子からなるゲートであって、ナンドゲートＧ
６と共にパワーダウンラッチ回路を形成するものであ
り、一方の入力端子は抵抗Ｒ１の他端に接続され、他方
の入力端子はナンドゲートＧ６の出力端子に接続され、
出力端子は抵抗Ｒ０の一端に接続され、この出力端子か
らはパワーダウン信号を発生させる。尚、抵抗Ｒ０の他
端は接地され、抵抗Ｒ１の一端は端子ＶＤＤに接続され
ている。

【００５６】ナンドゲートＧ６は、２個の入力端子と１
個の出力端子からなるゲートであって、ナンドゲートＧ
５と共にパワーダウンラッチ回路を形成するものであ
り、一方の入力端子はナンドゲートＧ５の出力端子に接
続され、他方の入力端子はナンドゲートＧ４の出力端子
に接続され、出力端子はナンドゲートＧ５の入力端子に
接続されている。

【００５７】ノットゲートＧ７は、充電ロジックの一要
素であり、その入力端子には抵抗Ｒ１を介して端子ＶＤ
Ｄに接続され、出力端子はナンドゲートＧ１０の入力端
子に接続されている。

【００５８】ノアゲートＧ８は、２個の入力端子と１個
の出力端子からなるゲートであって、一方の入力端子は
コンパレーターＣＯＭＰ２の出力端子に接続され、他方
の入力端子はコンパレーターＣＯＭＰ４の出力端子に接
続され、出力端子はナンドゲートＧ４の入力端子及び充
電ロジックを構成するＧＮＤレベルシフト部の入力部に
接続されている。

【００５９】ノアゲートＧ９は、２個の入力端子と１個
の出力端子からなるゲートであって、一方の入力端子は
ノットゲートＧ３の出力端子に接続され、他方の入力端
子は抵抗Ｒ４の一端及びキャパシターＣ２の一端に接続
され、出力端子は端子ＤＯを介してパワーＮＭＯＳトラ
ンジスターＱＤのゲート端子に接続されている。

【００６０】アンドゲートＧ１０は、２個の入力端子と
１個の出力端子からなるゲートであって、一方の入力端
子はノットゲートＧ７の出力端子に接続され、他方の入
力端子はＧＮＤレベルシフト部２７の出力部に接続さ
れ、出力端子はＰＭＯＳトランジスターＱ９、Ｑ１０の
ゲート端子に接続されている。

【００６１】ＰチャネルＭＯＳトランジスターＱ９（以
下、ＰＭＯＳトランジスターＱ９と云う）は、ソース、
ゲート、ドレン端子からなるトランジスターであって、
ソース端子は端子ＶＤＤに接続され、ゲート端子はナン
ドゲートＧ１０の出力端子に接続され、ドレン端子はＮ
ＭＯＳトランジスターＱ１０のドレン端子及び端子ＯＶ
を介してパワーＮＭＯＳトランジスターＱＣのゲート端
子に接続されている。

【００６２】ＮチャネルＭＯＳトランジスターＱ１０
（以下、ＮＭＯＳトランジスターＱ１０と云う）は、ソ
ース、ゲート、ドレン端子からなるトランジスターであ
って、ソース端子は端子ＶＭ及び充電ロジックのＧＮＤ
に接続され、ゲート端子はナンドゲートＧ１０の出力端
子に接続され、ドレン端子はＰＭＯＳトランジスターＱ
９のドレン端子及び端子ＯＶを介してパワーＮＭＯＳト
ランジスターＱＣのゲート端子に接続されている。

【００６３】ＮチャネルＭＯＳトランジスターＱ１３
（以下、ＮＭＯＳトランジスターＱ１３と云う）は、ソ
ース、ゲート、ドレン端子からなるトランジスターであ
って、ソース端子は端子ＶＳＳに接続され、ゲート端子
はノアゲートＧ２の出力端子に接続され、ドレン端子は
抵抗Ｒ５の一端に接続されている。尚、抵抗Ｒ５の他端
は端子ＶＭに接続されている。

【００６４】ＮチャネルＭＯＳトランジスターＱ１４
（以下、ＮＭＯＳトランジスターＱ１４と云う）は、ソ
ース、ゲート、ドレン端子からなるトランジスターであ
って、ソース端子は端子ＶＣに接続され、ゲート端子は
コンパレーターＣＯＭＰ２の出力端子に接続され、ドレ
ン端子は抵抗Ｒ１１を介して端子ＣＰＵに接続されてい
る。

【００６５】ＰチャネルＭＯＳトランジスターＱ１５
（以下、ＰＭＯＳトランジスターＱ１５と云う）は、ソ
ース、ゲート、ドレン端子からなるトランジスターであ
って、ソース端子は端子ＶＣに接続され、ゲート端子は
コンパレーターＣＯＭＰ４の出力端子に接続され、ドレ
ン端子は抵抗Ｒ１２を介して端子ＣＰＤに接続されてい
る。

【００６６】ＧＮＤレベルシフト部２７は、その入力部
にはノアゲートＧ８の出力端子に接続され、出力端子は
アンドゲートＧ１０の入力端子に接続されている。

【００６７】起動部２８は、入力部には端子ＶＭに接続
され、出力部はキャパシターＣ１の一端及び抵抗Ｒ１を
介して端子ＶＤＤに接続されている。尚、キャパシター
Ｃ１の他端は接地されている。

【００６８】上記接続状態にあるバッテリー保護回路１
における各々の電池Ａｂａｔ、Ｂｂａｔの端子電圧は、
コンパレーターＣＯＭＰ１〜４により、基準電圧値Ｅ
１、Ｅ（±１．５Ｖ）とラダー抵抗群（Ｒ１４、Ｒ１
５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９）を介した検出電
圧値とを比較して、過充電や過放電を検出する。即ち、
コンパレーターＣＯＭＰ１、ＣＯＭＰ３は正の基準電圧
Ｅ１、Ｅ２（＋１．５Ｖ）をプラス側入力端子に入力し
て基準とし、コンパレーターＣＯＭＰ２、ＣＯＭＰ４は
正の基準電圧Ｅ１、Ｅ２（＋１．５Ｖ）をマイナス側入
力端子に入力して基準とし、電池Ａｂａｔ、Ｂｂａｔの
端子電圧を分圧した検出電圧値と比較している。

【００６９】ここで、直列接続された抵抗Ｒ１４、Ｒ１
１、Ｒ１７、Ｒ１８、Ｒ１９からなるラダー抵抗群は、
過充電、過放電電圧時に各々が基準電圧Ｅ１、Ｅ２（＋
１．５Ｖ）と比較できるよう分圧する抵抗群である。更
に、コンパレーターＣＯＭＰ５は、基準電圧値Ｅ３（＋
０．４Ｖ）とマイナス側端子（Ｅｂ−）の電圧値とを比
較して過電流の検出に使用するものである。

【００７０】次に、本発明にかかる第２実施例は、図４
に示すように、過充電と過放電の両方のバランス回路を
付加したものであり、前記第１実施例の図３に示した過
充電及び過放電検出回路にバランス回路を新たに付加し
たものである。以下付加された素子の接続状態を説明
し、その他の接続状態は図３と同様であるので詳細な説
明は省略する。

【００７１】コンパレーターＣＯＭＰ１の出力端子は、
アンドゲート１１、ノットゲートＧ１２及びオアゲート
Ｇ２の入力端子に接続されている。

【００７２】コンパレーターＣＯＭＰ２の出力端子は、
オアゲートＧ１４及びノアゲートＧ８の入力端子に接続
されている。

【００７３】コンパレーターＣＯＭＰ３の出力端子は、
オアゲートＧ２及びノットゲートＧ１５の入力端子に接
続されている。

【００７４】コンパレーターＣＯＭＰ４の出力端子は、
ノアゲートＧ８及びノアゲートＧ１７の入力端子に接続
されている。

【００７５】アンドゲートＧ１１は、２個の入力端子と
１個の出力端子を備えたゲートであって、一方の入力端
子はコンパレーターＣＯＭＰ１の出力端子に接続され、
他方の入力端子はコンパレーターＣＯＭＰ３の出力端子
に接続され、出力端子はナンドゲートＧ４の入力端子に
接続されている。

【００７６】ノットゲートＧ１２は、その入力端子はコ
ンパレーターＣＯＭＰ１の出力端子に接続され、出力端
子はアンドゲートＧ１３の入力端子に接続されている。

【００７７】アンドゲートＧ１３は、２個の入力端子と
１個の出力端子を備えたゲートであって、一方の入力端
子はノットゲートＧ１２の出力端子に接続され、他方の
入力端子はコンパレーターＣＯＭＰ３の出力端子に接続
され、出力端子はオアゲートＧ１４の入力端子に接続さ
れている。

【００７８】オアゲートＧ１４は、２個の入力端子と１
個の出力端子を備えたゲートであって、一方の入力端子
はアンドゲートＧ１３の出力端子に接続され、他方の入
力端子はコンパレーターＣＯＭＰ２の出力端子に接続さ
れ、出力端子はＮＭＯＳトランジスターＱ１４のゲート
端子に接続されている。

【００７９】ノットゲートＧ１５は、その入力端子はコ
ンパレーターＣＯＭＰ３の出力端子に接続され、出力端
子はアンドゲートＧ１６の入力端子に接続されている。

【００８０】アンドゲートＧ１６は、２個の入力端子と
１個の出力端子を備えたゲートであって、一方の入力端
子はコンパレーターＣＯＭＰ１の出力端子に接続され、
他方の入力端子はノットゲートＧ１５の出力端子に接続
され、出力端子はノアゲートＧ１７の入力端子に接続さ
れている。

【００８１】ノアゲートＧ１７は、２個の入力端子と１
個の出力端子を備えたゲートであって、一方の入力端子
はアンドゲートＧ１６の出力端子に接続され、他方の入
力端子はコンパレーターＣＯＭＰ４の出力端子に接続さ
れ、出力端子はＭＯＳトランジスターＱ２のゲート端子
に接続されている。

【００８２】ＮＭＯＳトランジスターＱ１４は、ソー
ス、ゲート、ドレン端子からなるトランジスターであっ
て、ソース端子は端子ＶＣに接続され、ゲート端子はオ
アゲートＧ１４の出力端子に接続され、ドレン端子は抵
抗Ｒ１２を介して端子ＣＰＵに接続されている。

【００８３】ＰＭＯＳトランジスターＱ１５は、ソー
ス、ゲート、ドレン端子からなるトランジスターであっ
て、ソース端子は端子ＶＣに接続され、ゲート端子はノ
アゲートＧ１７の出力端子に接続され、ドレン端子は抵
抗Ｒ１２を介して端子ＣＰＤに接続されている。

【００８４】このように接続することによって、前記第
１実施例と動作的に相違する点は、コンパレーターＣＯ
ＭＰ１、ＣＯＭＰ３による過放電検出によるバランス状
態を維持する回路が付加されている。従って、電池Ａｂ
ａｔ、Ｂｂａｔの両方共過放電状態になった時（アンド
ゲートＧ４の入力条件）にパワーダウンモードに入るこ
とができる。

【００８５】又、実際にパワーダウンモードに入った場
合に、コンパレーターＣＯＭＰ１〜５、ラダー抵抗群及
び基準電圧のマイナス（グランド）側にパワーダウンス
イッチ（ＰＤＳＷ）を設けて電源の供給を遮断する。そ
して、前記第１実施例と略同一であるので、第１実施例
における以下の動作説明によって理解される筈である。

【００８６】次に、このような基準電圧値を基準にした
バッテリー保護回路の動作を項目毎に説明する。 （１）充電及び過充電の場合。充電の場合には、外部の
充電器との接続端子又は放電負荷端子となるプラス側端
子（Ｅｂ＋）から二次電池Ａｂａｔ、Ｂｂａｔ、パワー
ＮＭＯＳトランジスターＱＤ、ＱＣを経て、マイナス側
端子（Ｅｂ−）へ充電電流が流れる。

【００８７】この充電電流は、電池Ａｂａｔの場合に
は、コンパレーターＣＯＭＰ２を中心とする過充電検出
回路によって、常時過充電電圧（例えば４．４Ｖ）を監
視され、過充電状態を検出すると、コンパレーターＣＯ
ＭＰ２の出力端子からＨレベル信号が出力される。

【００８８】このコンパレーターＣＯＭＰ２からのＨレ
ベル信号は、ノアゲートＧ８を介してＬレベル信号が充
電ロジックのＧＮＤレベルシフト部２７の入力部に入力
されてグランドレベルシフト（後述する）され、その出
力部はＨレベル信号を送出する。

【００８９】一方、起動部２８は、図５に示すように、
本発明のバッテリー保護回路１を搭載したバッテリー充
電器をセットすることによってスプリング２６により常
時外側に機械的に押されているボタン２４が内側に押さ
れることによって接点２５、２５を接続する構造になっ
ている。

【００９０】従って、充電中はセットされた状態である
ので端子ＶＭからの信号であるＬレベル信号が、充電回
路ロジックのノットゲートＧ７の入力端子に入力され、
その出力端子はＨレベル信号になる。そのため、アンド
ゲートＧ１０の入力条件が満足され、その出力端子はＬ
レベル信号になりＰＭＯＳトランジスターＱ９をオン
し、ＮＭＯＳトランジスターＱ１０をオフすることによ
ってパワーＮＭＯＳトランジスターＱＣをオフし、充電
電流は遮断される。

【００９１】この時、コンパレーターＣＯＭＰ２のヒス
テリシス入力端子の信号は、過電流を検出していなけれ
ばコンパレーターＣＯＭＰ５の出力端子からの信号は、
Ｌレベル信号であるのでアンドゲートＧ１の出力端子の
信号はＬレベルの信号である。従って、コンパレーター
ＣＯＭＰ２、４にヒステリシス幅電圧（例えば０．２
Ｖ）の余裕を持たせることによって直ちに再度充電の開
始する動作を回避することができる。

【００９２】同時に、コンパレーターＣＯＭＰ２の出力
端子からのＨレベルの信号は、ＮＭＯＳトランジスター
Ｑ１４をオンさせることによって、過充電オーバーフロ
ー電流を放電させバッテリーである電池Ａｂａｔを保護
する。即ち、ＮＭＯＳトランジスターＱ１４がオンする
と、電池Ａｂａｔのプラス側に接続されている端子ＣＰ
Ｕを介して抵抗Ｒ１１に電流が流れ、ヒステリシス幅分
低い電圧（例えば４．２Ｖ）まで放電する。尚、電池Ｂ
ｂａｔで使用されるコンパレーターＣＯＭＰ４及びＰＭ
ＯＳトランジスターＱ１５等についても同様の機能をす
るのでその説明を省略する。

【００９３】即ち、充電電流を遮断後、直ちに充電をし
ないようにヒステリシスを持たせる回路を作動させると
共に、過充電オーバーフロー電流を放電させることによ
って、バッテリー（電池Ａｂａｔ、Ｂｂａｔ）を保護す
ることができる。

【００９４】（２）過放電の場合。端子（Ｅｂ＋）と端
子（Ｅｂ−）とに負荷をつなぐことによって、バッテリ
ー（電池Ａｂａｔと電池Ｂｂａｔ）は放電状態となる。
この放電状態は、コンパレーターＣＯＭＰ１及びコンパ
レーターＣＯＭＰ３を中心とする過放電検出回路によっ
て常時監視されている。以下、電池Ａｂａｔの過放電状
態を検出するコンパレーターＣＯＭＰ１を中心に説明す
る。即ち、放電状態が続き、例えば電池Ａｂａｔの電圧
が過放電電圧（例えば２．４Ｖ）になると、基準電圧値
Ｅ１（＋１．５Ｖ）と比較され、コンパレーターＣＯＭ
Ｐ１の出力端子からはＨレベルの信号が出力する。

【００９５】コンパレーターＣＯＭＰ１の出力端子から
のＨレベル信号は、ノアゲートＧ２を介してノットゲー
トＧ３、及びノアゲートＧ９に入力され、該ノアゲート
Ｇ９の出力信号はＬレベルになって、パワーＮＭＯＳト
ランジスターＱＤをオフして放電電流を遮断する。

【００９６】一方、ナンドゲートＧ４からのＬレベルの
信号（パワーダウン信号）は、パワーダウンラッチ回路
のナンドゲートＧ６に入力され、ナンドゲートＧ５、Ｇ
６でラッチ状態にして、この状態をホールドすることに
よってパワーダウン信号がＬレベルになり、パワーダウ
ンモードになる。

【００９７】この、Ｌレベルになったパワーダウン信号
は、基準電圧値Ｅ１、Ｅ２、Ｅ３の電源を遮断する。同
時に、端子ＶＤＤに接続されているパワーダウンスイッ
チＰＤＳＷ１を開状態にすることによってコンパレータ
ーＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３、ＣＯＭＰ４、
ＣＯＭＰ５の電源を遮断する。

【００９８】そして、コンパレーターＣＯＭＰ２、４の
出力端子からの信号、即ち過充電検出回路からの出力信
号はＬレベル信号にしコンパレーターＣＯＭＰ１、ＣＯ
ＭＰ３の過放電出力側をＨレベルにし、且つコンパレー
ターＣＯＭＰ５の過電流検出信号をＨレベルになる様に
回路を切り換え、パワーＮＭＯＳトランジスターＱＤ、
ＱＣがオフする。

【００９９】更に、Ｌレベルとなったパワーダウン信号
は、端子ＶＣに接続されているパワーダウンスイッチＰ
ＤＳＷ２、端子ＶＳＳに接続されているパワーダウンス
イッチＰＤＳＷ３を開状態にして、ラダー抵抗群（抵抗
Ｒ１４、Ｒ１５、Ｒ１１、Ｒ１７、Ｒ１８、Ｒ１９）に
供給している電源を遮断する。

【０１００】（３）過電流検出の場合。過電流の検出は
コンパレーターＣＯＭＰ５を中心とした回路によって構
成され、基準電圧値Ｅ３（＋０．４Ｖ）と比較して検出
する。即ち、パワーＮＭＯＳトランジスターＱＤ及びパ
ワーＮＭＯＳトランジスターＱＣのオン抵抗（例えば合
計して１００ｍΩ）による電圧降下で生ずる電位差が基
準電圧値Ｅ３（＋０．４Ｖ）を越えると、コンパレータ
ーＣＯＭＰ５の出力端子の信号がＨレベルとなる。

【０１０１】コンパレーターＣＯＭＰ５の出力端子から
のＨレベルの信号は、抵抗Ｒ４とキャパシタＣ２によっ
て構成された時定数ＣＲから発生する時間帯（例えば約
１．８ｍｓｅｃ）の経過後にノアゲートＧ９を介してパ
ワーＮＭＯＳトランジスターＱＤをオフして放電電流を
遮断する。この状態の時、即ち、パワーＮＭＯＳトラン
ジスターＱＤがオフされると、プラス側端子（Ｅｂ＋）
とマイナス側端子（Ｅｂ−）に接続されている負荷を介
して、端子（Ｅｂ＋）の高い電圧が端子ＶＭの電圧値と
なる。従って、端子ＶＭに生じた高い電圧値は、ほぼ端
子（Ｅｂ＋）に生じている電圧値に近い値となり、コン
パレータＣＯＭＰ５の出力側の過電流検出信号をＨレベ
ルにホールドすることができる。

【０１０２】ここで、プラス側端子（Ｅｂ＋）とマイナ
ス側端子（Ｅｂ−）との間に接続されている負荷を外す
と、ＮＭＯＳトランジスターＱ１３及び抵抗Ｒ５を介し
て端子ＶＭの電圧が約０Ｖまで引き下げることによって
コンパレーターＣＯＭＰ５の出力端子の過電流検出信号
はＬレベルになり過電流状態から復帰することができ
る。

【０１０３】又、抵抗Ｒ４とキャパシターＣ２とからな
る時定数ＣＲは所定の時間（例えば約１．８ｍｓｅｃ）
以上の時間を持たせてある。これはコンデンサー負荷等
などで瞬間的な大電流が流れた時に、パワーＮＭＯＳト
ランジスターＱＤをオフさせないために設けたものであ
る。

【０１０４】電池ＡｂａｔとＢｂａｔとからなるバッテ
リーのバランスが極端に相違して片方の電池は過充電状
態（例えば、充電後、オーバーフロー放電中）の時は、
他方の電池が過放電状態になってもナンドゲートＧ４に
よりパワーダウンモードに入るのを禁止する。従って、
もしオーバーフロー放電の時にオフされることによっ
て、過放電状態のままで放置されることを未然に防止し
てバッテリーを保護できる。

【０１０５】（４）ヒステリシス解除信号（アンドゲー
トＧ１の出力信号）。過充電状態（例えば、充電直後）
で放電すると、パワーＮＭＯＳトランジスターＱＣがオ
フしているため、放電電流が寄生ダイオードＤ２に流
れ、寄生ダイオードＤ２の順方向電圧（例えば約０．７
Ｖ）によって、端子ＶＭの電圧が高くなり、過電流検出
回路が働いて放電ができなくなる。

【０１０６】そのため、過電流検出回路のコンパレータ
ーＣＯＭＰ５の出力端子の信号がＨレベルになった場合
には、コンパレーターＣＯＭＰ２、ＣＯＭＰ４のヒステ
リシス入力端子にＨレベル信号を入力して強制的にヒス
テリシスを解除する。ヒステリシスが解除されると、過
充電検出が正常状態に戻るのでパワーＮＭＯＳトランジ
スターＱＤがオンとなり放電が可能となる。

【０１０７】尚、電池Ａｂａｔ又は電池Ｂｂａｔとのど
ちらかが過放電状態の時は、アンドゲートＧ１によりヒ
ステリシスの解除が禁止される。過放電状態では、放電
電流を流すことが出来ないのにヒステリシスを解除する
とパワーダウンモードとなってしまい、過充電状態の電
池Ａｂａｔ又は電池Ｂｂａｔはオーバーフロー電流がオ
フとなり、過充電状態のままとなってしまうことを回避
してバッテリーを保護するためである。尚、片側が過充
電、もう一方が過放電という状態は非常に希なケースで
ある。

【０１０８】（５）パワーダウンモード時からの充電。
プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）間
に充電器をつなぐと両端子間に充電電圧が掛かり、バッ
テリー電圧（電池Ａｂａｔ、Ｂｂａｔ間電圧）よりも充
電電圧が高いのでマイナス側端子（Ｅｂ−）の電圧が電
池Ｂｂａｔのマイナス側電圧（ＧＮＤ）より低くなる。
パワーダウンモード時は、前記したようにパワーＮＭＯ
ＳトランジスターＱＤとパワーＮＭＯＳトランジスター
ＱＣとが共にオフの状態となっている。

【０１０９】この状態においては起動部２８のＳＷがオ
ンされノットゲートＧ７の入力がＬレベルとなり、ノッ
トゲートＧ７及びナンドゲートＧ１０でＰＭＯＳトラン
ジスターＱ９がオン、ＮＭＯＳトランジスターＱ１０が
オフの状態（後述する図９参照）になり端子ＯＶの電位
が端子ＶＤＤを介してプラス側端子（Ｅｂ＋）の電位と
なり、パワーＮＭＯＳトランジスターＱＣをオンにして
充電が開始し充電電流を流すことができる。

【０１１０】ここで、パワーＮＭＯＳトランジスターＱ
Ｃがオンするとマイナス側端子（Ｅｂ−）の電圧は上昇
しＧＮＤよりも少し低い電圧となる。この電圧は電池Ａ
ｂａｔ、Ｂｂａｔの保持電圧により状況が変化する。即
ち、電池Ａｂａｔ、Ｂｂａｔの保持電圧が０Ｖでは、パ
ワーＮＭＯＳトランジスターＱＣのドレーン端子とソー
ス端子間の電圧はパワーＮＭＯＳトランジスターＱＣの
ゲート端子とソース端子間のカットオフ電圧Ｖｇｓｏｆ
ｆ（例えば２Ｖ）以下にならない。

【０１１１】このことにより、パワーＮＭＯＳトランジ
スターＱＣは、ゲート電圧が０Ｖ、ソース電圧、即ち端
子ＶＭの電圧がマイナスでオンとなり充電電流を流す。
この時はパワーＮＭＯＳトランジスターＱＤはオフなの
で充電電流は、パワーＮＭＯＳトランジスターＱＤの寄
生ダイオードＤ１を通り流れることになる。又、充電ロ
ジックのＧＮＤレベルは端子ＶＭの電位となっているの
で、パワんＭＯＳトランジスターＱＤ、ＱＣで生じる充
電による電圧降下分の電圧が充電ロジックの動作用の電
圧源となる。

【０１１２】少し充電が進みバッテリーの保持電圧が上
昇すると共にパワーＮＭＯＳトランジスターＱＣのゲー
ト電圧も上昇し、端子ＶＭの電圧のマイナス分が減少す
る。更に充電が進みパワーダウンモードを脱するとパワ
ーＮＭＯＳトランジスターＱＤがオンして端子ＶＭの電
圧は略０Ｖとなる。

【０１１３】電池Ａｂａｔ、Ｂｂａｔの電圧が両方とも
過放電電圧以上になるとコンパレーターＣＯＭＰ１、Ｃ
ＯＭＰ２の出力端子の信号が両方ともＬレベル信号とな
り、ノアゲートＧ２の出力端子の信号がＨレベル信号に
なり、ナンドゲートＧ６の入力端子の信号がＨレベル信
号となる。一方、ナンドゲートＧ５の入力端子の信号は
Ｌレベル信号なのでナンドゲートＧ５の出力はＨレベル
信号となって、ナンドゲートＧ６の２つの入力がＨレベ
ル信号になるので、パワーダウン回路のラッチは反転し
てパワーダウンモードから脱する。

【０１１４】（６）パワーダウンモードからの復帰。パ
ワーダウンモードからの復帰は、パワーダウン信号がＬ
レベルからＨレベルになることによって復帰することが
できる。

【０１１５】尚、基準電圧値Ｅ１、Ｅ２、Ｅ３は、図６
に示すように、基準電圧２０ｋが電池電圧２０ｄ、２０
ｌ、２０ｍと共に立ち上がって定電圧になるようにする
ことによって容易に目的とする基準電圧値を得ることが
できる。

【０１１６】この基準電圧値が確保できる電圧は、基準
電圧値が１．５Ｖとすると最低でも電圧３Ｖ（基準電圧
Ｅ１＋Ｅ２）は必要であり、その電圧値の検出範囲は、
３Ｖ（基準電圧Ｅ１＋Ｅ２）〜４Ｖ（過充電電圧よりも
少し下の値）であればよい。

【０１１７】（７）充電ロジック。充電が開始すると、
起動部からＨレベルの信号がノアゲートＧ７に入力さ
れ、Ｈレベル信号を出力し、ナンドゲートＧ１０の一方
の入力条件とされ、他方の入力条件は過充電でなければ
グランドレベルシフトを介してＨレベル信号であるの
で、ナンドゲートＧ１０の入力条件はすべて満足され、
Ｌレベル信号が出力され、ＰＭＯＳトランジスターＱ９
をオンし、ＮＭＯＳトランジスターＱ１０をオフするこ
とにより、端子ＯＶの信号がＨレベルになり、パワーＮ
ＭＯＳトランジスターＱＣをオンさせ、充電電流が流れ
る。

【０１１８】そして、起動部からのＨレベルの信号は、
図５で示したように機械的に送出した信号であるので、
端子ＣＯの信号はＨレベルを維持するので充電は継続す
る。

【０１１９】上記充電が継続した状態に於て、もし、過
充電状態となると過充電からの信号はＬレベルとなって
グランドレベルシフト（後述する）をしてナンドゲート
Ｇ１０に入力され入力条件が満足しなくなり、出力端子
はＨレベルの信号となり、端子ＣＯの信号がＬレベルの
信号になって、パワーＮＭＯＳトランジスターＱＣがオ
フし、充電電流は遮断される。

【０１２０】（８）グランドレベルシフトの説明。グラ
ンドレベルシフトについては図７及び図８によって説明
する。このグランドレベルシフトとは、放電側グランド
（電池のグランド端子ＶＳＳの電位）であるパワーＮＭ
ＯＳトランジスターＱＤのソース電位と、充電側グラン
ド（端子ＶＭの電位）であるパワーＮＭＯＳトランジス
ターＱＣのソース端子の電位とをシフトして同一電位に
するものである。そして、図７は、前記説明した図３
（第２実施例では図４）に示した全体回路図の内、パワ
ーＮＭＯＳトランジスターＱＤとパワーＮＭＯＳトラン
ジスターＱＣとを中心にした充放電回路であって、充電
するパワーＮＭＯＳトランジスターＱＣと、放電するパ
ワーＮＭＯＳトランジスターＱＤは夫々、端子ＶＭの電
位、端子ＶＳＳの電位に対して０Ｖにしないと完全にオ
フする事ができない。

【０１２１】この不都合を解決すべく充電ロジックに抵
抗を設けて、所謂グランドレベルシフト機能を付加す
る。このグランドレベルシフトについて、図８を参照に
して詳細に説明すると、図９は、前記説明した図３（又
は図４）の充電ロジックのＭＯＳトランジスターをＱＰ
とＱＮとし、抵抗Ｒで表したものである。

【０１２２】即ち、ｘ点である端子ＶＳＳの電位がＬレ
ベルの信号の時に端子ＶＭの電位が、端子ＶＳＳの電位
と同電位であれば、ＭＯＳトランジスターＱＰがオン
し、ＭＯＳトランジスターＱＮがオフすることによって
ＯＵＴ信号がＨレベルとなり、何ら問題はない。しか
し、もし抵抗Ｒを介在させない状態で端子ＶＭの電位が
低くなると（充電中は必ずこの状態となる）、ＭＯＳト
ランジスターＱＮもオンしてしまい、ＭＯＳトランジス
ターＱＰとＭＯＳトランジスターＱＮが、共にオンとな
ってしまう、即ちショート状態となるので、ＯＵＴ信号
のＨレベル状態が不確定状態のレベルとなり、更に、シ
ョート電流がＭＯＳトランジスターＱＰとＭＯＳトラン
ジスターＱＮ間に流れるという不都合が生じる。

【０１２３】そこで、図８に示すように、ＭＯＳトラン
ジスターＱＰとＭＯＳトランジスターＱＮの間に抵抗Ｒ
を介在させることによって、ＭＯＳトランジスターＱＮ
がオンしても、ｙ点がＬレベルとなるだけであって、Ｏ
ＵＴ信号のＨレベル状態は確保される。この抵抗Ｒには
ショート電流が流れることになるので、抵抗値は数Ｋオ
ーム〜数Ｍオームにする必要がある。尚、このショート
電流は充電時だけ流れる。又、ｘ点がＨレベルの時は、
端子ＶＭの電位が低くなっても、高くなってもＯＵＴ信
号はＬレベル（即ち端子ＶＭの電位）となる。

【０１２４】（９）パワーダウンモード時における回
路。パワーダウンモードに入ると各コンパレーターの出
力は切り放され、夫々必要な信号状態になっている。即
ち、過充電検出出力の信号はＬレベル、過放電検出出力
の信号はＨレベル、過電流検出出力の信号はＬレベル、
に維持され、適宜ＭＯＳトランジスター等を組み込んで
パワーダウン信号により制御するようにできる。又、定
電流回路のＮＭＯＳトランジスターＱ１３は、無負荷時
における端子ＶＭの電圧を０Ｖにする回路であり、パワ
ーダウンモードの時は当然にオフされている。

【０１２５】そのほか、端子ＶＤＤ、ＣＰＵ、ＣＰＤ、
ＶＳＳ、ＶＭについている抵抗Ｒ１０、Ｒ１１、Ｒ１
２、Ｒ１３、Ｒ２２は保護用のものであり、基本的には
抵抗による電位差は生じない。

【０１２６】本発明に係る第３実施例は、図３及び図４
に示したように、例えば充電用の端子をプラス端子側
（Ｅｂ＋）とマイナス側端子（Ｅｂ−）とにした場合
に、放電用端子をプラス側端子（Ｅｂ＋）とマイナス側
端子（Ｅｂ−）とするように充電用端子と放電用端子を
物理的に分離して充電及び放電の際の障害をなくす構成
にする。

【０１２７】

【発明の効果】以上説明したように本発明のバッテリー
保護回路は、以下のような効果を奏する。 （１）過放電の際にパワーダウンモードにすることによ
って、回路で消費する電流を極端に少なくすることがで
きるため、残存容量による維持期間がきわめて長くする
ことができ、バッテリーの過放電状態を抑制して性能劣
化を防止することができる。

【０１２８】（２）パワーダウンモードからの復帰にパ
ワーダウン解除手段を設けることによって、自動的に通
常状態への復帰が可能となるため、取扱いがきわめて簡
単になる。

【０１２９】（３）直列につながれた二次電池の場合に
過放電状態の検出を１又は全ての二次電池を適宜選択し
てパワーダウンモードにすることによって、各電池のバ
ランス状態を考慮したパワーダウンモードを設定するこ
とによって、各電池の性能劣化を防止してバッテリーの
寿命を延ばすことができる。

【０１３０】（４）パワーダウンモードの時に二次電池
が０Ｖであっても、充電の強制手段を備えたことによっ
て、例えば長時間放置されていても充電動作により自動
的に充電ができる。

【０１３１】（５）一定条件によるパワーダウン禁止手
段を備えたことによって、各電池の及ぼす相互作用を最
小限に抑えることができるので、各電池の性能劣化を最
小限に抑制することができる。

【０１３２】（６）瞬間的な大電流によるパワーダウン
モードへ入ることを防止することによって、負荷の変動
や、いわゆるショートによる外部からの瞬間的な変動に
よる誤動作を回避して継続した使用をすることができ
る。

【０１３３】（７）各電池相互の過充放電のバランスを
とることによって、バッテリー全体の寿命を長くするこ
とができる。

【０１３４】（８）充電用端子と放電用端子を分離させ
ることによって、充電及び放電の際の障害を防止するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係るバッテリー保護回路の全体ブロッ
クダイヤグラム図である。

【図２】同、バッテリー放電特性をグラフで表した説明
図である。

【図３】同、バッテリー保護回路の全体回路図である。

【図４】同、第２実施例のバッテリー保護回路の全体回
路図である。

【図５】同、起動部の略示的説明図である。

【図６】同、基準電圧と過充電過放電検出関係の内、基
準電圧が電池電圧と共に立ち上がって定電圧となる場合
を示したグラフである。

【図７】同、パワーＭＯＳトランジスターのグランド
（ＧＮＤ）の様子を示した説明図である。

【図８】図７で示したグランド（ＧＮＤ）をシフトして
同電位にする、所謂グランドレベルシフトの例をブロッ
ク図で示した説明図である。

【符号の説明】

１ バッテリー保護回路 ２ 検出部 ３ 制御部 ４ 復帰部 ５ パワーダウンＳＷ部 ６ 充放電スイッチ部 ７ 電池電圧検出部 ８ 過電流検出部 ９ 放電系制御ロジック部 １０ 放電ＳＷ制御部 １１ ＧＮＤレベルシフト部 １２ 充電系制御ロジック部 １３ 充電ＳＷ制御部 １４ パワーダウン制御部 １５ 起動回路充電検出部 １６ 放電カーブ １７ 過放電電圧値 １８ 過放電領域 １９ 残存容量 ２０、２１ 放電方向 ２３ ヒューズ ２４ ボタン ２５ 接点 ２６ スプリング ２７ ＧＮＤレベルシフト部 ２８ 起動部 ２９ 過充電領域 ３０ 電池電圧 ３１ 基準電圧の変化 ３２、３３ 比較電圧 Ａｂａｔ、Ｂｂａｔ 電池 ＣＯＭＰ１〜ＣＯＭＰ５ コンパレーター Ｃ２ キャパシター Ｃ３ 平滑用キャパシター Ｄ１、Ｄ２ 寄生ダイオード Ｅｂ＋ プラス側端子 Ｅｂ− マイナス側端子 Ｇ２、Ｇ８、Ｇ９、Ｇ１７ ノアゲート Ｇ３、Ｇ７、Ｇ１２、Ｇ１５ ノットゲート Ｇ１、Ｇ１１、Ｇ１３、Ｇ１６ アンドゲート Ｇ４、Ｇ５、Ｇ６、Ｇ１０ ナンドゲート Ｇ１４ オアゲート ＰＤＳＷ１〜３ パワーダウンスイッチ Ｑ１〜Ｑ１５ ＭＯＳトランジスター ＱＣ、ＱＤ パワーＭＯＳトランジスター ＣＰＵ，ＶＤＤ、ＶＣ、ＣＰＤ、ＶＳＳ、ＤＯ、ＯＶ、
ＶＭ 端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 均 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭53−83034（ＪＰ，Ａ) 特開 昭54−75049（ＪＰ，Ａ) 特開 昭63−234847（ＪＰ，Ａ) 特開 平４−75430（ＪＰ，Ａ) 特開 平４−208030（ＪＰ，Ａ) 特開 平４−331425（ＪＰ，Ａ) 特開 平５−49181（ＪＰ，Ａ) 特開 平５−111177（ＪＰ，Ａ) 実開 昭59−56938（ＪＰ，Ｕ) 実開 昭62−21733（ＪＰ，Ｕ) 実開 昭62−26134（ＪＰ，Ｕ) 実開 平２−41639（ＪＰ，Ｕ) 実開 平２−136445（ＪＰ，Ｕ) 特表 平７−503597（ＪＰ，Ａ) 米国特許4238721（ＵＳ，Ａ) 米国特許4595872（ＵＳ，Ａ) 米国特許4716354（ＵＳ，Ａ) 米国特許4965738（ＵＳ，Ａ) 米国特許5017856（ＵＳ，Ａ) 米国特許5028858（ＵＳ，Ａ) 国際公開93／10589（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02H 7/18 H02J 7/00 - 7/12 H02J 7/34 - 7/35

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 二次電池と、該電池の電圧を検出すると
   共に、該検出電圧と基準電圧とを比較して上記二次電池
   の過放電状態又は過充電状態を検知する状態検知手段
   と、放電電流又は充電電流を遮断するための第一及び第
   二のスイッチ手段と、上記状態検知手段の検知結果に基
   づいて上記第一及び第二のスイッチ手段の導通及び非導
   通を制御する制御手段とを備えたバッテリー保護回路に
   おいて、少なくとも上記状態検知手段に供給する電源を
   遮断するためのパワーダウンスイッチ手段と、上記状態
   検知手段により過放電状態が検知された場合に上記パワ
   ーダウンスイッチ手段を非導通状態にするパワーダウン
   手段とを備えたことを特徴とするバッテリー保護回路。
2. 【請求項２】 過放電状態から再び充電が開始された場
   合に上記パワーダウンスイッチ手段を非導通状態から導
   通状態に復帰させるパワーダウン解除手段を備えたこと
   を特徴とする請求項１に記載のバッテリー保護回路。
3. 【請求項３】 上記二次電池が複数直列につながれたバ
   ッテリー保護回路にあっては、上記パワーダウン手段は
   上記状態検知手段により１又は全ての上記二次電池の過
   放電状態が検知された場合に上記パワーダウンスイッチ
   手段を非導通状態にすることを特徴とする請求項２に記
   載のバッテリー保護回路。
4. 【請求項４】 いずれかの上記二次電池が過充電状態の
   場合は、上記パワーダウンスイッチ手段が非導通状態に
   ならないようにするパワーダウン禁止手段を備えたこと
   を特徴とする請求項３に記載のバッテリー保護回路。
5. 【請求項５】 瞬間的に大電流が流れた場合には、上記
   パワーダウンスイッチ手段が非導通状態にならないよう
   に、バッテリー電圧の検出端子電圧が過放電検出電圧以
   下になるのを防止する電圧降下防止手段を備えたことを
   特徴とする請求項１又は請求項３に記載のバッテリー保
   護回路。
6. 【請求項６】 複数の上記二次電池の過充放電用の電池
   バランスを取る手段を備えたことを特徴とする請求項３
   に記載のバッテリー保護回路。
7. 【請求項７】 充電用の端子と放電用の端子とを分離し
   たことを特徴とする請求項１又は請求項３に記載のバッ
   テリー保護回路。