JP3277566B2

JP3277566B2 - バッテリー保護回路

Info

Publication number: JP3277566B2
Application number: JP27494792A
Authority: JP
Inventors: 晃三瓶; 安仁江口; 寛治村野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-17
Filing date: 1992-09-17
Publication date: 2002-04-22
Anticipated expiration: 2017-04-22
Also published as: JPH06105458A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、二次次電池の過充電及
び過放電を防止するための、所謂バッテリー保護回路に
関するものである。

【０００２】

【従来の技術】複数本の電池を直列に接続したバッテリ
ーパックにおいては、直列に接続されたトータルの電圧
を基準に過充電や過放電を検出した充電器や、負荷側を
オン／オフすることによってバッテリーの消費を防止し
ていた。

【０００３】また、バッテリーの保護機能はバッテリー
側ではなく、充電器や負荷側に設けられており、該充電
器や負荷側が異常な過充電や過大電流が生じたときは、
バッテリー又はバッテリーパック内に備えてあるサーモ
スタット等の温度による検出によって電源供給をオン／
オフしている。

【０００４】しかし、上記方法では、特に複数の電池か
ら構成されたバッテリーにおいては、夫々の電池の特性
が揃っていない場合は、特定の電池のみ過充電や過放電
状態となる恐れがあり、特に過放電及び過充電での性能
の劣化が大きい電池には、実質的に使用できない。

【０００５】そこで、同一出願による先願発明（特願平
３−２１３０１９号明細書）が提案された。この先願発
明においては、直列接続された二次電池が充電及び放電
を繰り返す過程において、個々の構成する電池の個体差
により、電池の容量バランスが崩れてきても、そのバラ
ンスを復活する機能を有する電池容量バランス回路を充
放電回路に設けて過充電及び過放電を防止する方法であ
る。

【０００６】即ち、電池容量バランス回路は、基本的に
電池を保護する回路から構成されており、それは過充電
の検出、充電電流のオフ、オーバーフローの検出、過放
電の検出、放電電流のオフ、ヒステリシス、過電流の検
出等の回路群から構成してバッテリーの保護をする方法
である。

【０００７】

【発明が解決しようとする課題】しかしながら、従来技
術においては、例え電池の過放電、過充電を検出して
も、過放電検出後における回路群には電流が流れてお
り、常時消費電流が生じているという問題点があった。
又、複数の電池からなるバッテリーにおいて、各電池の
特性が揃っていない場合、特定の電池のみ過充電や過放
電状態となる恐れがあり、特に過放電及び過充電は、電
池の性能劣化に及ぼす影響が大きいという問題点があっ
た。

【０００８】従って、バッテリーの過放電及び過充電を
検出する回路群と共に、過放電を検出後に回路に流れる
電流を出来る限り少なくして放電をできるかぎり抑制し
て電池を保護すると共に、バッテリーを構成する各電池
のバランスを取ることに解決しなければならない課題を
有している。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に本発明は、二次電池と、該電池の電圧を検出すると共
に、該検出電圧と基準電圧とを比較して上記二次電池の
過放電状態又は過充電状態を検知する状態検知手段と、
放電電流又は充電電流を遮断するための第一及び第二の
スイッチ手段と、上記状態検知手段の検知結果に基づい
て上記第一及び第二のスイッチ手段の導通及び非導通を
制御する制御手段と、少なくとも上記状態検知手段に供
給する電源を遮断するためのパワーダウンスイッチ手段
と、上記状態検知手段により過放電状態が検知された場
合に上記パワーダウンスイッチ手段を非導通状態にする
パワーダウン手段と、過放電状態から再び充電が開始さ
れた場合に上記パワーダウンスイッチ手段を非導通状態
から導通状態に復帰させるパワーダウン解除手段と、を
備えたバッテリー保護回路であって、上記パワーダウン
解除手段は、上記二次電池の電圧が所定の電圧値を越え
た後上記パワーダウンスイッチ手段を導通状態に復帰さ
せることを特徴とするバッテリー保護回路を提供するも
のである。

【００１０】そして、過放電状態から再び充電が開始さ
れた場合に上記パワーダウンスイッチ手段を非導通状態
から導通状態に復帰させるパワーダウン解除手段を備え
たこと；上記二次電池が複数直列につながれたバッテリ
ー保護回路にあっては、上記パワーダウン手段は上記状
態検知手段により１又は全ての上記二次電池の過放電状
態が検知された場合に上記パワーダウンスイッチ手段を
非導通状態にすること；瞬間的に大電流が所定時間帯
（Ｔ１）流れた場合は上記パワーダウンスイッチ手段が
所定時間帯（Ｔ２）非導通状態にならないようにし、上
記所定時間帯がＴ１〈Ｔ２であること；いずれかの上記
二次電池が過充電状態の場合は上記パワーダウンスイッ
チ手段が導通状態にならないようにするパワーダウン禁
止手段を備えたこと；上記パワーダウンスイッチ手段が
非導通時であって上記二次電池の電圧が略０Ｖの場合
は、強制的に上記二次電池を充電可能状態にする強制充
電手段を備えたこと；複数の上記二次電池の過充放電の
電池バランスを取る手段を備えたこと；充電用の端子と
放電用の端子とを分けたことを特徴とするバッテリー保
護回路を提供することである。

【００１１】

【作用】本発明に係るバッテリー保護回路は、バッテリ
ーパックを構成する各電池毎からの端子電圧を監視して
過充電、過放電を検出し、バッテリーパック側のスイッ
チ、負荷、充電器をオン／オフするので充電器や負荷の
異常による影響を最小限に抑制すると共に、過充電、過
放電の状態に応じ、バッテリーパックを構成する電池間
のバランスを取ること、並びに電圧検出や制御に用いて
いる回路群の消費電流を過放電領域では、いわゆるパワ
ーダウンモードにして消費電流を小さくし、そのパワー
ダウンからの復帰は、単に充電動作により行うようにし
たものである。

【００１２】

【実施例】本発明に係るバッテリー保護回路について、
図を参照にして詳細に説明する。図１は本発明に係る第
１実施例のバッテリー保護回路の概略を示すブロック図
であり、該ブロック図において、１はバッテリー保護回
路であり、該バッテリー保護回路１は、検出部２と、制
御部３と、復帰部４と、パワーダウンＳＷ部５と、充放
電スイッチ部６と、から構成され、複数のバッテリーで
あるところの電池Ａｂａｔ、Ｂｂａｔの充放電制御を行
うものである。

【００１３】検出部２は、電池電圧検出部７と過電流検
出部８とから構成され、電池電圧検出部７は電池Ａｂａ
ｔ、Ｂｂａｔの各電圧より過充電（Ａ、Ｂ）及び過放電
（Ａ、Ｂ）状態を検出すると共に、過電流検出部８では
過電流状態の検出を行う。

【００１４】制御部３は、放電系制御ロジック部９及び
放電ＳＷ制御部１０と、ＧＮＤレベルシフト部１１と、
充電系制御ロジック部１２及び充電ＳＷ制御部１３とか
ら構成されている。

【００１５】制御部３の放電系制御ロジック部９及び放
電ＳＷ制御部１０は、検出部２の電池電圧検出部７で検
出した電池Ａｂａｔ、Ｂｂａｔの充放電状態や過電流検
出部８からの過電流信号の状態から、電池電圧検出部７
へオーバーフロー電流信号、後述する充放電スイッチ部
６へは放電スイッチ信号、復帰部４へはパワーダウン信
号を出力する。

【００１６】又、放電系制御ロジック部９及び放電ＳＷ
制御部１０からのグランド信号はＧＮＤレベルシフト部
１１を介して充電系制御ロジック部１２及び充電ＳＷ制
御部１３に入力される。

【００１７】制御部３のＧＮＤレベルシフト部１１は、
放電系制御ロジック部９及び放電ＳＷ制御部１０の放電
スイッチと、充電系制御ロジック部１２及び充電ＳＷ制
御部１３の充電スイッチのグランド（ＧＮＤ）が異なる
ため、夫々のグランド電位を一定の基準に定めるもので
ある。

【００１８】制御部３の充電系制御ロジック部１２及び
充電ＳＷ制御部１３は、電池状態、充電検出（起動回
路）等から充放電スイッチ部６の制御、復帰部４に対し
てパワーダウン解除信号の出力等を行い、パワーダウン
解除信号は、電池電圧が所定電圧値以上にならないと、
所謂パワーダウンモードからの脱出を禁止するものであ
る。

【００１９】復帰部４は、パワーダウン制御部１４と起
動回路充電検出部１５とから構成され、パワーダウン制
御部１４は、放電系制御ロジック部９及び充電系制御ロ
ジック部１２からのパワーダウン信号を後述するパワー
ダウンＳＷ部５に送り、起動回路充電検出部１５は、自
動又は手動により充電を開始させるものである。

【００２０】パワーダウンＳＷ部５は、パワーダウン制
御部１４からのパワーダウン信号を検出部２及び制御部
３に送り、電源をオフにしてパワーダウンモードにす
る。

【００２１】充放電スイッチ部６は、制御部３の放電Ｓ
Ｗ制御部１０及び充電ＳＷ制御部１３からの制御に基づ
いて電池Ａｂａｔ、Ｂｂａｔの充電及び放電の制御を行
うものである。

【００２２】次に、図１のブロック図に基づいて放電時
と、充電時における概ねの動作を説明する。［１］放電時複数の電池Ａｂａｔ、Ｂｂａｔとから構成されたバッテ
リーにおいて、検出部２の電池電圧検出部７は常時電池
Ａｂａｔ及び電池Ｂｂａｔとの放電状態を監視してい
て、該電池Ａｂａｔ又は電池Ｂｂａｔのいずれかが過放
電状態になると過放電（Ａ）信号または過放電（Ｂ）信
号を制御部３の放電系制御ロジック部９に送出し、放電
系制御ロジック部９の制御により放電ＳＷ制御部１０に
よって充放電スイッチ部６の放電スイッチをオフする。

【００２３】充放電スイッチ部６の放電スイッチをオフ
することによって、過放電以外の電池をオーバーフロー
放電するように制御し、この状態の時、例えば電池Ａｂ
ａｔ、Ｂｂａｔとから構成されているバッテリーの場合
に、電池Ａｂａｔ、Ｂｂａｔ共に過放電の状態になれば
パワーダウンモードに入る。

【００２４】尚、パワーダウンモードになるのは、電池
Ａｂａｔ、Ｂｂａｔのいずれかが過放電状態になった場
合でも良い。即ち、電池Ａｂａｔ、Ｂｂａｔとから構成
されたバッテリーであれば、電池Ａｂａｔ、又は電池Ｂ
ｂａｔのいずれかが過放電となった場合にパワーダウン
モードに入る。

【００２５】又、放電時において、所定値からなる過大
電流が所定時間流れたことを検出部２の過電流検出部８
によって検出した場合には、制御部３の放電ＳＷ制御部
１０によって充放電スイッチ部６の放電スイッチをオフ
する。尚、瞬間的な大電流によって起きる過放電、過電
流の状態が所定時間以内であればパワーダウンモードに
ならない。

【００２６】［２］充電時電池Ａｂａｔ、又は電池Ｂｂａｔから構成されたバッテ
リーにおいて、電池Ａｂａｔ、又は電池Ｂｂａｔが過充
電状態になったことを検出部２の電池電圧検出部７が検
出すると、過充電（Ａ）信号または過充電（Ｂ）信号を
制御部３の充電系制御ロジック部１２に送出し、充放電
スイッチ部６の充電スイッチをオフする。同時に図示し
ていないが、オーバーフロー回路により過充電状態とな
った電池を放電させる。

【００２７】ここで、パワーダウンモード時からの充電
の場合は、復帰部４の起動回路充電検出部１５からの充
電検出信号に基づいて、制御部３の充電ＳＷ制御部１３
の制御により強制的に充電動作を行い、トータル電池電
圧が上昇し、所定電圧値以上になったことを充電制御ロ
ジック部１２が検出すれば、パワーダウン解除信号を復
帰部４のパワーダウン制御部１４に送出して、パワーダ
ウンモードから抜け出す、即ち過放電状態を脱出して、
正常充電状態となる。尚、電池Ａｂａｔ、又は電池Ｂｂ
ａｔの片方が過放電状態であっても、他方が過充電状態
であればパワーダウンモードには入らず、過充電状態が
最優先される。

【００２８】次に、電池Ａｂａｔ、Ｂｂａｔから構成さ
れているバッテリーの放電特性とパワーダウンモードに
ついて説明する。即ち、バッテリーの放電特性は、図２
に示したように、放電時間の経過と共に電池電圧が放電
カーブ１６を描きながら下がり続け、予め所定電圧値に
設定されている過放電電圧値１７以下になった状態が過
放電状態である。

【００２９】この過放電状態を図１に示した検出部２が
検出すれば、充放電スイッチ部６の放電スイッチをオフ
することによって負荷に対する放電は無くなり、バッテ
リーの電圧は過放電領域１８で保持され、その残存容量
１９は予め算出することができる。

【００３０】しかし、負荷に対する放電は無くなったと
しても、前記図１で示したバッテリー保護回路１にはそ
の後も若干の電流が流れ続ける。従って、放電は進行し
続けるので、残存容量１９の放電カーブは放電方向２０
となる。

【００３１】そのため考え出されたのがパワーダウンモ
ードであって、過放電状態になったバッテリー保護回路
の内、必要とする最小限の回路を除いた回路への電流を
遮断する方法である。

【００３２】この、パワーダウンモードを設けることに
よって、放電カーブは放電方向２１となり、過放電状態
になったときの残存容量１９による電圧維持の期間に、
パワーダウンモードを設けなかった場合と比較するとき
わめて大きな差が出る。例えば過放電状態となったとき
の残存容量１９が３０ｍＡｈ、過放電領域１８において
動作をするための回路消費電流が２０μＡ、パワーダウ
ンモードを設けた場合の過放電領域１８において動作す
るための回路消費電流を１μＡとすれば、以下の表１に
示すように電池電圧が過放電領域１８から０Ｖになるま
での時間を大幅に改善することができる。

【００３３】

【表１】

【００３４】この表から理解できるように、電池電圧が
０Ｖになるまでの時間が１５００時間→３万時間と大幅
に改善することができ、実際には電池電圧が下がると消
費電流もある程度少なくなるので、更に長期間維持で
き、バッテリーが過放電状態となることによって生じる
性能劣化を未然に防止することができる。

【００３５】次に本発明に係るバッテリー保護回路の具
体的構成を図３に示してある。バッテリー保護回路１
は、主に複数のコンパレータとＭＯＳトランジスター
と、種々のゲートが接続されて構成され、それらのコン
パレーター等の構成部材の接続状態は以下のようになっ
ている。

【００３６】バッテリー保護回路１を備えたバッテリー
構成体は、充電器又は負荷のプラス側と接続するプラス
側端子（Ｅｂ＋）に接続され、ヒューズ１３を介して電
池Ａｂａｔのプラス側に接続され、該電池Ａｂａｔのマ
イナス側は電池Ｂｂａｔのプラス側に接続された、所謂
直列接続になっている。

【００３７】電池Ｂｂａｔのマイナス側は放電用パワー
ＭＯＳトランジスタＱＤと、充電用パワーＭＯＳトラン
ジスタＱＣを介して、充電器又は負荷のマイナス側の接
続端子であるマイナス側端子（Ｅｂ−）に接続されてい
る。又、パワーＮＭＯＳトランジスターＱＤのゲート端
子は端子ＤＯに接続され、パワーＮＭＯＳトランジスタ
ーＱＣのゲート端子は端子ＣＯに接続されている。

【００３８】電池Ａｂａｔのプラス側は、抵抗Ｒ１０を
介して端子ＶＤＤに、抵抗Ｒ１１を介して端子ＣＰＵに
夫々接続されている。又、電池Ａｂａｔと電池Ｂｂａｔ
との間の接続点は端子ＶＣに接続され、電池Ｂｂａｔの
マイナス側は抵抗Ｒ１２を介して端子ＣＰＤに、抵抗Ｒ
１３を介して端子ＶＳＳに、抵抗Ｒ１５を介して端子Ｖ
Ｍに夫々接続されている。

【００３９】アナログスイッチＳＷ１は、制御端子を設
けたスイッチであって、一端は端子ＶＤＤに接続され、
他端は抵抗Ｒ１４の一端とコンパレーターＣＯＭＰ１の
マイナス側入力端子との接続点ａに接続されており、且
つ接続点ａはコンパレーターＣＯＭＰ１〜５の電源供給
部に接続されている。また、制御端子は、オアゲートＧ
１の出力端子に接続されている。尚、端子ＶＤＤとアナ
ログスイッチＳＷ１との接続中間位置からはＰＭＯＳト
ランジスターＱ２、Ｑ９、Ｑ１１のソース端子、及び抵
抗Ｒ５の一端に接続されている。

【００４０】アナログスイッチＳＷ２は、制御端子を設
けたスイッチであって、一端は端子ＶＣに接続され、他
端はＮＭＯＳトランジスターＱ１５のソース端子と、Ｎ
ＭＯＳトランジスターＱ１６のドレン端子と、抵抗Ｒ１
６の他端と、抵抗Ｒ１７の一端及び基準電圧Ｅ１のマイ
ナス側に接続されている。又、制御端子は、アナログス
イッチＳＷ１の制御端子と同様にオアゲートＧ１の出力
端子に接続されている。

【００４１】コンパレーターＣＯＭＰ１〜ＣＯＭＰ５
は、いづれも２個の入力端子と１個の出力端子を備えた
同種の比較器であって、コンパレーターＣＯＭＰ１のマ
イナス側入力端子は、アナログスイッチＳＷ１の一端と
抵抗Ｒ１４の一端との接続点に接続され、プラス側入力
端子は、基準電圧Ｅ１のプラス側端子に接続されてい
る。そして、出力端子は、ノアゲートＧ３の入力端子に
接続されている。

【００４２】コンパレーターＣＯＭＰ２のマイナス側入
力端子は、基準電圧Ｅ１のプラス側端子に接続され、プ
ラス側入力端子は、抵抗Ｒ１４の他端と抵抗Ｒ１５の一
端との接続点に接続されている。そして、出力端子は、
オアゲートＧ４の入力端子、及びＰＮＭＯＳトランジス
ターＱ１５のゲート端子に接続されている。尚、抵抗Ｒ
１５の他端は抵抗Ｒ１６の一端に接続され、抵抗Ｒ１６
の他端はアナログスイッチＳＷ２を介して端子ＶＣに接
続されている。

【００４３】コンパレーターＣＯＭＰ３のマイナス側入
力端子は、抵抗Ｒ１７の一端と抵抗Ｒ１６の他端との接
続点、及びアナログスイッチＳＷ２を介して端子ＶＣに
接続され、プラス側入力端子は、基準電圧Ｅ２のプラス
側端子に接続されている。そして、出力端子は、オアゲ
ートＧ３の入力端子に接続されている。尚、抵抗Ｒ１７
の他端は抵抗Ｒ１８の一端に接続され、抵抗Ｒ１８の他
端は抵抗Ｒ１９の一端に接続され、抵抗Ｒ１９の他端は
端子ＶＳＳに接続されている。

【００４４】コンパレーターＣＯＭＰ４のマイナス側入
力端子は、基準電圧Ｅ２のプラス側端子に接続され、プ
ラス側入力端子は、抵抗Ｒ１８の他端と抵抗Ｒ１９の一
端の接続点に接続されている。そして、出力端子は、オ
アゲートＧ４の入力端子、及びＰＮＭＯＳトランジスタ
ーＱ１６のゲート端子に接続されている。

【００４５】コンパレーターＣＯＭＰ５のマイナス側入
力端子は、基準電圧Ｅ３のプラス側に接続され、プラス
側入力端子は、端子ＶＭに接続されている。そして、出
力端子はオアゲートＧ１１の入力端子及びアンドゲート
Ｇ２の入力端子に接続されている。尚、基準電圧Ｅ３の
マイナス側は接地（ＧＮＤ）されている。

【００４６】ＮチャネルパワーＭＯＳトランジスターＱ
Ｄ（以下、パワーＮＭＯＳトランジスターＱＤと云う）
は、ソース、ゲート及びドレン端子と寄生ダイオードＤ
１を備えたトランジスターであって、ソース端子は電池
Ｂｂａｔのマイナス側に接続され、ゲート端子は端子Ｄ
Ｏに接続され、ドレン端子はパワーＮＭＯＳトランジス
ターＱＣのドレン端子に接続されている。

【００４７】ＮチャネルパワーＭＯＳトランジスターＱ
Ｃ（以下、パワーＮＭＯＳトランジスターＱＣと云う）
は、ソース、ゲート及びドレン端子と寄生ダイオードＤ
２を備えたトランジスターであって、ソース端子はマイ
ナス側端子（Ｅｂ−）に接続され、ゲート端子は端子Ｃ
Ｏに接続され、ドレン端子はパワーＮＭＯＳトランジス
ターＱＤのドレン端子に接続されている。そして、マイ
ナス側端子（Ｅｂ−）には保護抵抗Ｒ１５を介して端子
ＶＭに接続されている。尚、パワーＮＭＯＳトランジス
ターＱＤのドレン端子と、パワーＮＭＯＳトランジスタ
ーＱＣのソース端子との中間位置からは充電用と放電用
とを区別する端子（Ｅｃ−）が接続されていてもよい。

【００４８】ＰＭＯＳトランジスターＱ１、Ｑ２、Ｑ９
〜Ｑ１６は、いづれもソース、ドレン、ゲート端子から
構成された同種のスイッチング素子であって、Ｐチャネ
ルＭＯＳトランジスターＱ１（以下、ＰＭＯＳトランジ
スターＱ１と云う）のソース端子は抵抗Ｒ２の一端、及
びＰＭＯＳトランジスターＱ２のドレン端子に接続さ
れ、ドレン端子は抵抗Ｒ１の一端及びオアゲートＧ９の
入力端子に接続され、ゲート端子は抵抗Ｒ２の他端及び
３Ｖを限度とするツエナーダイオードＺ１の一端に接続
されている。尚、抵抗Ｒ１の他端及びツエナーダイオー
ドＺ１の他端は接地（ＧＮＤ）されている。

【００４９】ＰチャネルＭＯＳトランジスターＱ２（以
下、ＰＭＯＳトランジスターＱ２と云う）のソース端子
は端子ＶＤＤに接続され、ドレン端子はＰＭＯＳトラン
ジスターＱ１のソース端子と抵抗Ｒ２の一端の接続点に
接続され、ゲート端子は起動回路を構成する抵抗Ｒ５の
他端と、ＰＭＯＳトランジスターＱ１１のゲート端子
と、ＮＭＯＳトランジスターＱ１２のドレン端子との接
続点に接続されている。

【００５０】ＰチャネルＭＯＳトランジスターＱ９（以
下、ＰＭＯＳトランジスターＱ９と云う）のソース端子
は端子ＶＤＤに接続され、ドレン端子はＮＭＯＳトラン
ジスターＱ１０のドレン端子と端子ＣＯを介してパワー
ＮＭＯＳトランジスターＱＣのゲート端子との接続点に
接続され、ゲート端子はナンドゲートＧ１５の出力端子
とＮＭＯＳトランジスターＱ１０のゲート端子との接続
点に接続されている。

【００５１】ＮチャネルＭＯＳトランジスターＱ１０
（以下、ＮＭＯＳトランジスターＱ１０と云う）のソー
ス端子は端子ＶＭに接続され、ドレン端子はＰＭＯＳト
ランジスターＱ９のドレン端子と端子ＣＯを介してパワ
ーＮＭＯＳトランジスターＱＣのゲート端子との接続点
に接続され、ゲート端子はナンドゲートＧ１０の出力端
子とＰＭＯＳトランジスターＱ９のゲート端子との接続
点に接続されている。

【００５２】ＰチャネルＭＯＳトランジスターＱ１１
（以下、ＰＭＯＳトランジスターＱ１１と云う）のソー
ス端子は端子ＶＤＤと抵抗Ｒ５の一端との接続点に接続
され、ドレン端子はオアゲートＧ８の入力端子と充電ロ
ジック部のナンドゲートＧ１４と抵抗Ｒ４の一端とに接
続され、ゲート端子は抵抗Ｒ５の他端とＮＭＯＳトラン
ジスターＱ１２のドレン端子とＰＭＯＳトランジスター
Ｑ２のゲート端子との接続点に接続されている。

【００５３】ＮチャネルＭＯＳトランジスターＱ１２
（以下、ＮＭＯＳトランジスターＱ１２と云う）のソー
ス端子は端子ＶＭに接続され、ドレン端子はＰＭＯＳト
ランジスターＱ１１のゲート端子と抵抗Ｒ５の他端とＰ
ＭＯＳトランジスターＱ２のゲート端子との接続点に接
続され、ゲート端子は抵抗Ｒ６の一端、抵抗Ｒ４の他端
とＮＭＯＳトランジスターＱ１３のドレン端子との接続
点に接続されている。尚、抵抗Ｒ６の他端は接地（ＧＮ
Ｄ）されている。

【００５４】ＮチャネルＭＯＳトランジスターＱ１３
（以下、ＮＭＯＳトランジスターＱ１３と云う）のソー
ス端子は接地（ＧＮＤ）され、ドレン端子は抵抗Ｒ６の
一端とＮＭＯＳトランジスターＱ１２のゲート端子と抵
抗Ｒ４の他端との接続点に接続され、ゲート端子はナン
ドゲートＧ６の出力端子に接続されている。

【００５５】ＮチャネルＭＯＳトランジスターＱ１４
（以下、ＮＭＯＳトランジスターＱ１４と云う）のソー
ス端子は接地（ＧＮＤ）され、ドレン端子は抵抗Ｒ７の
一端に接続され、ゲート端子はナンドゲートＧ６の出力
端子に接続されている。尚、抵抗Ｒ７の他端は端子ＶＭ
に接続されている。

【００５６】ＮチャネルＭＯＳトランジスターＱ１５
（以下、ＮＭＯＳトランジスターＱ１５と云う）のソー
ス端子はアナログスイッチＳＷ２を介して端子ＶＣに接
続され、ドレン端子は端子ＣＰＵに接続され、ゲート端
子はコンパレーターＣＯＭＰ２の出力端子に接続されて
いる。

【００５７】ＮチャネルＭＯＳトランジスターＱ１６
（以下、ＮＭＯＳトランジスターＱ１６と云う）のソー
ス端子は端子ＣＰＤに接続され、ドレン端子はアナログ
スイッチＳＷ２を介して端子ＶＣに接続され、ゲート端
子はコンパレーターＣＯＭＰ４の出力端子に接続されて
いる。

【００５８】オアゲートＧ１は、２個の入力端子と１個
の出力端子を備えたゲートであって、一方の入力端子は
アンドゲートＧ８の出力端子に接続され、他方の入力端
子はオアゲートＧ５の出力端子に接続され、出力端子は
アナログスイッチＳＷ１、ＳＷ２の制御端子に接続され
ている。

【００５９】アンドゲートＧ２は、２個の入力端子と１
個の出力端子を備えたゲートであって、一方の入力端子
はコンパレーター５の出力端子に接続され、他方の入力
端子はノアゲートＧ３の出力端子に接続され、出力端子
はコンパレーターＣＯＭＰ２、ＣＯＭＰ４のヒステリシ
ス入力端子に接続されている。

【００６０】ノアゲートＧ３は、２個の入力端子と１個
の出力端子を備えたゲートであって、一方の入力端子は
コンパレーターＣＯＭＰ１の出力端子に接続され、他方
の入力端子はコンパレーターＣＯＭＰ３の出力端子に接
続され、出力端子はアンドゲートＧ２の入力端子及びノ
ットゲートＧ１０の入力端子に接続されている。

【００６１】オアゲートＧ４は、２個の入力端子と１個
の出力端子を備えたゲートであって、一方の入力端子は
コンパレーターＣＯＭＰ２の出力端子に接続され、他方
の入力端子はコンパレーターＣＯＭＰ４の出力端子に接
続され、出力端子はオアゲートＧ５の入力端子とノット
ゲートＧ７の入力端子との接続点に接続されている。

【００６２】オアゲートＧ５は、２個の入力端子と１個
の出力端子を備えたゲートであって、一方の入力端子は
オアゲートＧ４の出力端子と接続され、他方の入力端子
はナンドゲートＧ６の出力端子に接続され、出力端子は
オアゲートＧ１の入力端子に接続されている。

【００６３】ナンドゲートＧ６は、２個の入力端子と１
個の出力端子を備えたゲートであって、一方の入力端子
はノットゲートＧ１０の出力端子に接続され、他方の入
力端子は時定数ＣＲ２の出力部に接続され、出力端子は
オアゲートＧ５と充電ロジック部のＧＮＤレベルシフト
ＬＳＨ１の入力部との接続点に接続されている。

【００６４】ノットゲートＧ７は、その入力端子はオア
ゲートＧ４の出力端子に接続され、出力端子は充電ロジ
ック部のＧＮＤレベルシフトＬＳＨ２の入力部に接続さ
れている。

【００６５】アンドゲートＧ８は、２個の入力端子と１
個の出力端子から構成されたゲートであって、一方の入
力端子は入力ヒステリシスを持つバッファーを有するオ
アゲートＧ９の出力端子に接続され、他方の入力端子は
起動回路のＰＭＯＳトランジスターＱ１１のドレン端子
と抵抗Ｒ４の一端との接続点に接続され、出力端子はオ
アゲートＧ１の入力端子に接続されている。

【００６６】オアゲートＧ９は、その入力端子はＰＭＯ
ＳトランジスターＱ１のドレン端子と抵抗Ｒ１の一端と
の接続点に接続され、出力端子はアンドゲートＧ８の入
力端子に接続されている。尚、抵抗Ｒ１の他端は接地
（ＧＮＤ）されている。

【００６７】ノットゲートＧ１０は、その入力端子はノ
アゲートＧ３の出力端子と接続され、出力端子はナンド
ゲートＧ６の入力端子及びオアゲートＧ１１の入力端子
に接続されている。

【００６８】オアゲートＧ１１は、２個の入力端子と１
個の出力端子から構成されたゲートであって、一方の入
力端子はノットゲートＧ１０の出力端子と接続され、他
方の入力端子はコンパレーターＣＯＭＰ５の出力端子に
接続され、出力端子は時定数ＣＲ１の入力部に接続され
ている。

【００６９】オアゲートＧ１２は、その入力端子は時定
数ＣＲ１の出力部に接続され、出力端子は時定数ＣＲ２
の入力部に接続されている。

【００７０】ノットゲートＧ１３は、その入力端子は時
定数ＣＲ１の出力部に接続され、出力端子は端子ＤＯを
介してパワーＮＭＯＳトランジスターＱＤのゲート端子
に接続されている。

【００７１】オアゲートＧ１４は、２個の入力端子と１
個の出力端子から構成されたゲートであって、一方の入
力端子はＰＭＯＳトランジスターＱ１１のドレン端子と
抵抗Ｒ１４の一端との接続点に接続され、他方の入力端
子はＧＮＤレベルシフトＬＳＨ１の出力部に接続され、
出力端子はナンドゲートＧ１５の入力端子に接続されて
いる。

【００７２】ナンドゲートＧ１５は、２個の入力端子と
１個の出力端子から構成されたゲートであって、一方の
入力端子はオアゲートＧ１４の出力端子に接続され、他
方の入力端子はＧＮＤレベルシフトＬＳＨ２の出力部に
接続され、出力端子はＰＭＯＳトランジスターＱ９のゲ
ート端子及びＮＭＯＳトランジスターＱ１０のゲート端
子に接続されている。

【００７３】ＧＮＤレベルシフトＬＳＨ１は、その入力
部はナンドゲートＧ６に接続され、出力部はオアゲート
Ｇ１４の入力端子に接続されている。

【００７４】ＧＮＤレベルシフトＬＳＨ２は、その入力
部はノットゲートＧ７の出力端子に接続され、出力部は
ナンドゲートＧ１５の入力端子に接続されている。

【００７５】時定数ＣＲ１は、パワーダウンモードの時
に所定時間帯Ｔ１の信号を発生し、キャパシターと抵抗
の組合せから形成されたものであって、入力部はオアゲ
ートＧ１１の出力端子と接続され、出力部はオアゲート
Ｇ１２の入力端子及びノットゲートＧ１３の入力端子に
接続されている。

【００７６】時定数ＣＲ２は、パワーダウンモードの時
に所定時間帯（Ｔ２−Ｔ１）の信号を発生し、キャパシ
ターと抵抗の組合せから形成されたものであって、入力
部はオアゲートＧ１２の出力端子と接続され、出力端子
はナンドゲートＧ６の入力端子に接続されている。

【００７７】上記説明したような接続状態にあるバッテ
リーの保護回路１の動作について、項目毎に以下説明す
る。

【００７８】尚、充電器又は負荷と接続する端子を、例
えば充電用の端子をプラス側端子（Ｅｂ＋）とマイナス
側端子（Ｅｂ−）とにした場合に、放電用端子をプラス
側端子（Ｅｂ＋）とマイナス側端子（Ｅｃ−）とするよ
うに充電用端子と放電用端子を物理的に分離して充電及
び放電の際の障害をなくす構成にすることができる。

【００７９】（１）充電及び過充電の場合。充電の場合
は、外部の充電器との接続端子又は放電負荷端子となる
プラス側端子（Ｅｂ＋）から二次電池Ａｂａｔ、Ｂｂａ
ｔ、パワーＮＭＯＳトランジスターＱＤ，ＱＣを経て、
マイナス側端子（Ｅｂ−）へ充電電流が流れる。

【００８０】この充電電流は、コンパレーターＣＯＭＰ
２を中心とする過充電検出回路によって、常時過充電電
圧（例えば４．４Ｖ）を監視されている。そして、過充
電状態を検出すると、コンパレーターＣＯＭＰ２の出力
端子からＨレベル信号が出力され、ノアゲートＧ４及び
ノットゲートＧ７を介して充電ロジック部のＧＮＤレベ
ルシフトＬＳＨ２の入力部にＬレベル信号が入力され
る。

【００８１】充電ロジック部は、Ｌレベル信号を入力す
ると、ＧＮＤレベルシフトＬＳＨ２によりグランドレベ
ルシフト（後述する）され、ナンドゲートＧ１５の入力
条件がＬレベルになり、その出力信号はＨレベル信号に
なり、ＰＭＯＳトランジスターＱ９がオフ、ＮＭＯＳト
ランジスターＱ１０がオンの状態になり、端子ＣＯの信
号はＬレベルになってパワーＮＭＯＳトランジスターＱ
Ｃをオフして充電電流を遮断する。

【００８２】同時に、充電の停止による電池の端子電圧
の下がることによってコンパレーターＣＯＭＰ２が直ち
に充電状態に復帰してしまう動作を避けるため、アンド
ゲートＧ２によりコンパレーターＣＯＭＰ２（及びコン
パレーターＣＯＭＰ４）のヒステリシススイッチ入力端
子の信号をＨレベルの信号にしておいて（過放電状態で
なく、且つ過電流検出状態でないという条件）、ヒステ
リシスを持たせるものである。

【００８３】ここで、ヒステリシスとは、コンパレータ
ーＣＯＭＰ２のプラス側入力端子に入力されていたラダ
ー抵抗群により発生する比較電圧Ｖ１（例えば４．４
Ｖ）を比較電圧Ｖ２（例えば４．２Ｖ）に切り換えてコ
ンパレーターＣＯＭＰ２の比較動作を変化させることで
ある。

【００８４】この比較電圧Ｖ２は、充電電流が遮断され
電池Ａｂａｔの端子電圧が下がっても、基準電圧Ｅ１よ
り高めに設定してあるので、充電電流を遮断後、電池の
端子電圧が下がっても直ちに充電は開始せず、充電の開
始にヒステリシス幅電圧（この場合０．２Ｖ）を持たせ
て直ちに再度充電することを回避することができる。

【００８５】同時に、コンパレーターＣＯＭＰ２の出力
端子からのＨレベル信号は、ＮＭＯＳトランジスターＱ
１５のベース端子の信号をＨレベルにして過充電オーバ
ーフロー電流を放電させてバッテリーを保護するため、
ＮＭＯＳトランジスターＱ１５をオンさせる。ＮＭＯＳ
トランジスターＱ１５がオンすると、電池Ａｂａｔのプ
ラス側に接続されている抵抗Ｒ１１を介して電池Ａｂａ
ｔの過充電オーバーフロー電流を、過充電となった電池
Ａｂａｔをヒステリシス幅分低い電圧（例えば４．２
Ｖ）まで放電する。

【００８６】このようにして、電池Ａｂａｔの電圧が、
例えば４．２Ｖまで放電されると、コンパレーターＣＯ
ＭＰ２の出力端子の信号はＨレベルからＬレベルに変化
すると、パワーＮＭＯＳトランジスターＱＣをオンして
再び充電が開始され、同時にＮＭＯＳトランジスターＱ
１５をオフしてバッテリーのオーバーフロー電流の放電
を中止しする。尚、過充電状態からの放電については後
で詳細に説明する。

【００８７】（２）放電状態から過放電状態になり、該
過放電状態を検出後、パワーダウンモードになる場合。
プラス側端子（Ｅｂ＋）とマイナス側端子（Ｅｂ−）と
に負荷をつなぐことによって、電池Ａｂａｔと電池Ｂｂ
ａｔは放電状態となる。この放電状態は、コンパレータ
ーＣＯＭＰ１を中心とする過放電検出回路によって常時
監視されている。即ち、放電状態が続いて、例えば電池
Ａｂａｔの電圧が過放電電圧（例えば２．４Ｖ）になる
と、コンパレーターＣＯＭＰ１の出力端子からＨレベル
の信号が出力され、ノアゲートＧ３及びノットゲートＧ
１０を介してナンドゲートＧ６にＨレベル信号が入力さ
れ、その出力端子からパワーダウン信号がＬレベルで出
力されれば、所謂パワーダウンモードに入る。しかし、
ノットゲートＧ１０の出力はオアゲートＧ１１、時定数
ＣＲ１、入力バッファーを持つオアゲートＧ１２、及び
時定数ＣＲ２を介して、ナンドゲートＧ６のもう一方の
端子につながっているのでナンドゲートＧ６の出力は、
すぐにＬレベルの信号にはならず、Ｔ１＋Ｔ２の時定数
経過後にＬレベルの信号となり、ここで初めてパワーダ
ウン信号が出る。そしてパワーダウン信号はオアゲート
Ｇ５を介してオアゲートＧ１の出力信号がＬレベルにな
り、アナログスイッチＳＷ１、ＳＷ２を開状態に切り替
える。

【００８８】アナログスイッチＳＷ１の開状態は接続点
ａに接続されているコンパレーターＣＯＭＰ１〜５の電
源を遮断し、アナログスイッチＳＷ２の開状態は端子Ｖ
Ｃから供給されている電源を遮断する。

【００８９】ここで、パワーダウンモードに入って電源
が遮断された後から０Ｖになるまでの過程においては、
オアゲートＧ１からのＬレベル信号が維持されなければ
ならない。そこで、パワーダウンモードを維持するため
の最小限の回路、例えばノアゲートＧ３、オアゲートＧ
４の電源をオフしたり、オアゲートＧ１とノアゲートＧ
３、オアゲートＧ４との出力にアンドゲートを付加する
等して、パワーダウン信号をＬレベルに維持させておく
必要がある。

【００９０】同時に、コンパレーターＣＯＭＰ１の出力
端子からのＨレベル信号は、ノアゲートＧ３を介してノ
ットゲートＧ１０の出力端子からのＯＤＣ信号をＨレベ
ルにし、オアゲートＧ１１を介して時定数ＣＲ１を時間
帯Ｔ１だけヒットさせ、ノットゲートＧ１３に入力さ
れ、その出力端子からＬレベルの信号を端子ＤＯに供給
し、パワーＮＭＯＳトランジスターＱＤをオフし、放電
電流が遮断される。

【００９１】同時にナンドゲートＧ６の出力がＬレベル
の信号になると充電ロジック部に入力され、端子ＣＯに
接続されている出力側の信号はＬレベルになり、パワー
ＮＭＯＳトランジスターＱＣも遮断する。しかし、ナン
ドゲートＧ６の一方の入力は時定数ＣＲ１、ＣＲ２によ
りＴ１＋Ｔ２の経過後にＨレベルの信号になるので、そ
の分時間的に遅れてパワーダウン信号が出力されること
になる。従って、パワーＮＭＯＳトランジスターＱＤが
オフされた後（Ｔ２−Ｔ１時間経過後）にパワーＮＭＯ
ＳトランジスターＱＣがオフされることになる。

【００９２】このように、放電電圧値（例えば２．４
Ｖ）以下になった場合には、パワーダウンモードに入る
ため充電状態のようなヒステリシスを持たせる必要はな
い。

【００９３】（３）過電流検出の場合。過電流の検出は
コンパレーターＣＯＭＰ５を中心とした回路によって構
成され、基準電圧値Ｅ３（例えば０．４Ｖ）と比較して
検出する。即ち、パワーＮＭＯＳトランジスターＱＤ及
びパワーＮＭＯＳトランジスターＱＣの寄生ダイオード
Ｄ１及びＤ２（例えば合計して１００ｍΩ）による順方
向電圧降下で生ずる電位差が基準電圧値（例えば０．４
Ｖ）を越えると、コンパレーターＣＯＭＰ５の出力端子
からのＯＣ信号がＨレベルとなり、オアゲートＧ１１を
介して時定数ＣＲ１及びノットゲートＧ１３を介して端
子ＤＯの信号がＬレベルになり、パワーＮＭＯＳトラン
ジスターＱＤがオフして放電電流を遮断する。

【００９４】この状態の時、即ちパワーＮＭＯＳトラン
ジスターＱＤがオフされると、プラス側端子（Ｅｂ＋）
とマイナス側端子（Ｅｂ−）に接続されている負荷を介
して、プラス側端子（Ｅｂ＋）の高い電圧が端子ＶＭに
かかり、ほぼプラス側端子（Ｅｂ＋）に近い値となり、
コンパレータＣＯＭＰ５の出力端子からのＯＣ信号をＨ
レベルにホールドすることができる。

【００９５】このような状態において、プラス側端子
（Ｅｂ＋）とマイナス側端子（Ｅｂ−）との間に接続さ
れている負荷を外すと、抵抗Ｒ１５及び抵抗Ｒ７を介し
てＮＭＯＳトランジスターＱ１４に電流が流れて（例え
ば３μＡ）端子ＶＭの電位を０Ｖまで引き下げることに
よってコンパレーターＣＯＭＰ５の出力端子からのＯＣ
信号は、Ｌレベルになり、過電流状態から復帰すること
ができる。

【００９６】（４）過充電状態からの放電の場合。前記
（１）で説明したように、過充電状態においてはパワー
ＮＭＯＳトランジスターＱＣがオフしているため、放電
電流が寄生ダイオードＤ２を流れ、寄生ダイオードＤ２
の順方向電圧（例えば約０．７Ｖ）によって、端子ＶＭ
の電位が高くなり、前記（３）で説明した過電流検出回
路が働いてしまう。

【００９７】そのため、過電流検出回路の出力端子から
のＯＣ信号がＨレベルになった場合には、過放電状態を
検出していないこと（ヒステリシス解除禁止信号がＨレ
ベル）を条件として、アンドゲートＧ２の入力条件が満
足されれば該アンドゲートＧ２の出力端子の解除信号が
Ｈレベルになり、コンパレーターＣＯＭＰ２（及びコン
パレーターＣＯＭＰ４）のヒステリシス状態を解除し、
コンパレーターＣＯＭＰ２の出力端子はＨレベルからＬ
レベルに変化し、オアゲートＧ４及びノットゲートＧ７
を介して充電ロジック部からの端子ＣＯの信号がＨレベ
ルになり、パワーＮＭＯＳトランジスターＱＣをオンし
て正常に放電電流を流せる。

【００９８】ここで、パワーＮＭＯＳトランジスターＱ
Ｃをオンすることによって放電を開始するためには一定
の条件が必要となる。即ち、ノアゲートＧ３によって電
池Ａｂａｔ又は電池Ｂｂａｔのどちらかが過放電の場合
には、ノアゲートＧ３の出力端子からの信号であるヒス
テリシス解除禁止信号がＬレベルになって、アンドゲー
トＧ２の一方の入力条件が満足されなくなるので、アン
ドゲートＧ２の出力端子からの信号である解除信号はＨ
レベルになれず、コンパレーターＣＯＭＰ２、４のアナ
ログスイッチ入力端子の信号の切り替えはできないよう
にしてある。これは、電池Ａｂａｔ又は電池Ｂｂａｔの
どちらかが過充電状態から放電状態になる際に、片方の
電池Ａｂａｔ又は電池Ｂｂａｔが過放電の状態の場合に
は、ヒステリシスが解除されるとパワーダウン禁止が解
除され、パワーダウンモードとなってしまい、過充電状
態の電池Ａｂａｔ又は電池Ｂｂａｔはオーバーフロー電
流がオフとなり、過充電状態のままとなってしまう不都
合を回避するためである。

【００９９】従って、通常は電池Ａｂａｔ又は電池Ｂｂ
ａｔの片方が過放電状態の時はパワーダウンモードとな
るが、もう一方が過充電の場合はパワーダウンモードを
オアゲートＧ５によって禁止し、オーバーフロー電流が
流れるのを確保している。

【０１００】（５）パワーダウンからの復帰の場合。パ
ワーダウン時は、前記（２）で説明したようにアナログ
スイッチＳＷ１とアナログスイッチＳＷ２と所謂開状態
に切り替えられて、パワーＮＭＯＳトランジスターＱＣ
とパワーＮＭＯＳトランジスターＱＤとがオフの状態と
なっている。

【０１０１】この状態において、プラス側端子（Ｅｂ
＋）とマイナス側端子（Ｅｂ−）に充電器をつなぐと端
子ＶＭの電位が端子ＶＳＳの電位よりもマイナス電位と
なってしまい、起動回路（後述する）が働き、充電ロジ
ック部（後述する）により強制的に充電を開始すると共
に、トータル電圧検出回路（後述する）を動作させる。

【０１０２】（６）充電ロジック部充電ロジック部は、
起動回路からＨレベルの信号をオアゲートＧ１４に入力
されると充電の開始をする。即ちオアゲートＧ１４の出
力端子からはＨレベル信号を出力し、ナンドゲートＧ１
５の一方の入力条件とされ、他方の入力条件は過充電状
態でなければグランドレベルシフト（後述する）を介し
てＨレベル信号であるので、ナンドゲートＧ１５の入力
条件はすべて満足され、その出力端子からはＬレベル信
号が出力され、ＰＭＯＳトランジスターＱ９をオンし、
ＮＭＯＳトランジスターＱ１０をオフすることにより、
端子ＣＯの信号がＨレベルになり、パワーＮＭＯＳトラ
ンジスターＱＣをオンさせ、充電電流が流れる。

【０１０３】そして、充電が進むと、トータル電圧検出
回路（後述する）によって、パワーダウンモードを解除
し、更に図２で説明した過放電領域１８を脱すると、過
放電検出回路（コンパレーターＣＯＭＰ１、３の出力端
子からの信号）からの信号はＨレベルとなり、起動回路
からの信号はＬレベルとなってしまう。

【０１０４】しかしながら、オアゲートＧ１４のもう一
方の入力端子である過放電検出回路からの信号を入力す
るＧＮＤレベルシフトＬＳＨ１の入力信号はＨレベルで
あるので、端子ＣＯの信号はＨレベルを維持することが
でき、パワーＮＭＯＳトランジスターＱＣをオンの状態
に維持して充電は継続することができるのである。

【０１０５】上記充電が継続した状態に於て、もし、過
充電状態となると過充電回路（コンパレーターＣＯＭＰ
２、ＣＯＭＰ４）からの信号はＬレベルとなってＧＮＤ
レベルシフトＬＳＨ２によりグランドレベルシフト（後
述する）をしてナンドゲートＧ１５に入力され、その入
力条件が満足しなくなり、出力端子はＨレベルの信号と
なり、端子ＣＯの信号がＬレベルの信号になって、パワ
ーＮＭＯＳトランジスターＱＣがオフし、充電電流は遮
断される。

【０１０６】図４は、上記説明した充電ロジック部を６
個のＭＯＳトランジスターで構成したものである。即
ち、起動回路からの信号を入力するオアゲートＧ１４の
一方の入力端子がＭＯＳトランジスターＱ４、Ｑ６に相
当し（起動入力）、パワーダウンからの復帰信号を入力
するＧＮＤレベルシフトＬＳＨ１及びオアゲートＧ１４
の他方の入力端子がＭＯＳトランジスターＱ７、Ｑ８に
相当し（復帰入力）、過充電回路からの信号を入力する
ＧＮＤレベルシフトＬＳＨ２及びナンドゲートＧ１５
が、ＭＯＳトランジスターＱ３、Ｑ５及びＱ７，Ｑ８に
相当する（過充電入力）。

【０１０７】例えば、起動回路からＨレベルの起動入力
信号を受け取ると、ＭＯＳトランジスターＱ６はオフす
ると共に、ＭＯＳトランジスターＱ４をオンする。そう
するとＰＭＯＳトランジスターＱ９、Ｑ１０のゲート端
子の信号がＬレベルとなってＰＭＯＳトランジスターＱ
９がオンし、ＮＭＯＳトランジスターＱ１０がオフ状態
となり、端子ＣＯの信号はＨレベルとなって、パワーＮ
ＭＯＳトランジスターＱＣをオンさせて充電電流を流す
ことができる。

【０１０８】（７）グランドレベルシフトの説明。グラ
ンドレベルシフトについては図５及び図６によって説明
する。このグランドレベルシフトとは、放電側グランド
（電池のグランド端子ＶＳＳの電位）であるパワーＮＭ
ＯＳトランジスターＱＤのソース端子の電位と、充電側
グランド（端子ＶＭの電位）であるパワーＮＭＯＳトラ
ンジスターＱＣのソース端子の電位をシフトして同一電
位にするものである。そして、図５は、図３に示した全
体回路図の内、パワーＮＭＯＳトランジスターＱＤとパ
ワーＮＭＯＳトランジスターＱＣとを中心にした充放電
回路であって、充電するパワーＮＭＯＳトランジスター
ＱＣと、放電するパワーＮＭＯＳトランジスターＱＤは
夫々、端子ＶＭの電位、端子ＶＳＳの電位に対して０Ｖ
にしないと完全にオフする事ができないので、図６に示
すように、充電ロジック部に抵抗を設けたのである（図
４の抵抗Ｒ３に相当する）。

【０１０９】更に、グランドレベルシフトについて、図
６を参照にして詳細に説明すると、図６は、図３の充電
ロジック部のＰＭＯＳトランジスターＱ９、ＮＭＯＳト
ランジスターＱ１０を夫々ＱＰとＱＮとし、抵抗Ｒで表
したものである。

【０１１０】即ち、ｘ点である端子ＶＳＳの電位がＬレ
ベルの信号の時に端子ＶＭの電位が、端子ＶＳＳの電位
と同電位であれば、ＭＯＳトランジスターＱＰがオン
し、ＭＯＳトランジスターＱＮがオフすることによって
ＯＵＴ信号がＨレベルとなり、何ら問題はない。しか
し、もし抵抗Ｒを介在させない状態で端子ＶＭの電位が
低くなると（充電中は必ずこの状態となる）、ＭＯＳト
ランジスターＱＮもオンしてしまい、ＭＯＳトランジス
ターＱＰとＭＯＳトランジスターＱＮが、共にオンとな
ってしまう、即ちショート状態となるので、ＯＵＴ信号
のＨレベル状態が不確定状態のレベルとなり、更に、シ
ョート電流がＭＯＳトランジスターＱＰとＭＯＳトラン
ジスターＱＮ間に流れるという不都合が生じる。

【０１１１】そこで、図６に示すように、ＭＯＳトラン
ジスターＱＰとＭＯＳトランジスターＱＮの間に抵抗Ｒ
を介在させることによって、ＭＯＳトランジスターＱＮ
がオンしても、ｙ点がＬレベルとなるだけであって、Ｏ
ＵＴ信号のＨレベル状態は確保される。この抵抗Ｒには
ショート電流が流れることになるので、抵抗値は数Ｋオ
ーム〜数Ｍオームにする必要がある。尚、このショート
電流は充電時だけ流れる。又、ｘ点がＨレベルの時は、
端子ＶＭの電位が低くなっても、高くなってもＯＵＴ信
号はＬレベル（即ち端子ＶＭの電位）となる。

【０１１２】（８）起動回路の説明。起動回路について
は、図３を参照にして説明する。端子ＶＭの電位がある
電圧値以下となるとＮＭＯＳトランジスターＱ１２に電
流が流れ、抵抗Ｒ５による電圧降下でＰＭＯＳトランジ
スターＱ１１のゲートの電圧が下がることによって、Ｐ
ＭＯＳトランジスターＱ１１がオン状態となり、即ち導
通状態となる。ＰＭＯＳトランジスターＱ１１が導通状
態となることによって、抵抗Ｒ４に流れる電流が多くな
る共に、上昇した電圧がＮＭＯＳトランジスターＱ１２
のゲートに供給され、ＮＭＯＳトランジスターＱ１２を
更に導通状態にする。

【０１１３】ＮＭＯＳトランジスターＱ１２のゲートの
電圧が、上昇すると共に、その供給源となる抵抗Ｒ５か
ら供給される電圧もＰＭＯＳトランジスターＱ１１の導
通状態によって、更に増加されＮＭＯＳトランジスター
Ｑ１２から流れる電流が増加する。

【０１１４】このように、ＰＭＯＳトランジスターＱ１
１とＮＭＯＳトランジスターＱ１２とのいわばマッチド
・ペアの関係によってＮＭＯＳトランジスターＱ１２に
より供給される電流が急激に増加するようになり、それ
によってＰＭＯＳトランジスターＱ１１及びＮＭＯＳト
ランジスターＱ１２自身がオン状態になって起動状態を
保持することとなる。

【０１１５】尚、この保持状態は、いわゆるパワーダウ
ンモードの信号により、ＮＭＯＳトランジスターＱ１３
がオンする。即ち、過放電状態から脱するか、外部に取
り付けた充電器を外して、プラス側端子（Ｅｂ＋）とマ
イナス側端子（Ｅｂ−）とを解放状態にすることによっ
て、端子ＶＭの電位が端子ＶＤＤの電位まで高くなり、
保持状態が解除される。

【０１１６】次に、このような起動回路による動作状態
について、回路動作電圧値以上から充電した場合と、ハ
イパワーＮＭＯＳトランジスターＱＣの充電、例えば０
Ｖからの充電について図７〜図１５を参照にして説明す
る。

【０１１７】（９）回路動作電圧値以上から充電した場
合。図７は、図３の起動回路部分を抽出した回路図であ
り、３個のＰＭＯＳトランジスターＱ１１、ＮＭＯＳト
ランジスターＱ１２、ＮＭＯＳトランジスターＱ１３と
２個の抵抗Ｒ４，Ｒ５とから構成されており、この回路
図の構成は図８に示す論値回路に置き換えて動作状態を
表すことができる。即ち、ＰＭＯＳトランジスターＱ１
１、ＮＭＯＳトランジスターＱ１３をノアゲートとして
表したのが図８であり、動作のタイミング関係を表した
のが図９であるので、以下図８と図９を参照にして起動
回路における動作状態を説明する。

【０１１８】端子ＶＭの電圧２０ａがある電圧値以下に
下がるとＮＭＯＳトランジスターＱ１２がオン状態とな
り、ａ点の電圧２０ｂが急速にＨレベルになり、且つｂ
点の電圧２０ｃが急速にＬレベルになる。

【０１１９】この状態で、充電すればパワーＮＭＯＳト
ランジスターＱＣがオンすると端子ＶＭの電圧２０ａ
は、パワーＮＭＯＳトランジスターＱＤの寄生ダイオー
ドＤ１の順方向電圧降下分だけマイナスとなる。そし
て、更に充電が進み、電池Ａｂａｔ、Ｂｂａｔの電池電
圧２０ｄが過放電電圧２０ｅの領域を脱する（例えば
４．５Ｖ）と、パワーＮＭＯＳトランジスターＱＤがオ
ンすることによって、端子ＶＭの電圧２０ａはほぼ０Ｖ
になる。

【０１２０】又、過放電検出が正常となりＨレベルの信
号がくればａ点の電圧２０ｂがＬレベル、ｂ点の電圧２
０ｃがＨレベルになり、起動回路は初期状態に戻り（図
８参照）、充電器を外す（即ち充電器解放）と充電電流
がなくなり、端子ＶＭの電圧２０ａは完全に０Ｖとな
る。

【０１２１】（１０）パワーＮＭＯＳトランジスターＱ
ＣのＶｇｓｏｆｆ電圧以下、例えば０Ｖからの充電の場
合。図８及び図１０に於て、端子ＶＭの電圧２０ａが下
がり、ＮＭＯＳトランジスターＱ１２がオンすることに
よってｂ点の電圧２０ｃが端子ＶＭの電圧２０ａに引か
れてマイナス電位になり、ａ点の電圧２０ｂをＨレベル
にしようとするが電池電圧２０ｄが０Ｖなので、０Ｖ以
上にはなり得ない。同様に、充電ロジック部からのＨレ
ベルの信号も０Ｖ以上にはなれない。結局、端子ＶＭの
電圧２０ａをパワーＮＭＯＳトランジスターＱＣがオン
し始めるところ（パワーＭＯＳトランジスター動作電圧
２０ｇ）まで下げることによって、パワーＮＭＯＳトラ
ンジスターＱＣをオンさせて、充電を開始する必要があ
る。

【０１２２】従って、パワーＮＭＯＳトランジスターＱ
Ｃがオンできる電圧２０ｇであるＶｇｓｏｆｆ値以上
（例えば２Ｖ）分のマイナスとなることによってパワー
ＮＭＯＳトランジスターＱＣをオンさせることができ
る。

【０１２３】ここで、端子ＶＭの電圧２０ａが何故に２
Ｖのマイナス分だけ必要とするかが問題となる。それ
は、パワーＮＭＯＳトランジスターＱＣ、ＱＤの特性に
よって定まった値であり、図１１に示すように、その特
性はゲートソース間電圧（Ｖｇｓ）がある電圧（Ｖｇｓ
ｏｆｆ）以下では、抵抗Ｒｄｓが非常に大きな値であ
り、電流（Ｉｄｓ）は流れない。

【０１２４】従って、電圧Ｖｇｓｏｆｆが０Ｖからの充
電である場合は、図１０に示すように、充電が進んで電
池電圧２０ｄが上昇し、２Ｖになるまで端子ＶＭの電圧
２０ａとほぼ平行して上昇し、電池電圧２０ｄが２Ｖ以
上になると、端子ＶＭの電圧２０ｄはパワーＮＭＯＳト
ランジスターＱＤの寄生ダイオードＤ１の順方向電圧降
下分（例えば０．７Ｖ）のマイナス値に近づく。

【０１２５】又、充電器により、充電していて、電池電
圧２０ｄが２Ｖ以上で過放電電圧値以下の場合に、充電
器を外す（充電器解放２０ｆ）と、図１０に示すよう
に、ＮＭＯＳトランジスターＱ１２はオンした状態であ
るので、端子ＶＭの電圧２０ａは急速に上昇する。そし
て、端子ＶＭはＮＭＯＳトランジスターＱ１２のソース
端子と接続されているので端子ＶＤＤの電圧近くまで上
昇してＰＭＯＳトランジスターＱ１１及びＮＭＯＳトラ
ンジスターＱ１２をオフし、端子ＶＭの電圧２０ａは０
Ｖまで下がる。

【０１２６】（１１）トータル電圧検出の説明。パワー
ダウンモードからの充電では、強制的充電が開始するま
でのパワーダウンモードからの復帰は、電池電圧がある
程度高くなってから行うようにする必要がある。これ
は、過充電検出、過放電検出、過電流検出の基準電圧が
確立する前にパワーダウンモードを解除してしまうと誤
動作をする恐れがあるからである。

【０１２７】即ち、この誤動作は、図１２に示すよう
に、基準電圧２０ｋ（例えば基準電圧Ｅ１、Ｅ２が１．
５Ｖ）の立ち上がり以上では、問題とならないが、図１
３に示すように、基準電圧２０ｋ（例えば基準電圧Ｅ
１、Ｅ２）が立ち上がる前にあっては、疑似的な検出結
果（疑似正常領域２０ｉ及び疑似過充電領域２０ｊ）が
出力されてしまう。

【０１２８】又、基準電圧Ｅ１、Ｅ２、Ｅ３は、夫々単
独で作り出す場合には、図１２のようにすることによっ
て容易に目的とする基準電圧２９ｋ値を得ることができ
る。しかし、通常は１つの基準電源からオペアンプ等で
分配して、各基準電圧Ｅ１、Ｅ２、Ｅ３を作り出す。従
って、基準電圧の立ち上がり付近で疑似正常領域２０
ｉ、疑似過充電領域２０ｊ等の誤動作が生じる恐れがあ
る（図１３参照）。そこで、電池電圧２０ｄ値が基準電
圧２０ｈ値を確保できる電圧値以上になってからパワー
ダウンモードを解除するようにして誤動作を防止してい
るのである。

【０１２９】この基準電圧値２０ｈが確保できる電圧２
０ｋは、基準電圧値２０ｈが１．５Ｖとすると最低でも
電圧３Ｖ（基準電圧Ｅ１＋Ｅ２）は必要であり、その電
圧値の検出範囲は、３Ｖ（基準電圧Ｅ１＋Ｅ２）〜４Ｖ
（過充電電圧よりも少し下の値）であればよい。尚、こ
の実際の検出回路は、図３に示すように、主に定電圧ダ
イオードであるツエナーダイオードＺ１とＰＭＯＳトラ
ンジスターＱ１、Ｑ２とから構成されている。

【０１３０】この検出回路の動作は、充電を開始して生
じる起動回路からのＬレベルの信号がＰＭＯＳトランジ
スターＱ２をオンし、抵抗Ｒ２及びツエナーダイオード
Ｚ１に電流が流れ、抵抗Ｒ２の電圧降下でＰＭＯＳトラ
ンジスターＱ１がオンし、アンドゲートＧ８に入力され
強制パワーダウンモードを解除する。

【０１３１】ここで、電池電圧２０ｄが３Ｖ以下である
とツエナーダイオードＺ１に電流が流れないので、ＰＭ
ＯＳトランジスターＱ１はオフのままであり、パワーダ
ウンモードが解除されるための電圧値は約｛（ツエナー
ダイオードＺ１の電圧）＋（ＰＭＯＳトランジスターＱ
１の電圧Ｖｇｓｏｆｆ）｝となる。

【０１３２】例えば、ＰＭＯＳトランジスターＱ１の電
圧Ｖｇｓｏｆｆ＝０．５Ｖとするとパワーダウンモード
が解除される電圧値は３．５Ｖである。

【０１３３】尚、図１４は定電圧ダイオードを使用しな
い時のトータル電圧検出の回路を示したものであって、
ＭＯＳトランジスターの電圧Ｖｇｓｏｆｆだけで検出さ
せるようにした回路構成であり、必要に応じてトランジ
スターの段数を増加させても良い。

【０１３４】（１２）時定数の説明（Ｔ１）（Ｔ２）。
負荷が、バッテリーのプラス側端子（Ｅｂ＋）、マイナ
ス側端子（Ｅｂ−）の両端子に接続されている場合に於
て、バッテリーから供給されている電流は常に定格以下
の一定電流が流れているとは限らず、時には定格以上の
電流が瞬間的に流れる事がある。

【０１３５】例えば、平滑用コンデンサー（パスコン）
やモーター起動時に流れる電流は数十アンペアに達する
事がある。このような、瞬間的電流で、過電流保護やパ
ワーダウンモードになってしまっては継続した使用がで
きなくなり実用上不都合が生じる。

【０１３６】そこで、過放電検出と過電流検出とがある
時間帯内の変化の場合は検出しないようにする必要があ
る。そのため、過放電と過電流とを検出した場合には時
定数（Ｔ１，Ｔ２）を持たせるようにして問題を解決し
ている（図３参照）。この時定数（Ｔ１とＴ２）は論理
回路と組み合わせて共有として、各検出回路に時定数が
入っているのと等価になるようにし、図１５に示すよう
なタイミングで動作する。以下、図３及び図１５に基づ
いて説明する。

【０１３７】バッテリーの両端子（Ｅｂ＋、Ｅｂ−）に
接続されたコンデンサー負荷等に流れる大電流の時間帯
が、時定数（Ｔ１）の時間帯位内の場合は、過電流検出
からのＯＣ信号はない（Ｌレベルの信号）ので、時定数
ＣＲ１からの信号はＬレベルのままであるので過電流保
護が働くことはない。一方、大電流が流れて電池電圧が
下がって疑似的に過放電状態となった場合には、過放電
状態から回復する時間帯が時定数ＣＲ１の時間帯（Ｔ
１）位内であれば、時定数ＣＲ１からの信号はＬレベル
のままであるので、これも問題とならない。

【０１３８】しかし、過放電直前等で大電流がなくなっ
てから電圧が回復するまでの時間帯が、時定数ＣＲ１＋
ＣＲ２の時間帯（Ｔ２）以上であった場合は、過放電状
態としてパワーダウンモードにする必要がある。即ち、
時定数ＣＲ１から出力される信号は、Ｈレベル信号とな
りパワーＮＭＯＳトランジスターＱＤをオフし、時定数
ＣＲ２がヒットした時間帯（Ｔ２−Ｔ１）の信号で時定
数ＣＲ２の出力信号がＨレベル信号となり、その時に過
放電検出回路からのＯＤＣ信号がＨレベル（過放電状
態）であればパワーダウンモードになれる。

【０１３９】次に、ショートした場合には、過電流検出
回路が働いてＯＣ信号がＨレベルとなり、時定数ＣＲ１
の時間帯（Ｔ１）経過後に時定数ＣＲ１の出力がＨレベ
ル信号になって、パワーＮＭＯＳトランジスターＱＤを
オフし過電流から保護する。

【０１４０】又、時定数ＣＲ１の時間帯（Ｔ１）が発生
している間に、疑似的に過放電状態であったとしても電
流遮断後電圧の回復が時定数ＣＲ２の時間帯（Ｔ２）以
内であればパワーダウンモードとはならない。

【０１４１】しかし、前述のように過放電直前などの場
合は、回復が遅れてパワーダウンモードとなることがあ
る。ここで、負荷を外すとパワーダウンモードでない時
は正常状態となる。又、時定数ＣＲ２の時間帯（Ｔ２−
Ｔ１）は電池の回復時間等から定めるが、普通は時定数
ＣＲ１の時間帯（Ｔ１）とにおいて、Ｔ１〈Ｔ２の関係
を保つように決定する。

【０１４２】次に本発明に係るバッテリー保護回路の第
２実施例について図１６を参照して説明する。この第２
実施例は、マイコン等によって制御をするものでありブ
ロック図として示し、その動作状態は図１７〜図１９に
示したフローチャート図に従って制御される。

【０１４３】図１６はバッテリー保護回路の各回路の動
作をいわゆるマイコンを用いて制御するブロックダイヤ
グラム図であり、既に第１実施例で説明した回路と同一
回路部分には同一符号を付して説明する。

【０１４４】即ち、プラス側端子（Ｅｂ＋）に電池Ａｂ
ａｔのプラス側を接続し、電池Ａｂａｔのマイナス側に
電池Ｂｂａｔのプラス側を接続し、電池Ｂｂａｔのマイ
ナス側は充放電スイッチ８を介在してマイナス側端子
（Ｅｂ−）に接続された、所謂直列接続状態であること
は第１実施例と同じである。そして、プラス側端子（Ｅ
ｂ＋）と電池Ａｂａｔのプラス側との間には、アナログ
スイッチＳＷ５と電池電圧検出部３の一端が夫々接続さ
れている。又、電池Ａｂａｔのマイナス側と電池Ｂｂａ
ｔのプラス側の中間位置には電池電圧検出部３のコモン
に相当する端子が接続され、電池Ｂｂａｔのマイナス側
には充放電スイッチ８の一端が接続され、この充放電ス
イッチ８の他端とマイナス側端子（Ｅｂ−）の中間位置
には、過電流検出部５の一端と充電検出部１２ｂの一端
とが夫々接続されている。尚、充放電スイッチ８は、放
電スイッチ制御部４ｂと充電スイッチ制御部１１とに夫
々接続されている。

【０１４５】セントラルプロセッサーユニット（以下、
ＣＰＵと云う）２１はアナログスイッチ５の制御端子及
び電池電圧検出部３の夫々と接続し、バスライン２２を
備えた構成である。このバスライン２２には、Ａ／Ｄ変
換器２３、プログラム制御部２４、入出力制御部２５、
パワーダウン制御部６及び起動回路部１２ａに夫々接続
されている。

【０１４６】又、ＣＰＵ２１や周辺回路は低消費電流と
なるように配慮され、電池電圧検出部３の過充電及び過
放電の検出レスポンスは、非常に遅くても良い（数ｍｓ
ｅｃ〜数十ｍｓｅｃ）ので、低い周波数のクロックを使
用することができる（例えば数１０ＫＨＺ〜数ＨＺ）。
これに対して、過電流検出部５の過電流検出は、ある程
度速いレスポンスが必要である。更に、ＣＰＵ２１を使
用することによって、バッテリーの各種の状態を容易に
把握することができるので、表示部を設けて残量表示、
過充電等を表示することができる。この表示部は液晶な
どの低消費電力のものを使う。そして、バッテリーパッ
ク本体に表示部を設けない場合は、状態信号をコネクタ
等で出力して負荷となる機器側で表示させることも可能
である。

【０１４７】Ａ／Ｄ変換器２３は、アナログスイッチＳ
Ｗ５の他端から電源を供給し、電池電圧検出部３の電池
電圧状態を検出する端子に接続され、バスライン２２を
介してＣＰＵ２１とアナログ値をデジタル値に変換した
データの送受信を行う。

【０１４８】プラグラム制御部１９は、予め定まってい
るバッテリー保護回路を駆動させるためのプログラムが
格納されている制御部であって、ＣＰＵ２１からの命令
に従って適宜プログラムをバスライン２２を介してＣＰ
Ｕ２１に送出する。

【０１４９】入出力制御部２５は、電池バランス部２
６、放電スイッチ制御部４ｂ、充電スイッチ制御部１１
及び過電流検出部５の夫々に接続され、バスライン２２
を介してＣＰＵ２１からの命令に基づいて、適宜必要と
するデータを送受信する制御部である。

【０１５０】上記接続状態で構成されたバッテリー保護
回路１の動作について図１７〜図１９に示したフローチ
ャート図に基づいて説明する。先ずＣＰＵ２１から充電
開始の命令が、バスライン２２を介して入出力制御部２
５及び起動回路部１２ａの夫々に送出され、入出力制御
部２５から充電スイッチ制御部１１に充電開始の信号が
送られて、充放電スイッチ８の充電スイッチがオンして
充電が開始し、起動回路部１２ａが充電検出部１２ｂか
らの充電状態を受信できる体制になる（Ｓ１〜Ｓ３）。

【０１５１】そして、充電が開始され、電池Ａｂａｔ及
びＢｂａｔへの充電状態は電池電圧検出部３によって検
出され、この検出された各電池の電圧値（アナログ値）
はＡ／Ｄ変換器２３によりデジタル値に変換され、バス
ライン２２を介してＣＰＵ２１に入力され、予め定めて
ある動作電圧値との比較演算を行う（Ｓ４）。

【０１５２】即ち、電池の充電電圧が動作電圧値以下で
あって充電中である場合は、継続して電池の充電電圧の
状態を比較演算して監視し、充電中でない場合は、ＣＰ
Ｕ２１はバスライン２２を介してパワーダウン制御部６
にパワーダウンモードに入る命令をする（Ｓ５，Ｓ６、
Ｓ２７、Ｓ２８）。

【０１５３】もし、電池の充電電圧値が動作電圧値以上
になった場合は、パワーダウンスイッチをオフし放電ス
イッチをオンにし、この時に電池電圧検出部３が過充電
状態を検出した場合は、ＣＰＵ２１から入出力制御部２
５を介して電池バランス部２６に各電池のバランスの制
御信号が送出されバランス動作を開始する（Ｓ７、Ｓ
８、Ｓ９、Ｓ１０）。

【０１５４】各電池のバランスは、図１８に示すように
電池バランス部２６によって制御され、先ずＣＰＵ２１
から入出力制御部２５を介して充電スイッチ制御部１１
により充放電スイッチ８の充電スイッチをオフし、充電
動作が停止する。そして各電池のバランス動作中である
ことを示すスイッチをオンし、過充電域にある電池は放
電させ各電池のバランスをとった後、電池のバランス動
作中である信号をオフし、充電スイッチをオンして充電
を開始する（Ｓ１０〜Ｓ１６）。

【０１５５】もし、過充電状態でなく、しかも過放電状
態であって且つ充電中であれば過充電状態を検出しなが
ら過放電状態になるのを待ち、もし充電中でなければ起
動回路部１２ａの動作を停止させ、時定数をヒットさせ
て瞬間的な過電流が流れたかどうかの判断をする（Ｓ
９、Ｓ１７、Ｓ１８、Ｓ１９）。

【０１５６】もし、過放電状態でなければ、起動回路部
１２ａの動作を停止させ、パワーダウンモードを解除し
て所定電圧を負荷に供給する（Ｓ１７、Ｓ２０）。この
ようにマイコン等を使用しても実質的に、第１実施例と
同様のバッテリーの過充電及び過放電の保護が行えるの
である。

【０１５７】この状態において、過放電及び過充電状態
は常に電池電圧検出部３によって検出できる体制、即ち
ＣＰＵ２１で動作電圧と比較演算して監視し、過充電状
態になれば、その都度、電池バランス部２６によりバラ
ンス制御を行い、各電池のバランス状態を均一に維持す
る（Ｓ２１、Ｓ２２、Ｓ１０）。

【０１５８】もし、過放電状態が検出されると時定数を
ヒットさせて、本当に過放電状態であるか又は瞬間的な
大電流が流れたかの判断をし、この時に過充電状態であ
れば電池バランス部２６により各電池のバランス状態を
制御し、過充電状態でなく本当に過放電状態であると判
断したならば、ＣＰＵ２１は入出力制御部２５を介して
充放電スイッチ８の放電スイッチ及び充電スイッチをオ
フし、且つパワーダウン制御部６にパワーダウンモード
に入る命令をし、パワーダウンスイッチをオンしてパワ
ーダウンモードに入る。パワーダウンモードに入るとＣ
ＰＵ２１はアナログスイッチＳＷ５をオンし、Ａ／Ｄ変
換器２３の電源を遮断する。その他の遮断する回路は前
記パワーダウンモードの項と同様であり、その説明は省
略する（Ｓ２２、Ｓ２３、Ｓ２４、Ｓ１０、２５、Ｓ２
６、Ｓ２７，Ｓ２８）。

【０１５９】次に、ＣＰＵ２１は過電流検出部５からの
過電流の検出による信号を受信すると現在の処理を中断
して、過電流インタラプトの処理に入る。即ち図１９に
示すように、過電流インタラプトが発生するとＣＰＵ２
１は、入出力制御部２５を介して放電スイッチ制御部４
ｂにより放電スイッチをオンし、且つ時定数をヒットさ
せ、時定数の時間帯よりも過電流の検出状態が短かけれ
ば瞬間的な大電流が流れたものと判断して現状の状態を
維持し、時定数の時間帯よりも過電流の検出状態が長け
れば過電流状態が発生したものと判断して放電スイッチ
をオフし、過放電状態であればパワーダウンモードに入
る（Ｓ２９，Ｓ３０、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３
４）。

【０１６０】もし、過放電状態でなく、過電流状態であ
れば、過電流状態がなくなるのを待ってから現在の状態
に復帰することになる（Ｓ３３，Ｓ３４）。

【０１６１】

【発明の効果】本発明は上記説明したような構成にする
ことによって以下のような効果を奏する。（１）パワーダウン手段を備えたバッテリー保護回路で
あって、パワーダウン解除手段は、二次電池の電圧が所
定の電圧値を越えた後パワーダウンスイッチ手段を導通
状態に復帰させることによって、過放電過充電検出の誤
動作を防止できる。

【０１６２】（２）過放電状態から再び充電が開始され
た場合に、パワーダウンスイッチ手段を非導通状態から
導通状態に復帰させるパワーダウン解除手段を備えたこ
とによてパワーダウンモードであっても迅速な充電を得
る事が出来る。

【０１６３】（３）二次電池が複数直列につながれたバ
ッテリー保護回路にあっては、パワーダウン手段は状態
検知手段により１又は全ての二次電池の過放電状態が検
知された場合にパワーダウンスイッチ手段を非導通状態
にすることによって、接続されている複数の二次電池全
ての整合性を保つことができる。

【０１６４】（４）瞬間的に大電流が流れた場合は、バ
ッテリーの電圧降下の検出を遅らせパワーダウンモード
に誤って入ることを確実に防止できる。

【０１６５】（５）いずれかの二次電池が過充電状態の
場合は、パワーダウンスイッチ手段が導通状態にならな
いようにするパワーダウン禁止手段を備えたことによっ
て、過充電状態にある電池と過放電状態にある電池との
均衡を迅速に整えることができる。

【０１６６】（６）パワーダウンスイッチ手段が非導通
時であって、二次電池の電圧が略０Ｖの場合は、強制的
に二次電池を充電可能状態にする強制充電手段を備えた
ことによって、０Ｖからの充電ができる。

【０１６７】（７）複数の二次電池の過充放電の電池バ
ランスを取る手段を備えたことによって、常に各電池の
充電と放電とを均一にすることができ、電池の寿命を長
くすることができる。

【０１６８】（８）充電用の端子と放電用の端子とを分
けたことによって、ショート等の２次的障害をなくすこ
とができる。

【図面の簡単な説明】

【図１】本発明に係る、第１実施例のバッテリー保護回
路の全体ブロックダイヤグラム図である。

【図２】本発明に係る、バッテリー放電特性をグラフで
表した説明図である。

【図３】本発明に係る、バッテリー保護回路の具体例を
示す回路図である。

【図４】図３で示した回路の内、充電ロジック部を回路
で示した説明図である。

【図５】パワーＭＯＳトランジスターのグランドの様子
を示した説明図である。

【図６】図５で示したグランドをシフトして同電位にす
る例をブロック図で示した説明図である。

【図７】図３で示した回路の内、起動回路部分のＭＯＳ
トランジスターを中心として抜粋した説明図である。

【図８】図７の説明図を論理回路で置き換えた説明図で
ある。

【図９】パワーＭＯＳトランジスターの動作電圧以上か
ら充電し、過放電解除後に充電をやめた時の各部の電圧
の変化を示したグラフである。

【図１０】バッテリーを０Ｖから充電し、過放電解除前
に充電をやめた場合の各電圧の変化を示したグラフであ
る。

【図１１】ＭＯＳトランジスターの特性例を示したグラ
フである。

【図１２】基準電圧と過充電過放電検出関係の内、基準
電圧が電池電圧と共に、立ち上がって定電圧となる場合
を示したグラフである。

【図１３】基準電圧と過充電過放電検出関係の内、基準
電圧が急に立ち上がって定電圧となる様子を示したグラ
フである。

【図１４】図３で示した回路の内、トータル電圧検出の
回路を別の回路構成で組み立てた説明図である。

【図１５】図３で示した回路の内、時定数（Ｔ１、Ｔ
２）を示すタイミングチャートである。

【図１６】本発明に係る第２実施例のバッテリー保護回
路をブロック図で示した回路図である。

【図１７】第２実施例の回路図による動作を示すフロー
チャートである。

【図１８】第２実施例の回路図による動作の内、電池の
バランス動作を示すフローチャートである。

【図１９】第２実施例の回路図による動作の内、過電流
を検出した時の動作を示すフローチャートである。

【符号の説明】

１バッテリー保護回路２電圧状態検出部３電池電圧検出部４放電系制御部４ｂ過放電スイッチ制御部５過電流電出部６パワーダウン制御部７グランドレベルシフト部８充放電スイッチ部９充電制御部１０充電系制御ロジック１１充電スイッチ制御ロジック１２起動回路充電検出部１３ヒューズ１５放電カーブ１６過放電電圧値１７過放電領域１８過放電領域１９残存容量２０、２１放電方向２０ａ端子ＶＭの電圧２０ｂａ点の電圧２０ｃｂ点の電圧２０ｄ電池電圧２０ｅ過放電電圧２０ｆ充電器解放２０ｇパワーＭＯＳトランジスター動作電圧２０ｈ基準電圧値２０ｉ疑似正常領域２０ｋ基準電圧２０ｌ、２０ｍ比較電圧２０ｎ過放電領域２０ｏ過充電領域２１ＣＰＵ２２バスライン２３Ａ／Ｄ変換器２４プログラム制御部２５入出力制御部２６電池バランス部Ａｂａｔ電池Ｂｂａｔ電池ＣＯＣＯ信号ＣＯＭＰ１〜ＣＯＭＰ５コンパレーターＣＲ１，ＣＲ２時定数Ｄ１、Ｄ２寄生ダイオードＤＯＤＯ信号Ｅ１、Ｅ２、Ｅ３基準電圧Ｅｂ＋プラス側端子Ｅｂ− マイナス側端子Ｇ１、Ｇ４、Ｇ５、Ｇ９、Ｇ１１、Ｇ１２オアゲー
トＧ２、Ｇ８アンドゲートＧ３、Ｇ７、Ｇ１０、Ｇ１３ノアゲートＧ６ナンドゲートＯＣＯＣ信号ＯＤＣＯＤＣ信号Ｑ１〜Ｑ１６ＭＯＳトランジスターＱＣ、ＱＤパワーＭＯＳトランジスターＳＷ１〜ＳＷ２アナログスイッチＶＤＤ、ＣＰＵ、ＶＣ、ＣＰＤ、ＶＳＳ、ＶＭ端子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭53−83034（ＪＰ，Ａ) 特開昭54−75049（ＪＰ，Ａ) 特開昭63−234847（ＪＰ，Ａ) 特開平４−75430（ＪＰ，Ａ) 特開平４−208030（ＪＰ，Ａ) 特開平４−331425（ＪＰ，Ａ) 特開平５−49181（ＪＰ，Ａ) 特開平５−111177（ＪＰ，Ａ) 実開昭59−56938（ＪＰ，Ｕ) 実開昭62−21733（ＪＰ，Ｕ) 実開昭62−26134（ＪＰ，Ｕ) 実開平２−41639（ＪＰ，Ｕ) 実開平２−136445（ＪＰ，Ｕ) 特表平７−503597（ＪＰ，Ａ) 米国特許4238721（ＵＳ，Ａ) 米国特許4595872（ＵＳ，Ａ) 米国特許4716354（ＵＳ，Ａ) 米国特許4965738（ＵＳ，Ａ) 米国特許5017856（ＵＳ，Ａ) 米国特許5028858（ＵＳ，Ａ) 国際公開93／10589（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02H 7/18 H02J 7/00 - 7/12 H02J 7/34 - 7/35

Claims

(57)【特許請求の範囲】

【請求項１】二次電池と、該電池の電圧を検出すると
共に、該検出電圧と基準電圧とを比較して上記二次電池
の過放電状態又は過充電状態を検知する状態検知手段
と、放電電流又は充電電流を遮断するための第一及び第
二のスイッチ手段と、上記状態検知手段の検知結果に基
づいて上記第一及び第二のスイッチ手段の導通及び非導
通を制御する制御手段と、少なくとも上記状態検知手段
に供給する電源を遮断するためのパワーダウンスイッチ
手段と、上記状態検知手段により過放電状態が検知され
た場合に上記パワーダウンスイッチ手段を非導通状態に
するパワーダウン手段と、過放電状態から再び充電が開
始された場合に上記パワーダウンスイッチ手段を非導通
状態から導通状態に復帰させるパワーダウン解除手段と
を備えたバッテリー保護回路であって、上記パワーダウン解除手段は、上記二次電池の電圧が所
定の電圧値を越えた後上記パワーダウンスイッチ手段を
導通状態に復帰させることを特徴とするバッテリー保護
回路。
【請求項２】過放電状態から再び充電が開始された場
合に上記パワーダウンスイッチ手段を非導通状態から導
通状態に復帰させるパワーダウン解除手段を備えたこと
を特徴とする請求項１記載のバッテリー保護回路。
【請求項３】上記二次電池が複数直列につながれたバ
ッテリー保護回路にあっては、上記パワーダウン手段は
上記状態検知手段により１又は全ての上記二次電池の過
放電状態が検知された場合に上記パワーダウンスイッチ
手段を非導通状態にすることを特徴とする請求項１記載
のバッテリー保護回路。
【請求項４】瞬間的に大電流が所定時間帯（Ｔ１）流
れた場合は上記パワーダウンスイッチ手段が所定時間帯
（Ｔ２）非導通状態にならないようにし、上記所定時間
帯がＴ１〈Ｔ２であることを特徴とする請求項１又は請
求項３記載のバッテリー保護回路。
【請求項５】いずれかの上記二次電池が過充電状態の
場合は、上記パワーダウンスイッチ手段が導通状態にな
らないようにするパワーダウン禁止手段を備えたことを
特徴とする請求項３に記載のバッテリー保護回路。
【請求項６】上記パワーダウンスイッチ手段が非導通
時であって上記二次電池の電圧が略０Ｖの場合は、強制
的に上記二次電池を充電可能状態にする強制充電手段を
備えたことを特徴とする請求項１又は請求項３に記載の
バッテリー保護回路。
【請求項７】複数の上記二次電池の過充放電の電池バ
ランスを取る手段を備えたことを特徴とする請求項３に
記載のバッテリー保護回路。
【請求項８】充電用の端子と放電用の端子とを分けた
ことを特徴とする請求項１又は請求項３に記載のバッテ
リー保護回路。