JP3277193B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP3277193B2 JP3277193B2 JP05922797A JP5922797A JP3277193B2 JP 3277193 B2 JP3277193 B2 JP 3277193B2 JP 05922797 A JP05922797 A JP 05922797A JP 5922797 A JP5922797 A JP 5922797A JP 3277193 B2 JP3277193 B2 JP 3277193B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon oxide
- atm
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
び半導体装置の製造方法に係り、特にゲート絶縁膜の電
気的ストレスによるリーク電流の減少を図る技術に関す
るものである。
び半導体装置の製造方法に係り、特にゲート絶縁膜の電
気的ストレスによるリーク電流の減少を図る技術に関す
るものである。
【０００２】
【従来の技術】図７は従来の半導体装置の構成を示す断
面図である。図において、１はシリコン基板、２はゲー
ト絶縁膜としてのシリコン酸化膜で、このシリコン酸化
膜２はシリコン基板１上に熱拡散法により形成された熱
酸化膜にてなる。３はシリコン酸化膜２上に形成された
ゲート電極である。
面図である。図において、１はシリコン基板、２はゲー
ト絶縁膜としてのシリコン酸化膜で、このシリコン酸化
膜２はシリコン基板１上に熱拡散法により形成された熱
酸化膜にてなる。３はシリコン酸化膜２上に形成された
ゲート電極である。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され、この中でもゲート絶縁膜として
は、シリコン酸化膜２からなる単層が用いられてきた。
そして、この半導体装置を例えばフラッシュメモリ等に
用いて、繰り返しデータの書換を行うと、印加される高
電界ストレスにより膜質が劣化し、リーク電流が増大し
ていた。よって、このことによりデータ保持特性が劣化
していた。
上のように構成され、この中でもゲート絶縁膜として
は、シリコン酸化膜２からなる単層が用いられてきた。
そして、この半導体装置を例えばフラッシュメモリ等に
用いて、繰り返しデータの書換を行うと、印加される高
電界ストレスにより膜質が劣化し、リーク電流が増大し
ていた。よって、このことによりデータ保持特性が劣化
していた。
【０００４】この原因として考えられることは、シリコ
ン酸化膜２の膜自体が引っ張り応力を有し、不完全酸化
により歪んだＳｉ−Ｏ−Ｓｉの結合およびＳｉ−Ｓｉの
結合などの正孔トラップが存在するためだと推測され
る。このように、正孔トラップを有すると、この箇所に
電気的なストレスが掛かり易くなり、上記のような現象
が生じると考えられる。
ン酸化膜２の膜自体が引っ張り応力を有し、不完全酸化
により歪んだＳｉ−Ｏ−Ｓｉの結合およびＳｉ−Ｓｉの
結合などの正孔トラップが存在するためだと推測され
る。このように、正孔トラップを有すると、この箇所に
電気的なストレスが掛かり易くなり、上記のような現象
が生じると考えられる。
【０００５】この発明は上記のような問題点を解決する
ためになされたもので、半導体装置のゲート絶縁膜の膜
応力を緩和し、不完全酸化により歪んだＳｉ−Ｏ−Ｓｉ
の結合およびＳｉ−Ｓｉの結合などの正孔トラップを減
少させ、電気的ストレスに強い半導体装置および半導体
装置の製造方法を提供することを目的とする。
ためになされたもので、半導体装置のゲート絶縁膜の膜
応力を緩和し、不完全酸化により歪んだＳｉ−Ｏ−Ｓｉ
の結合およびＳｉ−Ｓｉの結合などの正孔トラップを減
少させ、電気的ストレスに強い半導体装置および半導体
装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、シリコン基板上にゲート絶縁膜および
ゲート電極が順次形成されてなる半導体装置において、
ゲート絶縁膜が、シリコン基板上に形成されたシリコン
酸化膜と、シリコン酸化膜上に形成され、シリコン酸化
膜の膜応力を打ち消す膜応力を有するオキシナイトライ
ド膜とを有し、オキシナイトライド膜の窒素濃度分布
を、オキシナイトライド膜のシリコン酸化膜と接する側
から相反する側に連れて徐々に大きくなるように設定
し、且つ、オキシナイトライド膜の平均窒素濃度を０．
７atm．％ないし２．６atm．％としたものである。
の半導体装置は、シリコン基板上にゲート絶縁膜および
ゲート電極が順次形成されてなる半導体装置において、
ゲート絶縁膜が、シリコン基板上に形成されたシリコン
酸化膜と、シリコン酸化膜上に形成され、シリコン酸化
膜の膜応力を打ち消す膜応力を有するオキシナイトライ
ド膜とを有し、オキシナイトライド膜の窒素濃度分布
を、オキシナイトライド膜のシリコン酸化膜と接する側
から相反する側に連れて徐々に大きくなるように設定
し、且つ、オキシナイトライド膜の平均窒素濃度を０．
７atm．％ないし２．６atm．％としたものである。
【０００７】又、この発明に係る請求項２の半導体装置
は、請求項１において、シリコン酸化膜の膜厚を３０オン
ク゛ストローム未満としたものである。
は、請求項１において、シリコン酸化膜の膜厚を３０オン
ク゛ストローム未満としたものである。
【０００８】又、この発明に係る請求項３の半導体装置
の製造方法は、シリコン基板上にゲート絶縁膜およびゲ
ート電極が順次形成されてなる半導体装置の製造方法に
おいて、ゲート絶縁膜を、シリコン基板上に熱拡散法に
て膜厚が３０オンク゛ストローム未満のシリコン酸化膜を形成
し、シリコン酸化膜上にＣＶＤ法により、シリコン酸化
膜と接する側から相反する側に連れて徐々に窒素濃度が
大きくなる窒素濃度分布を有し、且つ、平均窒素濃度が
２．３atm．％ないし６．４atm．％となるオキシナイト
ライド膜を形成し、オキシナイトライド膜をアニールに
より処理し、平均窒素濃度を０．７atm．％ないし２．
６atm．％とするものである。
の製造方法は、シリコン基板上にゲート絶縁膜およびゲ
ート電極が順次形成されてなる半導体装置の製造方法に
おいて、ゲート絶縁膜を、シリコン基板上に熱拡散法に
て膜厚が３０オンク゛ストローム未満のシリコン酸化膜を形成
し、シリコン酸化膜上にＣＶＤ法により、シリコン酸化
膜と接する側から相反する側に連れて徐々に窒素濃度が
大きくなる窒素濃度分布を有し、且つ、平均窒素濃度が
２．３atm．％ないし６．４atm．％となるオキシナイト
ライド膜を形成し、オキシナイトライド膜をアニールに
より処理し、平均窒素濃度を０．７atm．％ないし２．
６atm．％とするものである。
【０００９】又、この発明に係る請求項４の半導体装置
の製造方法は、請求項３に記載の半導体装置の製造方法
のアニールにおいて、亜酸化窒素ガス、一酸化窒素ガ
ス、酸素ガスのいずれかを用い脱窒素或いは再酸化する
ことにより、オキシナイトライド膜の平均窒素濃度を
０．７atm．％ないし２．６atm．％とするものである。
の製造方法は、請求項３に記載の半導体装置の製造方法
のアニールにおいて、亜酸化窒素ガス、一酸化窒素ガ
ス、酸素ガスのいずれかを用い脱窒素或いは再酸化する
ことにより、オキシナイトライド膜の平均窒素濃度を
０．７atm．％ないし２．６atm．％とするものである。
【００１０】又、この発明に係る請求項５の半導体装置
の製造方法は、請求項３または請求項４において、オキ
シナイトライド膜の原料ガスとして、亜酸化窒素ガスと
アンモニアガスとを用い、その平均流量比をアンモニア
ガス／亜酸化窒素ガス＝０．００５ないし０．０３３に
て設定するものである。
の製造方法は、請求項３または請求項４において、オキ
シナイトライド膜の原料ガスとして、亜酸化窒素ガスと
アンモニアガスとを用い、その平均流量比をアンモニア
ガス／亜酸化窒素ガス＝０．００５ないし０．０３３に
て設定するものである。
【００１１】
【発明の実施の形態】実施の形態１． 以下、この発明の実施の形態を図について説明する。図
１は、この発明の実施の形態１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は、同一符号を付して説明を省略する。４はシリ
コン基板１上に形成されたシリコン酸化膜、５はシリコ
ン酸化膜４上に形成されたオキシナイトライド膜、６は
シリコン酸化膜４およびオキシナイトライド膜５にてな
るゲート絶縁膜、７はゲート絶縁膜６上に形成されたゲ
ート電極である。
１は、この発明の実施の形態１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は、同一符号を付して説明を省略する。４はシリ
コン基板１上に形成されたシリコン酸化膜、５はシリコ
ン酸化膜４上に形成されたオキシナイトライド膜、６は
シリコン酸化膜４およびオキシナイトライド膜５にてな
るゲート絶縁膜、７はゲート絶縁膜６上に形成されたゲ
ート電極である。
【００１２】次いで上記のように構成された実施の形態
１の半導体装置の製造方法について説明する。まず、シ
リコン基板１に熱拡散法により、熱酸化膜としてのシリ
コン酸化膜４が形成される。この熱拡散法における条件
としては、例えば酸素と水素との混合ガス（Ｏ２／
Ｈ２）、酸素ガス（Ｏ２）、亜酸化窒素ガス（Ｎ２Ｏ）
および、一酸化窒素ガス（ＮＯ）などの酸化性ガスを用
いる。
１の半導体装置の製造方法について説明する。まず、シ
リコン基板１に熱拡散法により、熱酸化膜としてのシリ
コン酸化膜４が形成される。この熱拡散法における条件
としては、例えば酸素と水素との混合ガス（Ｏ２／
Ｈ２）、酸素ガス（Ｏ２）、亜酸化窒素ガス（Ｎ２Ｏ）
および、一酸化窒素ガス（ＮＯ）などの酸化性ガスを用
いる。
【００１３】又、この原料ガスの中でも酸素と水素との
混合ガスを用いる場合は、その流量比を０．１ないし１
０の範囲に設定するのが望ましい。そして、酸化温度は
６００℃ないし１１００℃の範囲にて設定する、この際
の加熱方法は、シリコン基板１をヒータまたはランプな
どにて加熱する方法が考えられる。上記条件により形成
されたシリコン酸化膜４は、圧縮応力を有する膜とな
る。
混合ガスを用いる場合は、その流量比を０．１ないし１
０の範囲に設定するのが望ましい。そして、酸化温度は
６００℃ないし１１００℃の範囲にて設定する、この際
の加熱方法は、シリコン基板１をヒータまたはランプな
どにて加熱する方法が考えられる。上記条件により形成
されたシリコン酸化膜４は、圧縮応力を有する膜とな
る。
【００１４】次に、このシリコン酸化膜４上に、ＣＶＤ
法によりオキシナイトライド膜５を形成する。このＣＶ
Ｄ法における条件としては、原料ガスに例えばジクロロ
シラン（ＳｉＨ２Ｃｌ２）／アンモニアガス（ＮＨ３）
／亜酸化窒素ガス（Ｎ２Ｏ）などの混合ガスを用いる。
この際形成されたオキシナイトライド膜５は、シリコン
酸化膜４の膜応力を打ち消す膜応力を有する膜にて形成
されている。よって、シリコン酸化膜４およびオキシナ
イトライド膜５にてなるゲート絶縁膜６は全体として膜
応力の小さい膜にて形成されることとなる。次に、この
ゲート絶縁膜６上にゲート電極７を形成する。
法によりオキシナイトライド膜５を形成する。このＣＶ
Ｄ法における条件としては、原料ガスに例えばジクロロ
シラン（ＳｉＨ２Ｃｌ２）／アンモニアガス（ＮＨ３）
／亜酸化窒素ガス（Ｎ２Ｏ）などの混合ガスを用いる。
この際形成されたオキシナイトライド膜５は、シリコン
酸化膜４の膜応力を打ち消す膜応力を有する膜にて形成
されている。よって、シリコン酸化膜４およびオキシナ
イトライド膜５にてなるゲート絶縁膜６は全体として膜
応力の小さい膜にて形成されることとなる。次に、この
ゲート絶縁膜６上にゲート電極７を形成する。
【００１５】上記のように構成された実施の形態１の半
導体装置はシリコン酸化膜４上に、このシリコン酸化膜
４が有する膜応力を打ち消す膜応力を有するオキシナイ
トライド膜５を形成したので、シリコン酸化膜４内に存
在する、不完全酸化により歪んだＳｉ−Ｏ−Ｓｉの結合
およびＳｉ−Ｓｉの結合などの正孔トラップが減少し、
電気的ストレスに強い半導体装置を得ることができる。
導体装置はシリコン酸化膜４上に、このシリコン酸化膜
４が有する膜応力を打ち消す膜応力を有するオキシナイ
トライド膜５を形成したので、シリコン酸化膜４内に存
在する、不完全酸化により歪んだＳｉ−Ｏ−Ｓｉの結合
およびＳｉ−Ｓｉの結合などの正孔トラップが減少し、
電気的ストレスに強い半導体装置を得ることができる。
【００１６】実施の形態２． 上記実施の形態１では、シリコン酸化膜４の膜厚につい
て特に限定しなかったが、例えばシリコン酸化膜を上記
実施の形態１にて示した条件にて堆積していくと、図２
に示すように、シリコン酸化膜（ＳｉＯ２）膜厚と正孔
トラップ量との関係が検出される。図から明かなよう
に、シリコン酸化膜での正孔トラップ量の最大検出箇所
は、膜厚が３０オンク゛ストローム付近の時であることが判る。
て特に限定しなかったが、例えばシリコン酸化膜を上記
実施の形態１にて示した条件にて堆積していくと、図２
に示すように、シリコン酸化膜（ＳｉＯ２）膜厚と正孔
トラップ量との関係が検出される。図から明かなよう
に、シリコン酸化膜での正孔トラップ量の最大検出箇所
は、膜厚が３０オンク゛ストローム付近の時であることが判る。
【００１７】よって、シリコン酸化膜の膜厚を３０オンク゛
ストローム未満にて形成し、このシリコン酸化膜上に、この
シリコン酸化膜が有する膜応力を打ち消す膜応力を有す
るオキシナイトライド膜を形成すれば、ゲート絶縁膜全
体としての、正孔トラップ量を極力減少することができ
る。よって、不完全酸化により歪んだＳｉ−Ｏ−Ｓｉの
結合およびＳｉ−Ｓｉの結合などの正孔トラップによ
る、電気的ストレスは一層緩和され、電気的ストレスに
一層強い半導体装置を得ることができる。
ストローム未満にて形成し、このシリコン酸化膜上に、この
シリコン酸化膜が有する膜応力を打ち消す膜応力を有す
るオキシナイトライド膜を形成すれば、ゲート絶縁膜全
体としての、正孔トラップ量を極力減少することができ
る。よって、不完全酸化により歪んだＳｉ−Ｏ−Ｓｉの
結合およびＳｉ−Ｓｉの結合などの正孔トラップによ
る、電気的ストレスは一層緩和され、電気的ストレスに
一層強い半導体装置を得ることができる。
【００１８】実施の形態３． 図３はこの発明の実施の形態３の半導体装置の構成を示
す断面図である。図において、上記実施の形態１と同様
の部分は同一符号を付して説明を省略する。８はシリコ
ン基板１上に形成されたシリコン酸化膜、９はシリコン
酸化膜８上に形成されたオキシナイトライド膜、１０は
シリコン酸化膜８およびオキシナイトライド膜９にてな
るゲート絶縁膜、１１はゲート絶縁膜１０上に形成され
たゲート電極である。
す断面図である。図において、上記実施の形態１と同様
の部分は同一符号を付して説明を省略する。８はシリコ
ン基板１上に形成されたシリコン酸化膜、９はシリコン
酸化膜８上に形成されたオキシナイトライド膜、１０は
シリコン酸化膜８およびオキシナイトライド膜９にてな
るゲート絶縁膜、１１はゲート絶縁膜１０上に形成され
たゲート電極である。
【００１９】次いで上記のように構成された実施の形態
３の半導体装置の製造方法について説明する。まず、シ
リコン基板１上に熱拡散法により、熱酸化膜としてのシ
リコン酸化膜８を例えば厚み２５オンク゛ストロームにて形成す
る。この熱拡散法における条件としては、例えば酸素と
水素との混合ガス（Ｏ２／Ｈ２）、酸素ガス（Ｏ２）、
亜酸化窒素ガス（Ｎ２Ｏ）および、一酸化窒素ガス（Ｎ
Ｏ）などの酸化性ガスを用いる。
３の半導体装置の製造方法について説明する。まず、シ
リコン基板１上に熱拡散法により、熱酸化膜としてのシ
リコン酸化膜８を例えば厚み２５オンク゛ストロームにて形成す
る。この熱拡散法における条件としては、例えば酸素と
水素との混合ガス（Ｏ２／Ｈ２）、酸素ガス（Ｏ２）、
亜酸化窒素ガス（Ｎ２Ｏ）および、一酸化窒素ガス（Ｎ
Ｏ）などの酸化性ガスを用いる。
【００２０】又、この原料ガスの中でも酸素と水素との
混合ガスを用いる場合は、その流量比を０．１ないし１
０の範囲に設定するのが望ましい。そして、酸化温度は
６００℃ないし１１００℃の範囲にて設定する。この際
の加熱方法は、シリコン基板１をヒータまたはランプな
どに加熱する方法が考えられる。上記条件により形成さ
れたシリコン酸化膜８は、圧縮応力を有する膜となる。
混合ガスを用いる場合は、その流量比を０．１ないし１
０の範囲に設定するのが望ましい。そして、酸化温度は
６００℃ないし１１００℃の範囲にて設定する。この際
の加熱方法は、シリコン基板１をヒータまたはランプな
どに加熱する方法が考えられる。上記条件により形成さ
れたシリコン酸化膜８は、圧縮応力を有する膜となる。
【００２１】次に、このシリコン酸化膜８上に、ＣＶＤ
法にて例えば厚み４０オンク゛ストロームのオキシナイトライド
膜９を形成する。このＣＶＤ法における条件としては、
形成温度を８００℃ないし９００℃、反応圧力を０．１
Ｔｏｒｒないし１０Ｔｏｒｒに設定し、また、原料ガス
はジクロロシラン（ＳｉＨ２Ｃｌ２）／アンモニアガス
（ＮＨ３）／亜酸化窒素ガス（Ｎ２Ｏ）などの混合ガス
を用いる。
法にて例えば厚み４０オンク゛ストロームのオキシナイトライド
膜９を形成する。このＣＶＤ法における条件としては、
形成温度を８００℃ないし９００℃、反応圧力を０．１
Ｔｏｒｒないし１０Ｔｏｒｒに設定し、また、原料ガス
はジクロロシラン（ＳｉＨ２Ｃｌ２）／アンモニアガス
（ＮＨ３）／亜酸化窒素ガス（Ｎ２Ｏ）などの混合ガス
を用いる。
【００２２】このＣＶＤ法での形成時に、原料ガスを供
給する方法として、例えば亜酸化窒素ガス→アンモニア
ガス→ジクロロシラン、亜酸化窒素ガス→ジクロロシラ
ン→アンモニアガス、または、亜酸化窒素ガス＋ジクロ
ロシラン（亜酸化窒素ガスとジクロロシランとを同時に
供給する）→アンモニアガス等の供給方法が考えられ
る。
給する方法として、例えば亜酸化窒素ガス→アンモニア
ガス→ジクロロシラン、亜酸化窒素ガス→ジクロロシラ
ン→アンモニアガス、または、亜酸化窒素ガス＋ジクロ
ロシラン（亜酸化窒素ガスとジクロロシランとを同時に
供給する）→アンモニアガス等の供給方法が考えられ
る。
【００２３】このように、最初に酸化性ガスとしての亜
酸化窒素ガスを供給し、その後に、アンモニアガスを徐
々に供給することにより、ＣＶＤ法での形成初期段階に
おける窒素濃度を少なくし、徐々に窒素濃度を多くする
ことができる。そして、図４にて示した、アンモニアガ
ス（ＮＨ３）／亜酸化窒素ガス（Ｎ２Ｏ）の流量比と窒
素濃度との関係から、この際の平均流量比をアンモニア
ガス／亜酸化窒素ガス＝０．００５ないし０．０３３に
て設定すると、形成されたオキシナイトライド膜９の平
均窒素濃度は２．３atm．％ないし６．４atm．％となる
ことが判る。
酸化窒素ガスを供給し、その後に、アンモニアガスを徐
々に供給することにより、ＣＶＤ法での形成初期段階に
おける窒素濃度を少なくし、徐々に窒素濃度を多くする
ことができる。そして、図４にて示した、アンモニアガ
ス（ＮＨ３）／亜酸化窒素ガス（Ｎ２Ｏ）の流量比と窒
素濃度との関係から、この際の平均流量比をアンモニア
ガス／亜酸化窒素ガス＝０．００５ないし０．０３３に
て設定すると、形成されたオキシナイトライド膜９の平
均窒素濃度は２．３atm．％ないし６．４atm．％となる
ことが判る。
【００２４】次に、アニールを行う。このアニールにお
ける条件としては、温度を８００℃ないし１１００℃に
て設定し、時間を５分ないし６０分にて設定し、また、
亜酸化窒素ガス（Ｎ２Ｏ）、一酸化窒素ガス（ＮＯ）、
酸素ガス（Ｏ２）のいずれかを用い、オキシナイトライ
ド膜９内に存在する余分な窒素を、脱窒素或いは再酸化
することにより、当初のオキシナイトライド膜９内に存
在する窒素濃度を減少させている。
ける条件としては、温度を８００℃ないし１１００℃に
て設定し、時間を５分ないし６０分にて設定し、また、
亜酸化窒素ガス（Ｎ２Ｏ）、一酸化窒素ガス（ＮＯ）、
酸素ガス（Ｏ２）のいずれかを用い、オキシナイトライ
ド膜９内に存在する余分な窒素を、脱窒素或いは再酸化
することにより、当初のオキシナイトライド膜９内に存
在する窒素濃度を減少させている。
【００２５】このようにすれば、オキシナイトライド膜
９内の平均窒素濃度を２．３atm．％ないし６．４atm．
％から、平均窒素濃度を０．７atm．％ないし２．６at
m．％に減少させる。このアニール前の窒素濃度と、ア
ニール後の窒素濃度との窒素濃度の変化の関係は、例え
ばアニールの条件の温度を９００℃、時間を７分ないし
１５分にて行う場合は、図５に示すようになり、例えば
オキシナイトライド膜９のアニール前の平均窒素濃度が
５atm．％だとすると、アニール後の平均窒素濃度は約
１．５atm．％となるというように、容易に特定できる
ことが判る。
９内の平均窒素濃度を２．３atm．％ないし６．４atm．
％から、平均窒素濃度を０．７atm．％ないし２．６at
m．％に減少させる。このアニール前の窒素濃度と、ア
ニール後の窒素濃度との窒素濃度の変化の関係は、例え
ばアニールの条件の温度を９００℃、時間を７分ないし
１５分にて行う場合は、図５に示すようになり、例えば
オキシナイトライド膜９のアニール前の平均窒素濃度が
５atm．％だとすると、アニール後の平均窒素濃度は約
１．５atm．％となるというように、容易に特定できる
ことが判る。
【００２６】この際形成されたオキシナイトライド膜９
は、シリコン酸化膜８の膜応力を打ち消す膜応力を有す
る膜にて形成されているのはもちろんのこと、オキシナ
イトライド膜９内の窒素濃度は、図３にて示す膜厚と窒
素濃度との関係から明らかなように、シリコン酸化膜８
と接する側から相反する側に連れて徐々に大きくなるよ
うに設定されている。
は、シリコン酸化膜８の膜応力を打ち消す膜応力を有す
る膜にて形成されているのはもちろんのこと、オキシナ
イトライド膜９内の窒素濃度は、図３にて示す膜厚と窒
素濃度との関係から明らかなように、シリコン酸化膜８
と接する側から相反する側に連れて徐々に大きくなるよ
うに設定されている。
【００２７】そして、シリコン酸化膜８とオキシナイト
ライド膜９との界面にて膜応力は、図３にて示す膜厚と
膜応力との関係から明らかなように、膜応力が圧縮応力
から引張応力に変化するようなミスフィットが急峻とな
るのを防止している。そして、シリコン酸化膜８および
オキシナイトライド膜９にてなるゲート絶縁膜１０が形
成されることとなる。次に、このゲート絶縁膜１０上に
ゲート電極１１を形成する。
ライド膜９との界面にて膜応力は、図３にて示す膜厚と
膜応力との関係から明らかなように、膜応力が圧縮応力
から引張応力に変化するようなミスフィットが急峻とな
るのを防止している。そして、シリコン酸化膜８および
オキシナイトライド膜９にてなるゲート絶縁膜１０が形
成されることとなる。次に、このゲート絶縁膜１０上に
ゲート電極１１を形成する。
【００２８】このように形成されたオキシナイトライド
膜９の平均窒素濃度を０．７atm．％ないし２．６atm．
％と設定したのは、以下のことより決定された。まず、
上記にて示した発明の半導体装置と、上記従来例にて示
したような、ゲート絶縁膜を厚みが６５オンク゛ストロームのシ
リコン酸化膜の単層にて形成された従来の半導体装置と
を用い、同一の電気的ストレスを与えた後、各半導体装
置のリーク電流を測定する。
膜９の平均窒素濃度を０．７atm．％ないし２．６atm．
％と設定したのは、以下のことより決定された。まず、
上記にて示した発明の半導体装置と、上記従来例にて示
したような、ゲート絶縁膜を厚みが６５オンク゛ストロームのシ
リコン酸化膜の単層にて形成された従来の半導体装置と
を用い、同一の電気的ストレスを与えた後、各半導体装
置のリーク電流を測定する。
【００２９】そして、従来の半導体装置のリーク電流を
１とした場合の、本発明の各窒素濃度における半導体装
置のリーク電流比を求めると、図６に示すような関係が
明らかになった。よってこの関係から、従来の半導体装
置よりリーク電流を低減させるためには、オキシナイト
ライド膜９の平均窒素濃度を０．７atm．％ないし２．
６atm．％に設定すればよいことが確認された。
１とした場合の、本発明の各窒素濃度における半導体装
置のリーク電流比を求めると、図６に示すような関係が
明らかになった。よってこの関係から、従来の半導体装
置よりリーク電流を低減させるためには、オキシナイト
ライド膜９の平均窒素濃度を０．７atm．％ないし２．
６atm．％に設定すればよいことが確認された。
【００３０】そして、例えばオキシナイトライド膜９の
アニール後の平均窒素濃度が１．５atm．％となるよう
に形成すると、図６に示すように、リーク電流比は０．
２０となり、従来の半導体装置に比較して、リーク電流
を１／５にすることができる。
アニール後の平均窒素濃度が１．５atm．％となるよう
に形成すると、図６に示すように、リーク電流比は０．
２０となり、従来の半導体装置に比較して、リーク電流
を１／５にすることができる。
【００３１】上記のように構成された実施の形態３の半
導体装置のオキシナイトライド膜９は、シリコン酸化膜
８が有する膜応力を打ち消す膜応力を有するとともに、
図３にて示す膜厚と窒素濃度との関係から明らかなよう
に、窒素濃度がシリコン酸化膜８と接する側から相反す
る側に連れて徐々に大きくなるように形成しているた
め、図３にて示す膜と窒素濃度との関係から、シリコン
酸化膜８との界面にて膜応力のミスフィットが急峻とな
るのを防止している。
導体装置のオキシナイトライド膜９は、シリコン酸化膜
８が有する膜応力を打ち消す膜応力を有するとともに、
図３にて示す膜厚と窒素濃度との関係から明らかなよう
に、窒素濃度がシリコン酸化膜８と接する側から相反す
る側に連れて徐々に大きくなるように形成しているた
め、図３にて示す膜と窒素濃度との関係から、シリコン
酸化膜８との界面にて膜応力のミスフィットが急峻とな
るのを防止している。
【００３２】これは例えば、圧縮応力を有するシリコン
酸化膜上に直接、引張り応力を有するオキシナイトライ
ド膜を形成したのでは、シリコン酸化膜とオキシナイト
ライド膜との界面にて、膜応力のミスフィットが急峻と
なり、上記界面にて局部的に格子の歪みが集中する。そ
して、このことにより物理的にも、又、電気的にも弱い
界面を有する膜になると推定されるためであり、実施の
形態３では上述したようにこの原因を回避している。よ
って、電気的ストレスに一層強い半導体装置を得ること
ができる。
酸化膜上に直接、引張り応力を有するオキシナイトライ
ド膜を形成したのでは、シリコン酸化膜とオキシナイト
ライド膜との界面にて、膜応力のミスフィットが急峻と
なり、上記界面にて局部的に格子の歪みが集中する。そ
して、このことにより物理的にも、又、電気的にも弱い
界面を有する膜になると推定されるためであり、実施の
形態３では上述したようにこの原因を回避している。よ
って、電気的ストレスに一層強い半導体装置を得ること
ができる。
【００３３】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、シリコン基板上にゲート絶縁膜およびゲート電極が
順次形成されてなる半導体装置において、ゲート絶縁膜
が、シリコン基板上に形成されたシリコン酸化膜と、シ
リコン酸化膜上に形成され、シリコン酸化膜の膜応力を
打ち消す膜応力を有するオキシナイトライド膜とを有
し、オキシナイトライド膜の窒素濃度分布を、オキシナ
イトライド膜のシリコン酸化膜と接する側から相反する
側に連れて徐々に大きくなるように設定し、且つ、オキ
シナイトライド膜の平均窒素濃度を０．７atm．％ない
し２．６atm．％としたので、ゲート絶縁膜の全体とし
ての膜応力が減少するため、電気的ストレスに強い半導
体装置を提供することができるという効果がある。さら
に、シリコン酸化膜とオキシナイトライド膜との界面で
の膜応力のミスフィットが急峻となるのを防止できるた
め、電気的ストレスにより一層強い半導体装置を提供す
ることが可能という効果がある。
ば、シリコン基板上にゲート絶縁膜およびゲート電極が
順次形成されてなる半導体装置において、ゲート絶縁膜
が、シリコン基板上に形成されたシリコン酸化膜と、シ
リコン酸化膜上に形成され、シリコン酸化膜の膜応力を
打ち消す膜応力を有するオキシナイトライド膜とを有
し、オキシナイトライド膜の窒素濃度分布を、オキシナ
イトライド膜のシリコン酸化膜と接する側から相反する
側に連れて徐々に大きくなるように設定し、且つ、オキ
シナイトライド膜の平均窒素濃度を０．７atm．％ない
し２．６atm．％としたので、ゲート絶縁膜の全体とし
ての膜応力が減少するため、電気的ストレスに強い半導
体装置を提供することができるという効果がある。さら
に、シリコン酸化膜とオキシナイトライド膜との界面で
の膜応力のミスフィットが急峻となるのを防止できるた
め、電気的ストレスにより一層強い半導体装置を提供す
ることが可能という効果がある。
【００３４】又、この発明の請求項２によれば、請求項
１において、シリコン酸化膜の膜厚を３０オンク゛ストローム未
満としたので、正孔トラップ量を極力減少することがで
きるため、電気的ストレスにより一層強い半導体装置を
提供することが可能という効果がある。
１において、シリコン酸化膜の膜厚を３０オンク゛ストローム未
満としたので、正孔トラップ量を極力減少することがで
きるため、電気的ストレスにより一層強い半導体装置を
提供することが可能という効果がある。
【００３５】又、この発明の請求項３によれば、シリコ
ン基板上にゲート絶縁膜およびゲート電極が順次形成さ
れてなる半導体装置の製造方法において、ゲート絶縁膜
を、シリコン基板上に熱拡散法にて膜厚が３０オンク゛ストロー
ム未満のシリコン酸化膜を形成し、シリコン酸化膜上に
ＣＶＤ法により、シリコン酸化膜と接する側から相反す
る側に連れて窒素濃度が大きくなる窒素濃度分布を有
し、且つ、平均窒素濃度が２．３atm．％ないし６．４a
tm．％となるオキシナイトライド膜を形成し、オキシナ
イトライド膜をアニールにより処理し、平均窒素濃度を
０．７atm．％ないし２．６atm．％とするので、ゲート
絶縁膜の全体としての膜応力が減少し、正孔トラップ量
を極力減少することができ、更に、シリコン酸化膜とオ
キシナイトライド膜との界面での応力のミスフィットが
急峻となるのを防止できるため、電気的ストレスにより
一層強い半導体装置の製造方法を提供することが可能と
いう効果がある。
ン基板上にゲート絶縁膜およびゲート電極が順次形成さ
れてなる半導体装置の製造方法において、ゲート絶縁膜
を、シリコン基板上に熱拡散法にて膜厚が３０オンク゛ストロー
ム未満のシリコン酸化膜を形成し、シリコン酸化膜上に
ＣＶＤ法により、シリコン酸化膜と接する側から相反す
る側に連れて窒素濃度が大きくなる窒素濃度分布を有
し、且つ、平均窒素濃度が２．３atm．％ないし６．４a
tm．％となるオキシナイトライド膜を形成し、オキシナ
イトライド膜をアニールにより処理し、平均窒素濃度を
０．７atm．％ないし２．６atm．％とするので、ゲート
絶縁膜の全体としての膜応力が減少し、正孔トラップ量
を極力減少することができ、更に、シリコン酸化膜とオ
キシナイトライド膜との界面での応力のミスフィットが
急峻となるのを防止できるため、電気的ストレスにより
一層強い半導体装置の製造方法を提供することが可能と
いう効果がある。
【００３６】又、この発明の請求項４によれば、請求項
３に記載の半導体装置の製造方法のアニールにおいて、
亜酸化窒素ガス、一酸化窒素ガス、酸素ガスのいずれか
を用い脱窒素或いは再酸化することにより、オキシナイ
トライド膜の平均窒素濃度を０．７atm．％ないし２．
６atm．％とするので、窒素濃度を確実に所望の値にす
ることができる、半導体装置の製造方法を提供すること
が可能という効果がある。
３に記載の半導体装置の製造方法のアニールにおいて、
亜酸化窒素ガス、一酸化窒素ガス、酸素ガスのいずれか
を用い脱窒素或いは再酸化することにより、オキシナイ
トライド膜の平均窒素濃度を０．７atm．％ないし２．
６atm．％とするので、窒素濃度を確実に所望の値にす
ることができる、半導体装置の製造方法を提供すること
が可能という効果がある。
【００３７】又、この発明の請求項５によれば、請求項
３または請求項４において、オキシナイトライド膜の原
料ガスとして、亜酸化窒素ガスとアンモニアガスとを用
い、その平均流量比をアンモニアガス／亜酸化窒素ガス
＝０．００５ないし０．０３３にて設定するので、窒素
濃度を確実に所望の値にすることができる、半導体装置
の製造方法を提供することが可能という効果がある。
３または請求項４において、オキシナイトライド膜の原
料ガスとして、亜酸化窒素ガスとアンモニアガスとを用
い、その平均流量比をアンモニアガス／亜酸化窒素ガス
＝０．００５ないし０．０３３にて設定するので、窒素
濃度を確実に所望の値にすることができる、半導体装置
の製造方法を提供することが可能という効果がある。
【図１】 この発明の実施の形態１による半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図２】 この発明の実施の形態２による半導体装置の
シリコン酸化膜膜厚と正孔トラップ量との関係を示す図
である。
シリコン酸化膜膜厚と正孔トラップ量との関係を示す図
である。
【図３】 この発明の実施の形態３による半導体装置の
構成を示す断面図、膜厚と窒素濃度との関係を示す図、
および膜厚と膜応力との関係を示す図である。
構成を示す断面図、膜厚と窒素濃度との関係を示す図、
および膜厚と膜応力との関係を示す図である。
【図４】 この発明の実施の形態３によるアンモニアガ
ス／亜酸化窒素ガスの流量比と窒素濃度との関係を示す
図である。
ス／亜酸化窒素ガスの流量比と窒素濃度との関係を示す
図である。
【図５】 この発明の実施の形態３によるアニール後の
窒素濃度とアニール前の窒素濃度との関係を示す図であ
る。
窒素濃度とアニール前の窒素濃度との関係を示す図であ
る。
【図６】 この発明の実施の形態３による窒素濃度とリ
ーク電流比との関係を示す図である。
ーク電流比との関係を示す図である。
【図７】 従来の半導体装置の構成を示す断面図であ
る。
る。
１ シリコン基板、４，８ シリコン酸化膜、５，９
オキシナイトライド膜、６，１０ ゲート絶縁膜、７，
１１ ゲート電極。
オキシナイトライド膜、６，１０ ゲート絶縁膜、７，
１１ ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 清輝 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 緒方 完 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 昭47−23078（ＪＰ，Ａ) 特開 平８−306687（ＪＰ，Ａ) 特開 平７−254704（ＪＰ，Ａ) 特開 平５−145069（ＪＰ，Ａ) 特開 平６−302814（ＪＰ，Ａ) 特開 平７−45608（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/316 H01L 21/318
Claims (5)
- 【請求項１】 シリコン基板上にゲート絶縁膜およびゲ
ート電極が順次形成されてなる半導体装置において、上
記ゲート絶縁膜が、上記シリコン基板上に形成されたシ
リコン酸化膜と、上記シリコン酸化膜上に形成され、上
記シリコン酸化膜の膜応力を打ち消す膜応力を有するオ
キシナイトライド膜とを有し、上記オキシナイトライド
膜の窒素濃度分布を、上記オキシナイトライド膜のシリ
コン酸化膜と接する側から相反する側に連れて徐々に大
きくなるように設定し、且つ、上記オキシナイトライド
膜の平均窒素濃度を０．７atm．％ないし２．６atm．％
としたことを特徴とする半導体装置。 - 【請求項２】 シリコン酸化膜の膜厚を３０オンク゛ストローム
未満としたことを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 シリコン基板上にゲート絶縁膜およびゲ
ート電極が順次形成されてなる半導体装置の製造方法に
おいて、上記ゲート絶縁膜が、シリコン基板上に熱拡散
法にて膜厚が３０オンク゛ストローム未満のシリコン酸化膜を形
成する工程と、上記シリコン酸化膜上にＣＶＤ法によ
り、上記シリコン酸化膜と接する側から相反する側に連
れて徐々に窒素濃度が大きくなる窒素濃度分布を有し、
且つ、平均窒素濃度が２．３atm．％ないし６．４atm．
％となるオキシナイトライド膜を形成する工程と、上記
オキシナイトライド膜をアニールにより処理し、平均窒
素濃度を０．７atm．％ないし２．６atm．％とする工程
とにて形成されることを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
のアニールにおいて、亜酸化窒素ガス、一酸化窒素ガ
ス、酸素ガスのいずれかを用い脱窒素或いは再酸化する
ことにより、オキシナイトライド膜の平均窒素濃度を
０．７atm．％ないし２．６atm．％とすることを特徴と
する半導体装置の製造方法。 - 【請求項５】 オキシナイトライド膜の原料ガスとし
て、亜酸化窒素ガスとアンモニアガスとを用い、その平
均流量比をアンモニアガス／亜酸化窒素ガス＝０．００
５ないし０．０３３にて設定することを特徴とする請求
項３または請求 項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05922797A JP3277193B2 (ja) | 1997-03-13 | 1997-03-13 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05922797A JP3277193B2 (ja) | 1997-03-13 | 1997-03-13 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256535A JPH10256535A (ja) | 1998-09-25 |
| JP3277193B2 true JP3277193B2 (ja) | 2002-04-22 |
Family
ID=13107290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05922797A Expired - Fee Related JP3277193B2 (ja) | 1997-03-13 | 1997-03-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277193B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001066832A2 (en) * | 2000-03-07 | 2001-09-13 | Asm America, Inc. | Graded thin films |
| US7419903B2 (en) | 2000-03-07 | 2008-09-02 | Asm International N.V. | Thin films |
| US6548422B1 (en) * | 2001-09-27 | 2003-04-15 | Agere Systems, Inc. | Method and structure for oxide/silicon nitride interface substructure improvements |
| EP1524685B1 (en) * | 2003-10-17 | 2013-01-23 | Imec | Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer |
-
1997
- 1997-03-13 JP JP05922797A patent/JP3277193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256535A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772643B2 (en) | Methods of fabricating semiconductor device having a metal gate pattern | |
| US6037205A (en) | Method of forming capacitor for semiconductor device using N2 O gas | |
| CN100452440C (zh) | 非易失性半导体存储器件 | |
| US6265297B1 (en) | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal | |
| US20060166440A1 (en) | Semiconductor nonvolatile memory device, and manufacturing method thereof | |
| JPH0536899A (ja) | 半導体装置およびその製造方法 | |
| JP3277193B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| US6309932B1 (en) | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| JP3256059B2 (ja) | 半導体装置の製造方法 | |
| US20020017677A1 (en) | Semiconductor device having laminated gate structure and method for manufacturing the semiconductor device | |
| TWI255046B (en) | Method of manufacturing flash memory device | |
| JP2004146665A (ja) | 半導体装置の製造方法 | |
| JP2003060198A (ja) | 半導体装置及びその製造方法 | |
| JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
| KR0172524B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JP3197033B2 (ja) | 半導体装置の製造方法 | |
| JPH08172091A (ja) | 絶縁膜の形成方法 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JPH022310B2 (ja) | ||
| JP2902787B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| JP3048445B2 (ja) | 半導体装置の製造方法 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |