JP3272865B2 - 電力系統ディジタル保護制御装置のａ／ｄ変換方法 - Google Patents
電力系統ディジタル保護制御装置のａ／ｄ変換方法Info
- Publication number
- JP3272865B2 JP3272865B2 JP10246494A JP10246494A JP3272865B2 JP 3272865 B2 JP3272865 B2 JP 3272865B2 JP 10246494 A JP10246494 A JP 10246494A JP 10246494 A JP10246494 A JP 10246494A JP 3272865 B2 JP3272865 B2 JP 3272865B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- data
- converted
- digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ量のデータを
ディジタル量のデータに変換する方法、すなわちＡ／Ｄ
変換方法及びその変換装置並びにそのディジタル演算処
理装置に関するものである。
ディジタル量のデータに変換する方法、すなわちＡ／Ｄ
変換方法及びその変換装置並びにそのディジタル演算処
理装置に関するものである。
【０００２】
【従来の技術】従来この種の処理装置としては、例え
ば、電気学会論文誌（Ｂ１１１刊１２号１３１９頁から
１３２６頁）にも記載されているように、電力系統用デ
ィジタル制御・保護装置に用いたものが知られている。
ば、電気学会論文誌（Ｂ１１１刊１２号１３１９頁から
１３２６頁）にも記載されているように、電力系統用デ
ィジタル制御・保護装置に用いたものが知られている。
【０００３】この種装置は入力部、演算処理部、整定部
及び出力部を備えて構成されており、そしてこの入力部
には、折り返し誤差防止用アナログフィルタ、サンプル
ホールド回路、マルチプレクサ、Ａ／Ｄ変換器およびバ
ッファを備えたディジタル信号処理装置が設けられてい
る。
及び出力部を備えて構成されており、そしてこの入力部
には、折り返し誤差防止用アナログフィルタ、サンプル
ホールド回路、マルチプレクサ、Ａ／Ｄ変換器およびバ
ッファを備えたディジタル信号処理装置が設けられてい
る。
【０００４】この種の装置によれば、例えば、３ｋＨｚ
の周期でアナログ入力信号をディジタルデータに変換
し、入力信号に重畳した高調波および種々のノイズを３
ｋＨｚの演算周期で演算する高調波除去用ディジタルフ
ィルタにて除去するようにしている。
の周期でアナログ入力信号をディジタルデータに変換
し、入力信号に重畳した高調波および種々のノイズを３
ｋＨｚの演算周期で演算する高調波除去用ディジタルフ
ィルタにて除去するようにしている。
【０００５】
【発明が解決しようとする課題】上記従来技術において
は、高速にアナログ入力信号をサンプリングして、信号
成分と誤差の周波数成分を分離し、高調波除去用のディ
ジタルフィルタでアナログ入力信号に重畳した高調波成
分および外乱ノイズを一括して除去するようにして、高
精度にＡ／Ｄ変換するようにしている。
は、高速にアナログ入力信号をサンプリングして、信号
成分と誤差の周波数成分を分離し、高調波除去用のディ
ジタルフィルタでアナログ入力信号に重畳した高調波成
分および外乱ノイズを一括して除去するようにして、高
精度にＡ／Ｄ変換するようにしている。
【０００６】この方法は、高精度Ａ／Ｄ変換データを得
るための技術としては非常に有効な方法ではある。しか
し、外乱ノイズの除去については、高調波除去用ディジ
タルフィルタの減衰特性に依存するところが大きく、種
々のリレー特性に適合したディジタルフィルタによっ
て、その外乱ノイズを除去できる割合が異なる嫌いがあ
る。
るための技術としては非常に有効な方法ではある。しか
し、外乱ノイズの除去については、高調波除去用ディジ
タルフィルタの減衰特性に依存するところが大きく、種
々のリレー特性に適合したディジタルフィルタによっ
て、その外乱ノイズを除去できる割合が異なる嫌いがあ
る。
【０００７】例えば、ディジタルフィルタの減衰量が少
ないシステムに適用する場合には、期待するほどの外乱
ノイズや量子化誤差の低減が図れない問題がある。この
ため、例えば１６ビットのような高分解能のＡ／Ｄ変換
器を適用する際に、このＡ／Ｄ変換器の性能を充分に高
めることができず、おのずと高精度化にも限界があり、
また、高分解能のＡ／Ｄ変換器を適用し、このＡ／Ｄ変
換器の性能を得るためには、プリント基板のノイズ管理
を慎重にしなければならず、コスト的にも高くなる嫌い
がある。
ないシステムに適用する場合には、期待するほどの外乱
ノイズや量子化誤差の低減が図れない問題がある。この
ため、例えば１６ビットのような高分解能のＡ／Ｄ変換
器を適用する際に、このＡ／Ｄ変換器の性能を充分に高
めることができず、おのずと高精度化にも限界があり、
また、高分解能のＡ／Ｄ変換器を適用し、このＡ／Ｄ変
換器の性能を得るためには、プリント基板のノイズ管理
を慎重にしなければならず、コスト的にも高くなる嫌い
がある。
【０００８】本発明はこれに鑑みなされたもので、その
目的とするところは、外乱ノイズおよび量子化誤差に伴
うノイズを高調波除去用ディジタルフィルタのようなデ
ィジタル信号処理手段の前段で低減させ、このディジタ
ルフィルタの減衰量の大小に係わらずにＡ／Ｄ変換した
ディジタルデータの変換精度を高めることができる高精
度のＡ／Ｄ変換方法およびその装置を提供することにあ
る。
目的とするところは、外乱ノイズおよび量子化誤差に伴
うノイズを高調波除去用ディジタルフィルタのようなデ
ィジタル信号処理手段の前段で低減させ、このディジタ
ルフィルタの減衰量の大小に係わらずにＡ／Ｄ変換した
ディジタルデータの変換精度を高めることができる高精
度のＡ／Ｄ変換方法およびその装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】すなわち本発明は、サン
プルホールド回路にてアナログ入力信号をホールドして
いる間に、複数回Ａ／Ｄ変換し、この複数の変換データ
の平均値を求め、そしてこの平均値をＡ／Ｄ変換データ
とするようになし所期の目的を達成するようにしたもの
である。
プルホールド回路にてアナログ入力信号をホールドして
いる間に、複数回Ａ／Ｄ変換し、この複数の変換データ
の平均値を求め、そしてこの平均値をＡ／Ｄ変換データ
とするようになし所期の目的を達成するようにしたもの
である。
【００１０】また、本発明のもう一つの方法としては、
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回Ａ／Ｄ変換し、この複数の変換デ
ータの最大値と最小値を除き、それ以外のデータの平均
値を求め、この平均値をＡ／Ｄ変換データとする。ま
た、もう一つの方法として、サンプルホールド回路にて
アナログ入力信号をホールドしている間に、複数回Ａ／
Ｄ変換してこの複数の変換データに変換する順序に応じ
て変換データに重み付けを行ない、荷重平均を求め、こ
の荷重平均値をＡ／Ｄ変換データとするようにしたもの
である。
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回Ａ／Ｄ変換し、この複数の変換デ
ータの最大値と最小値を除き、それ以外のデータの平均
値を求め、この平均値をＡ／Ｄ変換データとする。ま
た、もう一つの方法として、サンプルホールド回路にて
アナログ入力信号をホールドしている間に、複数回Ａ／
Ｄ変換してこの複数の変換データに変換する順序に応じ
て変換データに重み付けを行ない、荷重平均を求め、こ
の荷重平均値をＡ／Ｄ変換データとするようにしたもの
である。
【００１１】さらに、本発明のもう一つの方法として、
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回Ａ／Ｄ変換し、この複数の変換デ
ータにノイズ除去専用のディジタルフィルタ処理を施
し、このディジタルフィルタ演算出力をＡ／Ｄ変換デー
タとする。すなわち、高調波除去用ディジタルフィルタ
およびディジタル制御・保護装置に必要なサンプリング
周期以上に高速にアナログ入力データをサンプリング
し、Ａ／Ｄ変換するとともに、このＡ／Ｄ変換したデー
タに種々の演算方法でＡ／Ｄ変換時に生ずるノイズを除
去するようにしたものである。
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回Ａ／Ｄ変換し、この複数の変換デ
ータにノイズ除去専用のディジタルフィルタ処理を施
し、このディジタルフィルタ演算出力をＡ／Ｄ変換デー
タとする。すなわち、高調波除去用ディジタルフィルタ
およびディジタル制御・保護装置に必要なサンプリング
周期以上に高速にアナログ入力データをサンプリング
し、Ａ／Ｄ変換するとともに、このＡ／Ｄ変換したデー
タに種々の演算方法でＡ／Ｄ変換時に生ずるノイズを除
去するようにしたものである。
【００１２】
【作用】すなわちこのような変換方法であると、サンプ
ルホールド回路はＡ／Ｄ変換器がＡ／Ｄ変換している
間、サンプリングしたアナログ信号をホールドしてい
る。Ａ／Ｄ変換器は上記回路サンプルホールド回路がホ
ールドしている間、複数回にわたりＡ／Ｄ変換する。従
って、複数のＡ／Ｄ変換データを得ることができるが、
このデータの中から外乱ノイズや量子化誤差の影響によ
る誤差の大きいデータ、すなわち、不要なデータや不要
な成分を除去することにより高精度なＡ／Ｄ変換データ
を得ることができ、またこのため、Ａ／Ｄ変換する際に
Ａ／Ｄ変換誤差の要因となる電源変動、誘導ノイズ、電
波ノイズに影響されないＡ／Ｄ変換装置を得ることがで
きるのである。
ルホールド回路はＡ／Ｄ変換器がＡ／Ｄ変換している
間、サンプリングしたアナログ信号をホールドしてい
る。Ａ／Ｄ変換器は上記回路サンプルホールド回路がホ
ールドしている間、複数回にわたりＡ／Ｄ変換する。従
って、複数のＡ／Ｄ変換データを得ることができるが、
このデータの中から外乱ノイズや量子化誤差の影響によ
る誤差の大きいデータ、すなわち、不要なデータや不要
な成分を除去することにより高精度なＡ／Ｄ変換データ
を得ることができ、またこのため、Ａ／Ｄ変換する際に
Ａ／Ｄ変換誤差の要因となる電源変動、誘導ノイズ、電
波ノイズに影響されないＡ／Ｄ変換装置を得ることがで
きるのである。
【００１３】
【実施例】以下図示した実施例に基づいて本発明を詳細
に説明する。図１にはそのブロック構成が示されてい
る。図中１、２および３はサンプリングによる折り返し
誤差防止用アナログフィルタ、４、５および６はサンプ
ル／ホールド回路、７はマルチプレクサ、８はＡ／Ｄ変
換器、９はバッファメモリ、１０はマイクロプロセッサ
ＣＰＵ、１１はタイミング制御回路である。
に説明する。図１にはそのブロック構成が示されてい
る。図中１、２および３はサンプリングによる折り返し
誤差防止用アナログフィルタ、４、５および６はサンプ
ル／ホールド回路、７はマルチプレクサ、８はＡ／Ｄ変
換器、９はバッファメモリ、１０はマイクロプロセッサ
ＣＰＵ、１１はタイミング制御回路である。
【００１４】また、タイミング制御回路１１からの信号
１ａはサンプル／ホールド指令信号、１ｂはマルチプレ
クサ切換え信号、１ｃはＡ／Ｄ変換指令信号、１ｄはデ
ータ書込み指令信号、１ｅはマイクロプロセッサＣＰＵ
への割り込み信号である。
１ａはサンプル／ホールド指令信号、１ｂはマルチプレ
クサ切換え信号、１ｃはＡ／Ｄ変換指令信号、１ｄはデ
ータ書込み指令信号、１ｅはマイクロプロセッサＣＰＵ
への割り込み信号である。
【００１５】この図において、アナログ入力信号Ｖ１、
Ｖ２およびＶｎはアナログフィルタ１、２、および３に
入力され、このアナログフィルタではＡ／Ｄ変換する際
に不要な高周波成分（具体的には、サンプリング周波数
の１／２以上の周波数成分）が除去される。
Ｖ２およびＶｎはアナログフィルタ１、２、および３に
入力され、このアナログフィルタではＡ／Ｄ変換する際
に不要な高周波成分（具体的には、サンプリング周波数
の１／２以上の周波数成分）が除去される。
【００１６】次に、このアナログフィルタの出力をサン
プル／ホールド回路４、５、および６に入力する。この
サンプル／ホールド回路はサンプル／ホールド指令信号
１ａのタイミングで入力信号をサンプル／ホールドす
る。
プル／ホールド回路４、５、および６に入力する。この
サンプル／ホールド回路はサンプル／ホールド指令信号
１ａのタイミングで入力信号をサンプル／ホールドす
る。
【００１７】上記サンプル／ホールド回路４、５、６の
出力信号はマルチプレクサ７に入力され、マルチプレク
サ切換え信号１ｂにより、順次入力信号を切換えるよう
にして、入力信号を多重化する。多重化された入力信号
はＡ／Ｄ変換器８に入力され、Ａ／Ｄ変換指令信号１ｃ
のタイミングでディジタルデータに変換される。
出力信号はマルチプレクサ７に入力され、マルチプレク
サ切換え信号１ｂにより、順次入力信号を切換えるよう
にして、入力信号を多重化する。多重化された入力信号
はＡ／Ｄ変換器８に入力され、Ａ／Ｄ変換指令信号１ｃ
のタイミングでディジタルデータに変換される。
【００１８】ディジタルデータに変換された上記入力信
号は、データ書込み指令信号１ｄのタイミングでバッフ
ァメモリ９に記憶される。その後、割り込み信号１ｅを
マイクロプロセッサＣＰＵ１０に対し出力することによ
り、マイクロプロセッサＣＰＵ１０は予め設定された処
理手順に従い、バッファメモリ９に記憶された入力デー
タを入力し、種々のディジタル信号処理を行なう。
号は、データ書込み指令信号１ｄのタイミングでバッフ
ァメモリ９に記憶される。その後、割り込み信号１ｅを
マイクロプロセッサＣＰＵ１０に対し出力することによ
り、マイクロプロセッサＣＰＵ１０は予め設定された処
理手順に従い、バッファメモリ９に記憶された入力デー
タを入力し、種々のディジタル信号処理を行なう。
【００１９】以上が一連の概略動作例であるが、次に本
発明のポイントとなる実施例について詳細に説明する。
図２は本発明の一実施例の動作タイミングを示すもので
ある。この図において、サンプル／ホールド回路におい
て周期Ｔ毎にアナログ入力信号をサンプリングしホール
ドする。
発明のポイントとなる実施例について詳細に説明する。
図２は本発明の一実施例の動作タイミングを示すもので
ある。この図において、サンプル／ホールド回路におい
て周期Ｔ毎にアナログ入力信号をサンプリングしホール
ドする。
【００２０】以下、アナログ入力信号を時刻ｎにサンプ
リングしたとして説明する。時刻ｎにサンプリングされ
たデータは、マルチプレクサ切換え信号に基づき順次Ｖ
１からＶｎに切換えられる。ここで、マルチプレクサが
入力Ｖ１を選択している間、Ａ／Ｄ変換器は周期Ｔ’毎
に複数回にわたりＡ／Ｄ変換する。Ａ／Ｄ変換に要する
時間は周期Ｔ’以内であることは必須の条件であること
はいうまでもないことである。現状、Ａ／Ｄ変換器は分
解能が１６ビット、Ａ／Ｄ変換時間が数μｓのものが市
場で入手できる。
リングしたとして説明する。時刻ｎにサンプリングされ
たデータは、マルチプレクサ切換え信号に基づき順次Ｖ
１からＶｎに切換えられる。ここで、マルチプレクサが
入力Ｖ１を選択している間、Ａ／Ｄ変換器は周期Ｔ’毎
に複数回にわたりＡ／Ｄ変換する。Ａ／Ｄ変換に要する
時間は周期Ｔ’以内であることは必須の条件であること
はいうまでもないことである。現状、Ａ／Ｄ変換器は分
解能が１６ビット、Ａ／Ｄ変換時間が数μｓのものが市
場で入手できる。
【００２１】次に、Ａ／Ｄ変換されたデータは、同様に
周期Ｔ’の書き込み指令信号Ｗｐのタイミングでバッフ
ァメモリに記憶される。すなわち、バッファメモリには
アナログ入力信号Ｖ１を複数回（この例では８回）にわ
たりＡ／Ｄ変換したデータＶ１ｎ〜Ｖ１ｎ＋７が格納さ
れる。
周期Ｔ’の書き込み指令信号Ｗｐのタイミングでバッフ
ァメモリに記憶される。すなわち、バッファメモリには
アナログ入力信号Ｖ１を複数回（この例では８回）にわ
たりＡ／Ｄ変換したデータＶ１ｎ〜Ｖ１ｎ＋７が格納さ
れる。
【００２２】この変換データＶ１ｎ〜Ｖ１ｎ＋７はアナ
ログ入力信号Ｖ１をホールドした状態で変換したもので
あり、理想的には全て同一のディジタルデータとなるは
ずであるが、Ａ／Ｄ変換した時間が異なるために全て同
一のデータにはならない。ましては、１６ビット分解能
の高分解能なＡ／Ｄ変換器を使用すればその現象はより
顕著となる。
ログ入力信号Ｖ１をホールドした状態で変換したもので
あり、理想的には全て同一のディジタルデータとなるは
ずであるが、Ａ／Ｄ変換した時間が異なるために全て同
一のデータにはならない。ましては、１６ビット分解能
の高分解能なＡ／Ｄ変換器を使用すればその現象はより
顕著となる。
【００２３】ここで、上記の複数の変換データＶ１ｎ〜
Ｖ１ｎ＋７を用いてマイクロプロセッサ（図１の１０）
にてディジタル演算処理を行なうようにして、外乱ノイ
ズや電源ノイズ等によって生じた誤差を減少させれば高
精度なＡ／Ｄ変換ができる。
Ｖ１ｎ＋７を用いてマイクロプロセッサ（図１の１０）
にてディジタル演算処理を行なうようにして、外乱ノイ
ズや電源ノイズ等によって生じた誤差を減少させれば高
精度なＡ／Ｄ変換ができる。
【００２４】図３はマイクロプロセッサの処理内容を示
すフローチャートである。以下この図に基づき処理内容
を説明する。まずブロック１２でデータ取り込みかを判
定する。すなわち、このブロックは図１の割り込み信号
１ｅがあるか否かを判定しているものである。
すフローチャートである。以下この図に基づき処理内容
を説明する。まずブロック１２でデータ取り込みかを判
定する。すなわち、このブロックは図１の割り込み信号
１ｅがあるか否かを判定しているものである。
【００２５】もしこのとき、データ取り込み要求、すな
わち割り込み信号が発生したならば、ブロック１３にて
アナログ入力信号のＶ１からＶｎまでのＡ／Ｄ変換した
データを取り込む。ここで、各アナログ入力信号は前述
したように、周期Ｔ毎に複数回Ａ／Ｄ変換されている。
したがって、周期Ｔ毎に取り込むＡ／Ｄ変換データのデ
ータ数はｎ×８（ｎ：チャンネル数）である。
わち割り込み信号が発生したならば、ブロック１３にて
アナログ入力信号のＶ１からＶｎまでのＡ／Ｄ変換した
データを取り込む。ここで、各アナログ入力信号は前述
したように、周期Ｔ毎に複数回Ａ／Ｄ変換されている。
したがって、周期Ｔ毎に取り込むＡ／Ｄ変換データのデ
ータ数はｎ×８（ｎ：チャンネル数）である。
【００２６】次に１４のブロックにおいて、取り込んだ
Ａ／Ｄ変換データの編集を行なう。このブロックで周期
Ｔごと複数回Ａ／Ｄ変換したデータから、種々の演算処
理を施し、周期Ｔに１チャンネルあたり１個のデータを
出力するようにする。このデータ編集の詳細な説明は後
述する。
Ａ／Ｄ変換データの編集を行なう。このブロックで周期
Ｔごと複数回Ａ／Ｄ変換したデータから、種々の演算処
理を施し、周期Ｔに１チャンネルあたり１個のデータを
出力するようにする。このデータ編集の詳細な説明は後
述する。
【００２７】次に、１５のブロックにおいて、図１の装
置を適用するシステムに応じたディジタルフィルタ演算
を行なう。このディジタルフィルタ演算は、あくまでも
一例であり、勿論ディジタルフィルタ演算を行なわない
システムにも適用できる。電力用ディジタル制御・保護
装置などでは、系統からの入力信号に重畳する高調波を
除去するディジタルフィルタ演算を行なう。上記ディジ
タルフィルタ演算の結果を１６のブロックでデータ出力
する。
置を適用するシステムに応じたディジタルフィルタ演算
を行なう。このディジタルフィルタ演算は、あくまでも
一例であり、勿論ディジタルフィルタ演算を行なわない
システムにも適用できる。電力用ディジタル制御・保護
装置などでは、系統からの入力信号に重畳する高調波を
除去するディジタルフィルタ演算を行なう。上記ディジ
タルフィルタ演算の結果を１６のブロックでデータ出力
する。
【００２８】次に、図４、図５および図６を用いて本発
明のポイントとなるＡ／Ｄ変換したデータの編集内容に
ついて詳細に説明する。まず、第１の方法を説明する。
明のポイントとなるＡ／Ｄ変換したデータの編集内容に
ついて詳細に説明する。まず、第１の方法を説明する。
【００２９】図４において、１７はアナログ入力信号波
形であり、１８はこのアナログ入力信号をサンプル／ホ
ールドした信号波形である。１９はサンプル／ホールド
した信号波形を拡大して表したものである。波形１９に
示すように、電源電圧変動、電源に重畳したリップル成
分、電波ノイズ等の外的な要因とＡ／Ｄ変換器の量子化
誤差のような内的な要因によりノイズが大きくなる場合
がある。分解能が低いＡ／Ｄ変換器を適用する場合は特
に問題にならないが、１６ビット分解能Ａ／Ｄ変換器の
ような高分解能なＡ／Ｄ変換器を適用する場合はこれら
のノイズが無視できない。
形であり、１８はこのアナログ入力信号をサンプル／ホ
ールドした信号波形である。１９はサンプル／ホールド
した信号波形を拡大して表したものである。波形１９に
示すように、電源電圧変動、電源に重畳したリップル成
分、電波ノイズ等の外的な要因とＡ／Ｄ変換器の量子化
誤差のような内的な要因によりノイズが大きくなる場合
がある。分解能が低いＡ／Ｄ変換器を適用する場合は特
に問題にならないが、１６ビット分解能Ａ／Ｄ変換器の
ような高分解能なＡ／Ｄ変換器を適用する場合はこれら
のノイズが無視できない。
【００３０】また、このノイズはランダムに発生するた
め、従来の方法のように１回／サンプルのＡ／Ｄ変換で
は、たまたまノイズが大きいときにサンプリングする可
能性が有り、高分解能なＡ／Ｄ変換器の性能を充分発揮
できない。そこで、２０に示すタイミング（ｍ〜ｍ＋
７）のように複数回／サンプルのＡ／Ｄ変換を行なう。
２１は複数回Ａ／Ｄ変換した時のデータを示す。この図
に示すように、真値２２に対し正側が時刻ｍ＋３、負側
が時刻ｍ＋５の時の誤差が大きくなっている。そこで以
下に示すようなデータ編集を行なうことにより、高精度
なＡ／Ｄ変換データを得ることができる。
め、従来の方法のように１回／サンプルのＡ／Ｄ変換で
は、たまたまノイズが大きいときにサンプリングする可
能性が有り、高分解能なＡ／Ｄ変換器の性能を充分発揮
できない。そこで、２０に示すタイミング（ｍ〜ｍ＋
７）のように複数回／サンプルのＡ／Ｄ変換を行なう。
２１は複数回Ａ／Ｄ変換した時のデータを示す。この図
に示すように、真値２２に対し正側が時刻ｍ＋３、負側
が時刻ｍ＋５の時の誤差が大きくなっている。そこで以
下に示すようなデータ編集を行なうことにより、高精度
なＡ／Ｄ変換データを得ることができる。
【００３１】すなわち（１）時刻ｍ〜ｍ＋７にＡ／Ｄ変
換したデータの中から真値２２に対して正側および負側
の誤差の大きいデータを削除する。図４の２３は誤差の
大きいデータを削除した後のデータを示している。
（２）次に上記削除したデータ以外のデータの平均値を
求めるのである。
換したデータの中から真値２２に対して正側および負側
の誤差の大きいデータを削除する。図４の２３は誤差の
大きいデータを削除した後のデータを示している。
（２）次に上記削除したデータ以外のデータの平均値を
求めるのである。
【００３２】以上、第１の方法を説明したが、このほか
にも、１）単純にＡ／Ｄ変換したデータを平均する方
法、２）正側および負側の誤差に係わらず、全Ａ／Ｄ変
換したデータの平均値より値の大きい２個のデータを削
除して平均する方法などがあげられる。
にも、１）単純にＡ／Ｄ変換したデータを平均する方
法、２）正側および負側の誤差に係わらず、全Ａ／Ｄ変
換したデータの平均値より値の大きい２個のデータを削
除して平均する方法などがあげられる。
【００３３】次に、図５を用いて、本発明の第２の方法
を説明する。２４はアナログ入力信号波形であり、２５
はこのアナログ入力信号をサンプル／ホールドした信号
波形である。２６はサンプル／ホールドした信号波形を
拡大して表したものである。波形２６に示すように、２
７に示すマルチプレクサの切換え時（ＶｎからＶ１）に
過渡的に直流分が発生することが考えられる。
を説明する。２４はアナログ入力信号波形であり、２５
はこのアナログ入力信号をサンプル／ホールドした信号
波形である。２６はサンプル／ホールドした信号波形を
拡大して表したものである。波形２６に示すように、２
７に示すマルチプレクサの切換え時（ＶｎからＶ１）に
過渡的に直流分が発生することが考えられる。
【００３４】このような場合は、前述した第１の方法で
も高精度なＡ／Ｄ変換データを得ることができるが、以
下に示す方法によっても実現できる。
も高精度なＡ／Ｄ変換データを得ることができるが、以
下に示す方法によっても実現できる。
【００３５】すなわち（１’）２８に示すタイミング
（ｍ〜ｍ＋７）のように複数回／サンプルのＡ／Ｄ変換
を行なう。２９は複数回Ａ／Ｄ変換した時のデータを示
す。（２’）マルチプレクサ切換え時のＡ／Ｄ変換デー
タが真値３０に対して大きいので、各時刻のデータに対
し３１に示すような重み付けを行なう。この重み付けし
たＡ／Ｄ変換データを３２に示す。（３’）重み付けし
た各時刻のＡ／Ｄ変換データの平均値を求める。
（ｍ〜ｍ＋７）のように複数回／サンプルのＡ／Ｄ変換
を行なう。２９は複数回Ａ／Ｄ変換した時のデータを示
す。（２’）マルチプレクサ切換え時のＡ／Ｄ変換デー
タが真値３０に対して大きいので、各時刻のデータに対
し３１に示すような重み付けを行なう。この重み付けし
たＡ／Ｄ変換データを３２に示す。（３’）重み付けし
た各時刻のＡ／Ｄ変換データの平均値を求める。
【００３６】次に、図６を用いて本発明の第３の方法を
説明する。図６（ａ）はその方法を説明するためのフロ
ーチャートである。図６（ａ）において、１２、１３、
１５および１６は図３に示したものと同一である。
説明する。図６（ａ）はその方法を説明するためのフロ
ーチャートである。図６（ａ）において、１２、１３、
１５および１６は図３に示したものと同一である。
【００３７】本発明の第３の方法は図３の１４に示す取
り込みデータ編集を図６の３３のノイズ除去用ディジタ
ルフィルタ演算に変更したものである。すなわち、本発
明の第３の方法は前述したように、まず周期Ｔ毎に複数
回Ａ／Ｄ変換し、この複数のＡ／Ｄ変換データを図６の
３３に示すノイズ除去用ディジタルフィルタにてフィル
タリングすることを特徴としている。
り込みデータ編集を図６の３３のノイズ除去用ディジタ
ルフィルタ演算に変更したものである。すなわち、本発
明の第３の方法は前述したように、まず周期Ｔ毎に複数
回Ａ／Ｄ変換し、この複数のＡ／Ｄ変換データを図６の
３３に示すノイズ除去用ディジタルフィルタにてフィル
タリングすることを特徴としている。
【００３８】前述した第１および第２の方法に示したよ
うに、Ａ／Ｄ変換データはサンプル／ホールドしている
間は理想的には直流成分のみであるはずであるが、電源
電圧変動、電源に重畳したリップル成分、電波ノイズ等
の外的な要因とＡ／Ｄ変換器の量子化誤差等により、見
かけ上交流成分が重畳したようになる。この交流成分を
除去して直流成分のみを抽出すればよい。
うに、Ａ／Ｄ変換データはサンプル／ホールドしている
間は理想的には直流成分のみであるはずであるが、電源
電圧変動、電源に重畳したリップル成分、電波ノイズ等
の外的な要因とＡ／Ｄ変換器の量子化誤差等により、見
かけ上交流成分が重畳したようになる。この交流成分を
除去して直流成分のみを抽出すればよい。
【００３９】したがって、図６の３３に示す任意に零点
周波数を設定したノイズ除去用ディジタルフィルタにて
前記交流成分を除去するようにする。この零点周波数の
設定方法としては一例として、予め発生する交流成分を
予想して設定する。
周波数を設定したノイズ除去用ディジタルフィルタにて
前記交流成分を除去するようにする。この零点周波数の
設定方法としては一例として、予め発生する交流成分を
予想して設定する。
【００４０】以上説明した方法により、電源電圧変動、
電源に重畳したリップル成分、電波ノイズ等の外的な要
因とＡ／Ｄ変換器の量子化誤差等の内的な要因に影響さ
れず、高精度なＡ／Ｄ変換データを得ることができる。
また、本発明はＡ／Ｄ変換出力のノイズ成分の除去を行
なうことのみであるので、この後の演算処理には全く影
響を及ぼさないことは容易に理解できることである。さ
らに、本発明を電力用ディジタル制御・保護装置に適用
しても制御・保護演算には全く影響を及ぼさないことは
明らかである。
電源に重畳したリップル成分、電波ノイズ等の外的な要
因とＡ／Ｄ変換器の量子化誤差等の内的な要因に影響さ
れず、高精度なＡ／Ｄ変換データを得ることができる。
また、本発明はＡ／Ｄ変換出力のノイズ成分の除去を行
なうことのみであるので、この後の演算処理には全く影
響を及ぼさないことは容易に理解できることである。さ
らに、本発明を電力用ディジタル制御・保護装置に適用
しても制御・保護演算には全く影響を及ぼさないことは
明らかである。
【００４１】以上のように本発明によれば、Ａ／Ｄ変換
器がアナログ信号をサンプルホールドしている間、複数
回にわたりＡ／Ｄ変換し、複数のＡ／Ｄ変換データの中
から不要なデータや不要な成分を除去することにより高
精度なＡ／Ｄ変換データを得ることができる。即ち、高
分解能なＡ／Ｄ変換器の性能を充分に高めることがで
き、また、Ａ／Ｄ変換する際にＡ／Ｄ変換誤差の要因と
なる電源変動、誘導ノイズ、電波ノイズの影響を受けな
い高精度で安定な入力信号の抽出ができる。
器がアナログ信号をサンプルホールドしている間、複数
回にわたりＡ／Ｄ変換し、複数のＡ／Ｄ変換データの中
から不要なデータや不要な成分を除去することにより高
精度なＡ／Ｄ変換データを得ることができる。即ち、高
分解能なＡ／Ｄ変換器の性能を充分に高めることがで
き、また、Ａ／Ｄ変換する際にＡ／Ｄ変換誤差の要因と
なる電源変動、誘導ノイズ、電波ノイズの影響を受けな
い高精度で安定な入力信号の抽出ができる。
【００４２】また、ノイズ低減のための特別な部品、配
置等を考慮しなくてすむのでコスト的にも安価にでき、
さらに本発明を電力用ディジタル制御・保護装置に適用
すれば、広いダイナミックレンジを確保できるため、制
御・保護で異なるフルスケールを同一ハードウェアで共
用でき、装置の大幅な小形化ができる。
置等を考慮しなくてすむのでコスト的にも安価にでき、
さらに本発明を電力用ディジタル制御・保護装置に適用
すれば、広いダイナミックレンジを確保できるため、制
御・保護で異なるフルスケールを同一ハードウェアで共
用でき、装置の大幅な小形化ができる。
【００４３】
【発明の効果】以上種々説明してきたように本発明は、
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回Ａ／Ｄ変換し、この複数の変換デ
ータの平均値を求め、そしてこの平均値をＡ／Ｄ変換デ
ータとするようになしたから、複数のＡ／Ｄ変換データ
の中から不要なデータや不要な成分を除去、それもディ
ジタル信号処理手段の前段で低減させることにより高精
度なＡ／Ｄ変換データを得ることができ、したがってデ
ィジタルフィルタの減衰量の大小に係わらずにＡ／Ｄ変
換したディジタルデータの変換精度を高めることができ
る。
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回Ａ／Ｄ変換し、この複数の変換デ
ータの平均値を求め、そしてこの平均値をＡ／Ｄ変換デ
ータとするようになしたから、複数のＡ／Ｄ変換データ
の中から不要なデータや不要な成分を除去、それもディ
ジタル信号処理手段の前段で低減させることにより高精
度なＡ／Ｄ変換データを得ることができ、したがってデ
ィジタルフィルタの減衰量の大小に係わらずにＡ／Ｄ変
換したディジタルデータの変換精度を高めることができ
る。
【図１】本発明Ａ／Ｄ変換方法の実施例を説明するため
のブロック構成図である。
のブロック構成図である。
【図２】本発明Ａ／Ｄ変換方法の動作を示すタイミング
図である。
図である。
【図３】本発明Ａ／Ｄ変換方法の実施例の動作を示すフ
ローチャート図である。
ローチャート図である。
【図４】本発明Ａ／Ｄ変換方法の実施例の動作を示す説
明図である。
明図である。
【図５】本発明Ａ／Ｄ変換方法の別の実施例の動作を示
す説明図である。
す説明図である。
【図６】本発明Ａ／Ｄ変換方法の別の実施例の動作を示
すフローチャート図である。
すフローチャート図である。
ＡＦ…折返し誤差防止用アナログフィルタ、Ｓ／Ｈ…サ
ンプル／ホールド回路、ＭＰＸ…マプチプレクサ、Ａ／
Ｄ…アナログディジタル変換器、ＢＭ…バッファメモ
リ、ＣＰＵ…マイクロプロセッサ。
ンプル／ホールド回路、ＭＰＸ…マプチプレクサ、Ａ／
Ｄ…アナログディジタル変換器、ＢＭ…バッファメモ
リ、ＣＰＵ…マイクロプロセッサ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (1)
- 【請求項１】 電力系統からの複数の入力信号をマルチ
プレクサにより所定周期で切り換え、該所定周期毎にサ
ンプルホールドされているアナログ信号をディジタルデ
ータにＡ／Ｄ変換する電力系統ディジタル保護制御装置
のＡ／Ｄ変換方法において、 前記Ａ／Ｄ変換は、前記ホールドされているアナログ信
号に対し、前記所定周期を複数に分割したタイミングで
複数回にわたりＡ／Ｄ変換し、 前記マルチプレクサの切り換え時に過渡的に発生する直
流分を抑制するように設定されている重み付け係数によ
り、前記Ａ／Ｄ変換されたディジタルデータをＡ／Ｄ変
換の順序に応じて重み付けして平均処理するようにした
ことを特徴とする電力系統ディジタル保護制御装置のＡ
／Ｄ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10246494A JP3272865B2 (ja) | 1994-05-17 | 1994-05-17 | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10246494A JP3272865B2 (ja) | 1994-05-17 | 1994-05-17 | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312551A JPH07312551A (ja) | 1995-11-28 |
| JP3272865B2 true JP3272865B2 (ja) | 2002-04-08 |
Family
ID=14328185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10246494A Expired - Fee Related JP3272865B2 (ja) | 1994-05-17 | 1994-05-17 | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272865B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656334B2 (en) | 2004-05-19 | 2010-02-02 | Mitsubishi Denki Kabushiki Kaisha | Signal processor |
| JP2006184192A (ja) * | 2004-12-28 | 2006-07-13 | Shimadzu Corp | 電子天びん |
| JP2010109602A (ja) | 2008-10-29 | 2010-05-13 | Toshiba Corp | Ａ／ｄ変換器 |
| US9236878B2 (en) * | 2014-02-14 | 2016-01-12 | Infineon Technologies Ag | Analog-to-digital conversion |
| JP2015192217A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
| JP2015192218A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
-
1994
- 1994-05-17 JP JP10246494A patent/JP3272865B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312551A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272865B2 (ja) | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 | |
| EP0370473B1 (en) | Digital filter | |
| US4689759A (en) | Process and installation for the analysis and retrieval of a sampling and interpolation signal | |
| US4684922A (en) | Temporal averaging using a voltage mode D/A converter | |
| JP3674156B2 (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
| JPH0653779A (ja) | 交流信号中の直流信号抽出方法および同直流信号の除去方法 | |
| JPH01227740A (ja) | 心電図信号用電源周波数ノイズ除去方式 | |
| JP3244596B2 (ja) | シリアルデータのパラレル変換回路 | |
| JP3500856B2 (ja) | ディジタル型保護継電装置 | |
| JPH0620239Y2 (ja) | デ−タ処理装置 | |
| JPH088744A (ja) | Ａ／ｄ変換方式 | |
| KR900005636B1 (ko) | 디지탈 필터를 사용하여 음질의 손상을 제거한 디엠퍼시스 회로 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPH09246983A (ja) | ディジタル信号処理装置 | |
| JP3000326B2 (ja) | デジタル形距離継電器 | |
| JPH0121361Y2 (ja) | ||
| JPH04225169A (ja) | 電流検出装置 | |
| JPS63274214A (ja) | ディジタル・アナログ変換回路 | |
| JP3467392B2 (ja) | プログラマブルコントローラ | |
| JP3028689B2 (ja) | Ａ／ｄ変換装置 | |
| JPH10288611A (ja) | クロマトグラフ | |
| JPH083065Y2 (ja) | デジタルフィルタシステム | |
| JPS63238710A (ja) | デイジタル演算処理装置 | |
| JPH05315893A (ja) | ディジタルフィルタ装置 | |
| JPH04289718A (ja) | デジタル型保護継電器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |