JP3271155B2 - データ制御装置 - Google Patents

データ制御装置

Info

Publication number
JP3271155B2
JP3271155B2 JP09558296A JP9558296A JP3271155B2 JP 3271155 B2 JP3271155 B2 JP 3271155B2 JP 09558296 A JP09558296 A JP 09558296A JP 9558296 A JP9558296 A JP 9558296A JP 3271155 B2 JP3271155 B2 JP 3271155B2
Authority
JP
Japan
Prior art keywords
data
output
counting means
compressed
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09558296A
Other languages
English (en)
Other versions
JPH09284139A (ja
Inventor
一広 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP09558296A priority Critical patent/JP3271155B2/ja
Publication of JPH09284139A publication Critical patent/JPH09284139A/ja
Application granted granted Critical
Publication of JP3271155B2 publication Critical patent/JP3271155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、被圧縮データ,圧
縮パラメータの制御において、特に、圧縮パラメータに
対する被圧縮データ数が任意の数でもデータ制御が可能
な、より柔軟な制御動作を行うデータ制御装置に関する
ものである。
【0002】
【従来の技術】データ圧縮,伸長において、圧縮データ
には圧縮パラメータと被圧縮データがある。データ圧縮
装置には、圧縮する前のソースデータ列をグループに細
分化し、グループ毎のソースデータ列の特徴に合わせて
圧縮パラメータを選択し、その圧縮パラメータに従いソ
ースデータ列が圧縮される。この圧縮データを伸長する
には、圧縮パラメータと被圧縮データを制御するデータ
制御装置が必要になる。
【0003】従来のこの種のデータ制御装置は、図11に
示したように構成されている。図11において、1は外部
からのデータを格納する第1記憶手段、2はクロック信
号3で動作する被圧縮データカウント手段、4は被圧縮
データカウント手段2の出力から特定の数を検出して制
御信号を出力するカウンタ出力検出手段、5は、被圧縮
データカウント手段2の出力によって第1記憶手段1の
蓄えたデータの一部を選択して、被圧縮データ出力6を
順次得る被圧縮データ選択手段、7は、カウンタ出力検
出手段4の出力する制御信号によって、第1記憶手段1
の特定アドレスの出力を一定期間保持して、被圧縮デー
タに対応する圧縮パラメータ出力8を得る第2記憶手段
である。
【0004】また、図12は第1記憶手段に圧縮パラメー
タ,被圧縮データを蓄えたときのデータ配置で、(a)は
1回目のデータとして第1グループの圧縮パラメータの
書き込み、(b)は2回目の被圧縮データ0〜3の書き込
み、(c)は8回目の被圧縮データ24〜27の書き込み、
(d)は9回目の被圧縮データ28〜31の書き込み、(e)は
16回目の被圧縮データ56〜59の書き込み、(f)は17回目
のデータとして第2グループの圧縮パラメータの書き込
み、(g)は18回目の被圧縮データ0〜3の書き込みを示
す図である。図13はデータ制御装置の動作を示すタイミ
ングチャートである。
【0005】上記のように構成されるデータ制御装置に
ついてその動作を説明する。いま、図12に示すように第
1記憶手段1は8個の16ビットレジスタで構成し、
…で示したアドレスの各16ビットレジスタに順次デー
タを書き込むものとする。
【0006】1つの16ビットの圧縮パラメータに対応す
る4ビットの被圧縮データ数の60個を1グループと定義
する。第1グループを第1記憶手段1に16ビット毎にデ
ータを書き込むと、図12(a)から(e)のようになる。図
12(d)に示すように、9回目のデータ書き込みからは16
ビットレジスタに順次上書きする。ここで、第1記憶手
段1に蓄えた圧縮パラメータ,被圧縮データは、被圧縮
データ選択手段5から出力するまでは、上書きされない
ものとする。
【0007】さらに、第2グループの圧縮パラメータ、
被圧縮データの書き込みは図12(f)に示すように17回目
のデータ書き込みから開始され、以降の書き込みは、第
1グループの圧縮パラメータ、被圧縮データの書き込み
と同様である。
【0008】被圧縮データ選択手段5は、被圧縮データ
カウント手段2の出力に応じて、第1記憶手段1に蓄え
られた被圧縮データを順次出力する。
【0009】一方、第2記憶手段7の出力は、初期値と
して図12(a)に示すように16ビットレジスタに初めに
書き込まれたデータ、つまり第1グループの圧縮パラメ
ータを保持して出力し、次回からはカウンタ出力検出手
段4の出力である制御信号に応じて、第1記憶手段1の
16ビットレジスタに蓄えた16ビットデータの出力を一
定期間保持して出力するように動作する(図13参照)。
【0010】
【発明が解決しようとする課題】しかしながら、このよ
うな構成のデータ制御装置は、第2記憶手段から出力の
圧縮パラメータと共に、被圧縮データ選択手段からの出
力に対応する被圧縮データを図13に示したように出力す
るためには、図12中の第1記憶手段内の特定16ビットレ
ジスタに圧縮パラメータを配置する必要がある。その
ため、1グループに含む被圧縮データ数は圧縮パラメー
タが特定16ビットレジスタへ配置されるように制限を
受け、さらには、第1記憶手段の記憶容量にも依存する
ため、柔軟な被圧縮データ数の構成をとることができな
いという問題があった。
【0011】本発明は、前記従来技術の問題を解決する
ものであり、圧縮パラメータに対応する被圧縮データ数
が、第1記憶手段の記憶容量に依存しない柔軟な被圧縮
データ数の構成をとっても、圧縮パラメータとその圧縮
パラメータに対応する被圧縮データを所定通りに出力す
ることができる優れたデータ制御装置を提供することを
目的とする。
【0012】
【課題を解決するための手段】この目的を達成するため
に、本発明に係るデータ制御装置は、蓄えられた圧縮パ
ラメータと被圧縮データの出力制御を行い、外部から書
き込まれたデータを蓄える第1記憶手段と、ロード信
号,ロードデータの入力を有し、ロード信号によりクロ
ック信号に同期してロードデータを入力し、かつクロッ
ク信号でカウント動作をする第1カウント手段と、第1
カウント手段の出力で第1記憶手段に蓄えたデータの一
部を選択出力する第1選択手段と、ロード信号の入力を
有し、ロード信号によりクロック信号でカウントイネー
ブル動作をする第2カウント手段と、モード切換信号と
第1カウント手段,第2カウント手段の出力からロード
信号を制御して出力する制御手段と、第2カウント手段
の出力をデコードし第1カウント手段へのロードデータ
を出力するデコード手段と、第2カウント手段の出力で
第1記憶手段に蓄えたデータの一部を選択出力する第2
選択手段と、第2選択手段の出力をロード信号により保
持し出力する第2記憶手段とを備えるように構成したも
のである。
【0013】上記構成によれば、第1記憶手段の特定箇
所に圧縮パラメータを配置することなく、第1記憶手段
の記憶容量を任意に設定でき、第1記憶手段の記憶容量
に依存しない柔軟な被圧縮データ数の構成であっても、
圧縮パラメータとそれに対応する被圧縮データを制御し
て所定通りに順次出力することができる。
【0014】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は本発明の実施の形態
1におけるデータ制御装置の構成を示すブロック図であ
る。ここで、従来例を示す図11で説明した同一作用効果
のものには同一の符号を付す。図1において、1は外部
からのデータを一時蓄え、8個の16ビットレジスタから
構成される第1記憶手段、3はクロック信号、6は被圧
縮データ出力、8は圧縮パラメータ出力である。
【0015】さらに、10は、ロード信号11とロードデー
タ12の入力を有し、ロード信号11によってはクロック信
号3に同期してロードデータ12をロードし、クロック信
号3で0〜63までカウントアップする同期ロード6ビッ
トカウンタから構成される第1カウント手段、13は、ロ
ード信号11の入力を有し、ロード信号11によってはクロ
ック信号3で0〜15までカウントアップする4ビットカ
ウンタから構成される第2カウント手段、14は、第1カ
ウント手段10の出力によって第1記憶手段1に蓄えられ
たデータの一部の4ビットデータを選択して、被圧縮デ
ータ出力6を得るもので、4個の32ビットマルチプレク
サから構成される第1選択手段、15は、第1カウント手
段10の出力と、第2カウント手段13の出力と、モード切
換信号16を入力とし、第1カウント手段10,第2カウン
ト手段13へのロード信号11を制御して出力する制御回路
から構成される制御手段、17は、第2カウント手段13の
出力から第1カウント手段10へのロードデータ12のデコ
ードを行い、デコード回路から構成されるデコード手
段、18は、第2カウント手段13の出力によって第1記憶
手段1に蓄えられたデータの一部を選択して出力を行
い、16個の8ビットマルチプレクサから構成される第2
選択手段、19は、制御手段15のロード信号11の変化によ
って、第2選択手段18の出力を一定期間保持して出力
し、圧縮パラメータ出力8を得る16ビットレジスタから
構成される第2記憶手段である。
【0016】また、図2は本実施の形態1における第1
記憶手段の構成例を示す図である。図3は第1記憶手段
に圧縮パラメータ,被圧縮データを蓄えたときのデータ
配置で、(a)は1回目のデータとして第1グループの圧
縮パラメータの書き込み、(b)は2回目の被圧縮データ
0〜3の書き込み、(c)は8回目の被圧縮データ24〜27
の書き込み、(d)は9回目の被圧縮データ28〜31の書き
込み、(e)は16回目のデータとして第2グループの圧縮
パラメータの書き込み、(f)は17回目の被圧縮データ0
〜3の書き込み、(g)は18回目の被圧縮データ4〜7の
書き込みを示す図である。さらに、図4はデコード手段
の真理値表、図5は制御手段の真理値表、図6はデータ
制御装置の動作を示すタイミングチャート、図7は第2
選択手段の真理値表である。
【0017】以上のように構成された本実施の形態1の
データ制御装置について、図1から図7を用いてその動
作を説明する。一例として、圧縮パラメータに対する被
圧縮データ数が56個で1グループが構成されるときの動
作を示す。
【0018】第1記憶手段1は、例えば図2に示すよう
に、従来例と同様な8個の16ビットレジスタ〜で構
成する。さらに4ビット毎に細分化してアドレス0〜31
までを第1記憶手段1に割り付ける。その第1記憶手段
1に圧縮パラメータ、被圧縮データを蓄えると、図3の
ようになる。
【0019】第1選択手段14は、第1カウント手段10の
6ビット出力のうち、下位5ビットが示す0〜31に対応
した、第1記憶手段1のアドレスに格納してある4ビッ
トの被圧縮データを選択して出力する。第1カウント手
段10の初期値は4で、6ビット出力のうち上位1ビット
により第1記憶手段1への上書きを制御する。
【0020】第2選択手段18は、第2カウント手段13の
4ビット出力のうち、下位3ビットで示した0〜7に対
して、第1記憶手段1の〜の16ビットレジスタに蓄
えられた圧縮パラメータを選択して出力する。第2カウ
ント手段13の初期値は0とする。そのため、最初に第2
選択手段18は第1記憶手段1の16ビットレジスタに蓄
えられた16ビットデータ、すなわち第1グループ圧縮パ
ラメータを選択して出力する。第2記憶手段19は、第2
選択手段18が出力した16ビットデータを保持して圧縮パ
ラメータ出力8を出力する。
【0021】いま、1グループに属する圧縮パラメータ
に対する被圧縮データ数を56個にしたとき、モード切換
信号16をHighに設定するとデコード手段17は図4に示
す真理値表に基づいて動作し、制御手段15は図5に示し
た真理値表に基づき、第1カウント手段10と第2カウン
ト手段13に入力されるロード信号11を制御する。そし
て、クロック信号3を入力すると、データ制御装置各部
の入出力は図6に示したタイミングチャートのように動
作する。
【0022】まず、第1カウント手段10はクロック信号
3によって初期値4からカウントアップする。第1選択
手段14は、第1カウント手段10の出力を受けて、第1カ
ウント手段10の出力に該当する図2中の第1記憶手段1
のアドレスに蓄えられている4ビットデータ、すなわち
被圧縮データを順次選択して出力し、図6中の被圧縮デ
ータ出力6となる。
【0023】第1カウント手段10の出力は、初期値4か
ら59(図2に示す第1記憶手段1において、アドレス4
から31までカウント後は2回目のアドレス0から27)ま
でカウントアップしたところで、図5中に示したように
制御手段15の出力は真理値表から、第1カウント手段10
のロード信号11はHigh(アクティブ)になる。また、図
4中の真理値表に示したように、第2カウント手段13の
出力の初期値が0なので、デコード手段17の出力は0に
なり、第1カウント手段10のロードデータ12は0とな
る。そのため、第1カウント手段10は59を出力後、クロ
ック信号3の次のサイクルでロードデータ12の0をロー
ドして出力する。第1カウント手段10は0をロードした
後、図5の真理値表から制御手段15の出力(ロード信号1
1)はLow(インアクティブ)になり、第1カウント手段10
は0からカウントアップを再開する。
【0024】図3(e),(f)に示したように1グループ
に含まれる被圧縮データ数が56個であるため、第1カウ
ント手段10の出力が59の時は、第1グループの被圧縮デ
ータ55が、第1カウント手段10の出力が0の時は、第2
グループの被圧縮データ0が第1選択手段14により第1
記憶手段1から選択され出力する。
【0025】一方、制御手段15が出力するロード信号11
がHigh(アクティブ)のとき、第1カウント手段10がロ
ードデータ12の0をロードして出力すると同時に、第2
カウント手段13の出力は0から1にカウントアップし、
デコード手段17の出力、すなわち第1カウント手段10の
ロードデータ12は、図4に示したように第1カウント手
段10が0をロードして出力直後に60となる。また、第2
カウント手段13の出力が0から1にカウントアップする
ので、これに伴い、第2選択手段18の出力は、図7中に
示した真理値表に基づき、第1記憶手段1の16ビットレ
ジスタに蓄えられたデータ、すなわち、第2グループ
圧縮パラメータを選択して出力する。第2記憶手段19
は、制御手段15の出力がLow(インアクティブ)に変化し
たとき第2選択手段18の出力である第2グループ圧縮パ
ラメータを保持して出力する。
【0026】以上の動作を繰り返すと、圧縮パラメータ
は第1記憶手段1の16ビットレジスタ〜のすべてに
順次配置されることになるが、被圧縮データ出力6と圧
縮パラメータ出力8を所定通り得ることができる。
【0027】以上のように本実施の形態1によれば、第
1カウント手段10と、第2カウント手段13と、第1カウ
ント手段10,第2カウント手段13にロード信号11を制御
して出力する制御手段15と、第2カウント手段13の出力
から、第1カウント手段10のロードデータ12をデコード
するデコード手段17と、第1カウント手段10の出力をも
とに、第1記憶手段1に蓄えられた被圧縮データを順次
選択して出力する第1選択手段14と、第2カウント手段
13の出力をもとに、第1記憶手段1に蓄えられている圧
縮パラメータを選択して出力する第2選択手段18と、第
2選択手段18の出力である圧縮パラメータを一定期間保
持して出力する第2記憶手段19を設けることにより、1
グループの圧縮パラメータに対する、被圧縮データ数を
任意に設定して、第1記憶手段1のいずれのレジスタに
圧縮パラメータを蓄えることになっても、圧縮パラメー
タと、それに対応する被圧縮データを順次出力可能で、
さらにこのことを利用することで、圧縮パラメータに対
する被圧縮データ数に依存しない第1記憶手段1の記憶
容量を任意に選択できる。
【0028】次に、図8は本発明の実施の形態2におけ
るデータ制御装置を示すブロック図である。前記実施の
形態1のデータ制御装置における、圧縮パラメータをA
DPCM(Adaptive Differential Pulse Code Modulati
on)のレンジデータおよびデコードフィルタ係数とし、
被圧縮データをサウンドデータとしたものである。前記
実施の形態1を示す図1で説明した構成に対応する作用
効果のものには同一の符号を付す。図8において、1は
第1記憶手段、3はクロック信号、10は第1カウント手
段、11はロード信号、12はロードデータ、13は第2カウ
ント手段、14は、第1カウント手段10の出力によって第
1記憶手段1に蓄えられたデータの一部である4ビット
データを選択して、サウンドデータ出力20を得るもの
で、4個の32ビットマルチプレクサから構成される第1
選択手段、15は制御手段、16はモード切換信号、17はデ
コード手段、18は第2選択手段、19は、制御手段15のロ
ード信号11の変化によって、第2選択手段18の出力を一
定期間保持して出力し、レンジデータおよびデコードフ
ィルタ係数出力21を得る16ビットレジスタから構成され
る第2記憶手段である。
【0029】また、図9は第1記憶手段にレンジデータ
およびデコードフィルタ係数,サウンドデータを蓄えた
ときのデータ配置で、(a)は1回目のデータとして第1
グループのレンジデータおよびデコードフィルタ係数の
書き込み、(b)は2回目のサウンドデータ0〜3の書き
込み、(c)は8回目のサウンドデータ24〜27の書き込
み、(d)は9回目のサウンドデータ28〜31の書き込み、
(e)は16回目のデータとして第2グループのレンジデー
タおよびデコードフィルタ係数の書き込み、(f)は17回
目のサウンドデータ0〜3の書き込み、(g)は18回目の
サウンドデータ4〜7の書き込みを示す図である。図10
はデータ制御装置の動作を示すタイミングチャートであ
る。
【0030】以上のように構成された本実施の形態2の
データ制御装置について、図8から図11を用いてその動
作を説明する。一例として、レンジデータおよびデコー
ドフィルタ係数に対するサウンドデータ数が56個で1グ
ループが構成されるときの動作を示す。
【0031】第1記憶手段1は前記実施の形態1の図2
に示したのと同様に8個の16ビットレジスタ〜で構
成する。さらに、4ビット毎に細分化してアドレス0〜
31までを第1記憶手段1に割り付ける。その第1記憶手
段1にレンジデータおよびデコードフィルタ係数、サウ
ンドデータを蓄えると、図9のようになる。
【0032】第1選択手段14は、第1カウント手段10の
6ビット出力のうち、下位5ビットで示した0〜31に対
応したの第1記憶手段1のアドレスに蓄えてある4ビッ
トのサウンドデータを選択して出力する。第1カウント
手段10の初期値は4とする。
【0033】第2選択手段18は、第2カウント手段13の
4ビット出力のうち、下位3ビットで示した0〜7に対
して、第1記憶手段1の〜の16ビットレジスタに蓄
えられたレンジデータおよびデコードフィルタ係数を選
択して出力する。第2カウント手段13の初期値は0であ
る。そのため、第2選択手段18は第1記憶手段1の16ビ
ットレジスタに蓄えられた16ビットデータ、すなわち
第1グループレンジデータおよびデコードフィルタ係数
を選択して出力する。第2記憶手段19は、第2選択手段
18が出力した16ビットデータを保持して出力する。
【0034】ここで、1グループに属するレンジデータ
およびデコードフィルタ係数に対するサウンドデータ数
を56個にしたとき、前記実施の形態1と同様にモード切
換信号16をHighに設定すると、デコード手段17は図4
の真理値表に、制御手段15は図5の真理値表に基づき動
作し、第1カウント手段10,第2カウント手段13へのロ
ード信号11を制御する。そして、クロック信号3を入力
すると、データ制御装置各部の入出力は図10に示したタ
イミングチャートのように動作する。
【0035】第1カウント手段10はクロック信号3によ
って初期値4からカウントアップを行う。第1選択手段
14は、第1カウント手段10の出力に該当する第1記憶手
段1のアドレスに蓄えられた4ビットデータ、すなわち
サウンドデータを順次選択して出力して、図10に示すサ
ウンドデータ出力20となる。
【0036】第1カウント手段10の出力は、初期値4か
ら59までカウントアップしたところで、図5に示す制御
手段15の真理値表から、ロード信号11はHigh(アクティ
ブ)になる。また、図4に示すの真理値表から第2カウ
ント手段13の出力は0なので、デコード手段17の出力は
0になり、第1カウント手段10のロードデータ12は0と
なる。そのため第1カウント手段10は59を出力後、クロ
ック信号3の次のサイクルで0をロードして出力する。
第1カウント手段10は0をロードした後、制御手段15の
出力はLow(インアクティブ)になり、第1カウント手段
10は0からカウントアップを再開する。このとき図9に
示したように1グループに含まれるサウンドデータ数が
56であるため、第1カウント手段10の出力が59の時は、
第1グループのサウンドデータ55が、第1カウント手段
10の出力が0の時は、第2グループサウンドデータ0を
第1選択手段14が出力する。
【0037】一方、ロード信号11がHigh(アクティブ)
のとき、第1カウント手段10のロードデータ12をロード
して出力すると同時に、第2カウント手段13の出力は0
から1にカウントアップし、デコード手段17の出力、す
なわち第1カウント手段10のロードデータ12は図4に示
したように0から60になる。また、第2カウント手段13
の出力が0から1にカウントアップするので、第2選択
手段18の出力は図7の真理値表に基づき、第1記憶手段
1の16ビットレジスタに蓄えられたデータ、すなわ
ち、第2グループレンジデータおよびデコードフィルタ
係数を選択して出力する。さらに、第2記憶手段19は制
御手段15の出力がLow(インアクティブ)になったときの
第2選択手段18の出力である第2サウンドグループのレ
ンジデータおよびデコードフィルタ係数を保持して出力
する。
【0038】以上の動作を繰り返すと、レンジデータお
よびデコードフィルタ係数は第1記憶手段1の16ビット
レジスタ〜のすべてに順次配置されることになる
が、サウンドデータ出力20とレンジデータおよびデコー
ドフィルタ係数出力21を所定通り得ることができる。
【0039】以上のように本実施の形態2によれば、1
グループのレンジデータおよびデコードフィルタ係数に
対するサウンドデータ数を任意に設定しても、第1記憶
手段1の記憶容量に依存せずに、レンジデータおよびデ
コードフィルタ係数と、それに対するサウンドデータを
順次出力することができる。
【0040】なお、以上の説明では、第1記憶手段1を
8つの16ビットレジスタ、第2記憶手段19を16ビットレ
ジスタ、第1カウント手段10を6ビットの同期ロード6
ビットカウンタ、第2カウント手段13を4ビットイネー
ブルカウンタ、第1選択手段14を4つの32ビットマルチ
プレクサ、第2選択手段18を16個の8ビットマルチプレ
クサと構成した例で説明したが、任意の個数,任意のビ
ット数に設定してもよい。各実施の形態で、第1カウン
ト手段10の初期値を4、第2カウント手段13の初期値を
0として、また被圧縮データ,サウンドデータは4ビッ
トで構成した例としたが、それぞれ任意の数でも実施可
能である。また、モード切換信号16をHighに固定して
動作を説明したが、1グループの被圧縮データ数、およ
びサウンドデータ数によっては、モード切換信号16を複
数ビットで構成して、複数モードに対応できるようにし
て、それに伴い、制御手段15,デコード手段17の真理値
表も適当に変更してもよい。さらに、制御手段15のロー
ド信号11はHighのときアクティブである例で説明した
が、Lowのときアクティブとしても実施可能である。
【0041】
【発明の効果】以上説明したように、本発明によれば、
圧縮パラメータに対する被圧縮データ数を任意に設定
し、第1記憶手段の記憶容量に依存せずに柔軟な被圧縮
データ数の構成とっても、圧縮パラメータとそれに対応
する被圧縮データを所定通りに順次出力することができ
るという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるデータ制御装置
の構成を示すブロック図である。
【図2】本実施の形態1における第1記憶手段の構成例
を示す図である。
【図3】本実施の形態1における第1記憶手段に圧縮パ
ラメータ,被圧縮データを蓄えたときのデータ配置で、
(a)は1回目のデータとして第1グループの圧縮パラメ
ータの書き込み、(b)は2回目の被圧縮データ0〜3の
書き込み、(c)は8回目の被圧縮データ24〜27の書き込
み、(d)は9回目の被圧縮データ28〜31の書き込み、
(e)は16回目のデータとして第2グループの圧縮パラメ
ータの書き込み、(f)は17回目の被圧縮データ0〜3の
書き込み、(g)は18回目の被圧縮データ4〜7の書き込
みを示す図である。
【図4】本実施の形態1におけるデコード手段の真理値
表である。
【図5】本実施の形態1における制御手段の真理値表で
ある。
【図6】本実施の形態1におけるデータ制御装置の動作
を示すタイミングチャートである。
【図7】本実施の形態1における第2選択手段の真理値
表である。
【図8】本発明の実施の形態2におけるデータ制御装置
を示すブロック図である。
【図9】本実施の形態2における第1記憶手段にレンジ
データおよびデコードフィルタ係数,サウンドデータを
蓄えたときのデータ配置で、(a)は1回目のデータとし
て第1グループのレンジデータおよびデコードフィルタ
係数の書き込み、(b)は2回目のサウンドデータ0〜3
の書き込み、(c)は8回目のサウンドデータ24〜27の書
き込み、(d)は9回目のサウンドデータ28〜31の書き込
み、(e)は16回目のデータとして第2グループのレンジ
データおよびデコードフィルタ係数の書き込み、(f)は
17回目のサウンドデータ0〜3の書き込み、(g)は18回
目のサウンドデータ4〜7の書き込みを示す図である。
【図10】本実施の形態2におけるデータ制御装置の動
作を示すタイミングチャートである。
【図11】従来のデータ制御装置を示すブロック図であ
る。
【図12】従来の第1記憶手段に圧縮パラメータ,被圧
縮データを蓄えたときのデータ配置で、(a)は1回目の
データとして第1グループの圧縮パラメータの書き込
み、(b)は2回目の被圧縮データ0〜3の書き込み、
(c)は8回目の被圧縮データ24〜27の書き込み、(d)は
9回目の被圧縮データ28〜31の書き込み、(e)は16回目
の被圧縮データ56〜59の書き込み、(f)は17回目のデ
ータとして第2グループの圧縮パラメータの書き込み、
(g)は18回目の被圧縮データ0〜3の書き込みを示す図
である。
【図13】従来のデータ制御装置の動作を示すタイミン
グチャートである。
【符号の説明】
1…第1記憶手段、 2…被圧縮データカウント手段、
3…クロック信号、4…カウンタ出力検出手段、 5
…被圧縮データ選択手段、 6…被圧縮データ出力、
7…第2記憶手段、 8…圧縮パラメータ出力、 10…
第1カウント手段、 11…ロード信号、 12…ロードデ
ータ、 13…第2カウント手段、 14…第1選択手段、
15…制御手段、 16…モード切換信号、 17…デコー
ド手段、18…第2選択手段、 19…第2記憶手段、 20
…サウンドデータ出力、 21…レンジデータおよびデコ
ードフィルタ係数出力。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 外部から記憶装置に蓄えられた圧縮パラ
    メータと被圧縮データを制御して出力するデータ制御装
    置において、外部から書き込まれたデータを蓄える第1
    記憶手段と、ロード信号,ロードデータの入力を有し、
    ロード信号によりクロック信号に同期してロードデータ
    を入力し、かつ前記クロック信号でカウント動作をする
    第1カウント手段と、該第1カウント手段の出力で前記
    第1記憶手段に蓄えたデータの一部を選択出力する第1
    選択手段と、前記ロード信号の入力を有し、前記ロード
    信号により前記クロック信号でカウントイネーブル動作
    をする第2カウント手段と、モード切換信号と前記第1
    カウント手段,第2カウント手段の出力から前記ロード
    信号を制御して出力する制御手段と、前記第2カウント
    手段の出力をデコードし前記第1カウント手段への前記
    ロードデータを出力するデコード手段と、前記第2カウ
    ント手段の出力で前記第1記憶手段に蓄えたデータの一
    部を選択出力する第2選択手段と、該第2選択手段の出
    力を前記ロード信号により保持し出力する第2記憶手段
    とを備えたことを特徴とするデータ制御装置。
  2. 【請求項2】 前記被圧縮データをADPCMのサウン
    ドデータ、前記圧縮パラメータをADPCMのレンジデ
    ータおよびデコードフィルタ係数とすることを特徴とす
    る請求項1記載のデータ制御装置。
JP09558296A 1996-04-17 1996-04-17 データ制御装置 Expired - Fee Related JP3271155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09558296A JP3271155B2 (ja) 1996-04-17 1996-04-17 データ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09558296A JP3271155B2 (ja) 1996-04-17 1996-04-17 データ制御装置

Publications (2)

Publication Number Publication Date
JPH09284139A JPH09284139A (ja) 1997-10-31
JP3271155B2 true JP3271155B2 (ja) 2002-04-02

Family

ID=14141591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09558296A Expired - Fee Related JP3271155B2 (ja) 1996-04-17 1996-04-17 データ制御装置

Country Status (1)

Country Link
JP (1) JP3271155B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890963B2 (ja) 2011-03-17 2016-03-22 富士通株式会社 データ保存プログラム及びデータ保存方法

Also Published As

Publication number Publication date
JPH09284139A (ja) 1997-10-31

Similar Documents

Publication Publication Date Title
KR20020059716A (ko) 단일포트 램을 이용한 동시 어드레싱
JP2673298B2 (ja) セルフテスト機能付半導体集積回路
EP0324386A2 (en) Memory testing device
US5559994A (en) Memory control apparatus permitting concurrent access by compressing addressing time window and multiplexing
JP3569232B2 (ja) シリアルアクセス機能付きアドレスマルチプレクサメモリのテスト方式
JP3271155B2 (ja) データ制御装置
JPH0454909B2 (ja)
US20070198807A1 (en) Internally derived address generation system and method for burst loading of a synchronous memory
US6202187B1 (en) Pattern generator for use in a semiconductor test device
JPH05250900A (ja) テスト機能付き半導体集積回路
JP3136191B2 (ja) デ−タ伸張装置
JPH09116851A (ja) ディジタル映像信号処理用メモリ装置
JP3281898B2 (ja) メモリ搭載半導体装置及びメモリテスト方法
JPH0756805A (ja) メモリアクセス方法
JP3288074B2 (ja) アドレス生成回路
JP3243762B2 (ja) メモリ試験装置
JP3285033B2 (ja) 情報処理システム
JPH01263819A (ja) 集積回路
JPH06223560A (ja) 半導体記憶装置
JP2001319498A (ja) 半導体集積回路装置
JPH04307687A (ja) メモリ記憶回路
JPS62272165A (ja) 半導体メモリ試験装置
JPH0278398A (ja) タイムスロット入替回路
JPH0721143A (ja) 出力選択回路
JPH04326139A (ja) メモリ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees