JP3255715B2 - ターミナルテープの打ち抜き方法及びその打ち抜き金型 - Google Patents

ターミナルテープの打ち抜き方法及びその打ち抜き金型

Info

Publication number
JP3255715B2
JP3255715B2 JP20031392A JP20031392A JP3255715B2 JP 3255715 B2 JP3255715 B2 JP 3255715B2 JP 20031392 A JP20031392 A JP 20031392A JP 20031392 A JP20031392 A JP 20031392A JP 3255715 B2 JP3255715 B2 JP 3255715B2
Authority
JP
Japan
Prior art keywords
conductor pattern
punching
die
composite film
relay conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20031392A
Other languages
English (en)
Other versions
JPH0621160A (ja
Inventor
利明 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP20031392A priority Critical patent/JP3255715B2/ja
Publication of JPH0621160A publication Critical patent/JPH0621160A/ja
Application granted granted Critical
Publication of JP3255715B2 publication Critical patent/JP3255715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はターミナルテープの打ち
抜き方法及びその打ち抜き金型に関し、更に詳細にはス
テージ上に搭載された半導体チップの電極とリードフレ
ームのリード等の端子との間を中継する中継導体パター
ンが形成されたターミナルテープの打ち抜き方法及びそ
の打ち抜き金型に関する。
【0002】
【従来の技術】半導体装置用として使用されるリードフ
レームには、搭載される半導体チップの端子と接続され
る多数本のリードが半導体チップを取り囲むように形成
されている。近年、半導体チップの高集積度化や半導体
装置の多ピン化等の要請に伴い、リードフレームのリー
ド密度も飛躍的に高くなりつつある。このため、半導体
チップの端子とワイヤボンディング等がなされるリード
先端部の密度は、リードの加工限界を越える場合があ
る。この様な場合には、リード先端部が加工可能な密度
となるように、リード先端部を後退させる(半導体チッ
プから遠ざける)ことが行われている。
【0003】しかし、単にリード先端部を後退させる
と、リード先端部と半導体チップとの距離が長くなるた
め、両者をボンディングするワイヤが長くなり、隣接す
るワイヤ同士の接触等の発生が懸念される。このため、
図3に示す如く、半導体チップが搭載されるステージ1
04の周縁部にリング状に成形されたターミナルテープ
106が貼着される。このターミナルテープ106は、
絶縁体上に中継導体パターンが形成されており、ターミ
ナルテープ106の開口部内のステージ104に搭載さ
れる半導体チップとリード102・・・の各先端部との
接続を中継するものである。
【0004】かかるターミナルテープ106によれば、
図4に示すように、ターミナルテープ106の絶縁体1
16上に形成された中継導体パターン114の一端部と
リード先端部102、及び中継導体パターン114の他
端部と半導体チップ108との各々をワイヤ110、1
12でボンディングすることによって、ボンディングワ
イヤが長くなることに因るワイヤ同士の接触等を防止で
きる。ところで、ターミナルテープ106は、図5に示
すように、ポリイミドフィルム等の絶縁フィルム200
の一面に中継導体パターン114を形成する銅箔等の高
導電率の金属箔202が形成されていると共に、他面に
接着剤層204が形成された複合フィルムを用いて成形
される。
【0005】かかる複合フィルムとしては、図5(b)
に示すように、絶縁フィルム200の各面に金属箔20
2及び接着剤層204が直接形成された、いわゆる三層
タイプ、或いは金属箔202が接着剤層を介して貼着さ
れた、いわゆる四層タイプが使用される。更に、四層タ
イプにおいて、図5(a)に示すように、金属箔202
と接着剤層206との間に、ポリイミド等から成る薄膜
208を挟むものも使用されている。この様な複合フィ
ルムの片面に金属箔202がスパッタリング等により形
成された後、エッチング等が施されて所定形状の中継導
体パターン114が形成され、打ち抜き加工が施されて
ターミナルテープ106が形成される。かかる打ち抜き
加工に使用される金型を図6に示す。図6に示す金型3
00は、上型302と下型304によって複合フィルム
を把持し、ポンチ306によって複合フィルムの中央部
に開口部を開口するものである。
【0006】
【発明が解決しようとする課題】図6に示す金型300
によれば、中継導体パターン114部分を金型の上型で
押圧することなく複合フィルムを打ち抜き開口部を形成
できるため、中継導体パターン114に何等の損傷を与
えることなくターミナルテープ106を得ることができ
る。しかしながら、開口部の周縁部を把持することなく
打ち抜くため、図7に示す如く、打ち抜き加工後に絶縁
フィルム116よりも柔らかい接着剤層206からバリ
210が発生することがある。かかるバリ210は、タ
ーミナルテープ106をリードフレームのステージ周縁
部に貼着した際に、半導体チップが搭載されるステージ
104上に突出し、搭載される半導体チップを傾斜させ
る。傾斜した半導体チップと中継導体パターンとのボン
ディング距離は、予定していた距離と異なるため、ボン
ディング作業に不都合が発生する。また、バリ210が
後工程で分離し、ボンディングエリア内のリード端子等
に付着すると、ボンディング性を低下させることがあ
る。そこで、本発明の目的は、ターミナルテープを打ち
抜き加工によって成形する際に、バリが発生し難いター
ミナルテープの打ち抜き方法及びその打ち抜き金型を提
供することにある。
【0007】
【課題を解決するための手段】本発明者は、前記目的を
達成するためには、ターミナルテープの開口部を打ち抜
く際に、開口部を開口する複合フィルム部分の周縁部を
把持することが有効であると考え検討した結果、本発明
に到達した。すなわち、本発明は、ステージ上に搭載さ
れる半導体チップの電極とリードフレーム等のリード端
子との間を中継する中継導体パターンが形成されたター
ミナルテープを、絶縁フィルムの一面に前記中継導体パ
ターンが形成され且つ他面に接着剤層が形成された複合
フィルムの所定個所を金型で打ち抜いて形成する際に、
該中継導体パターンと打ち抜き部分との間に狭隘部が
形成された複合フィルムを金型の上型と下型との間に把
持したときに、前記中継導体パターンが上型に当接しな
いように、前記中継導体パターンを上型に形成した凹溝
内に収容し、前記狭隘部を上型の下面と下型の上面との
間に把持しつつ、前記打ち抜き部分を中継導体パターン
が形成された面側からポンチで打ち抜くことを特徴とす
るターミナルテープの打ち抜き方法にある。
【0008】また、本発明は、ステージ上に搭載される
半導体チップの電極とリードフレーム等のリード端子と
の間を中継する中継導体パターンが形成されたターミナ
ルテープを、絶縁フィルムの一面に前記中継導体パター
ンが形成され且つ他面に接着剤層が形成された複合フィ
ルムを上型と下型とによって把持してポンチにより打
ち抜いて成形する打ち抜き金型において、該中継導体パ
ターンと打ち抜き部分との間に狭隘部が形成された複合
フィルムを上型と下型との間に把持したときに、前記中
継導体パターンが上型に当接しないように、前記中継導
体パターンを収容する凹溝が形成された上型と、前記
隘部を上型の下面と下型の上面との間に把持して、前記
打ち抜き部分を中継導体パターンが形成された面側から
打ち抜くポンチとを具備することを特徴とするターミナ
ルテープの打ち抜き金型でもある。
【0009】
【作用】従来の打ち抜き金型は、図6に示す如く、複合
フィルムに形成された中継導体パターン114に損傷を
生じさせないため、打ち抜く複合フィルム部分の周縁を
把持することなくポンチ306に因る打ち抜きを行って
いた。一方、打ち抜き加工に供される複合フィルムは、
エッチング加工等の種々の加工工程を通過したものであ
るため、複合フィルムには微小な凹凸が形成されてお
り、複合フィルムと金型の下型との間に空隙が形成され
ることがある。また、一般的に、絶縁フィルム116の
下面に形成された接着剤層206は、絶縁フィルム11
6に比較して柔らかいために前記空隙が存在すると、接
着剤層206の一部がポンチ306と下型304の内壁
面との間に引きずり込まれ、バリ210となるのであ
る。この点、本発明においては、中継導体パターンと打
ち抜き部分との間に狭隘部が形成された複合フィルムを
金型の上型と下型との間に把持したときに、この中継導
体パターンが上型に当接しないように、中継導体パター
ンを上型に形成した凹溝内に収容することによって、狭
隘部も上型の下面と下型の上面との間に把持して、打ち
抜き部分を中継導体パターンが形成された面側からポン
チで打ち抜くことができる。その結果、複合フィルムに
多少の凹凸が存在していたとしても、強制的に複合フィ
ルムの打ち抜き部分と中継導体パターンとの間の狭隘部
が、金型の上型と下型との間に固定されるため、接着剤
層の一部がポンチと下型の内壁面との間に引きずり込ま
れることがなくバリの発生を防止できるのである。
【0010】
【実施例】本発明を図面を用いて更に詳細に説明する。
本実施例においては、ポリイミド樹脂から成る絶縁フィ
ルム18の一面に銅箔がスパッタリングによって積層さ
れていると共に、他面に接着剤層20が形成された、図
5(b)に示す三層タイプの複合フィルムを使用してタ
ーミナルテープを成形した。先ず、フィルムの銅箔面に
レジスト等を塗布してパターニングした後、エッチング
加工を施して所望形状の中継導体パターン22を形成し
た後、複合フィルムに打ち抜き加工を施して図3に示す
リング状のターミナルテープ106を成形した。その際
に、本実施例において、図1に示す金型10によって、
半導体チップが搭載される部分として開口される複合フ
ィルムの所定部分を打ち抜いた。
【0011】図1に示す金型10においては、上型12
と下型14とで複合フィルムを挟持すると共に、上型1
0内を上下動自在に設けられたポンチ16によって、複
合フィルムの所定部分を打ち抜く。かかる上型12の下
面には、上型12の下面との当接によって複合フィルム
に形成された中継導体パターン22が損傷されないよう
に、凹溝28が形成されている。尚、下型14の上面に
は、ポンチ16が上下動すると共に、打ち抜いた複合フ
ィルム部分が落下する通路30が開口されている部分を
除き平坦であり、複合フィルムの接着剤層20と密着す
る。
【0012】本実施例において、上型12には、中継導
体パターン22の一端である開口部側先端と開口部との
間の複合フィルム狭隘部を押圧する突起部24が形成さ
れている。かかる上型12の突起部24と下型14の平
坦な上面との間で、複合フィルムの開口部周縁を強制的
に把持でき、複合フィルムに多少の凹凸が存在していた
としても複合フィルムの開口部の周縁部を確実に把持で
きる。このため、図6に示す従来の金型の如く、複合フ
ィルムの接着剤層20の一部がポンチ16と通路30の
内壁面との間に引きずり込まれることなく開口部を打ち
抜くことができる。その結果、図2に示すように、壁面
にバリの発生がないシャープな開口部26を中継導体パ
ターン22の一端側に穿設できるのである。尚、突起部
24が押圧する狭隘部は、開口部の周縁部を下型14と
の間で確実に把持できる幅があればよく、0.2mm程
度で十分である。
【0013】図2に示す開口部26が穿設された複合フ
ィルムは、更に中継導体パターン22の他端側の複合フ
ィルムを切断し、図3に示すような、リング状のターミ
ナルテープを形成することができる。かかる切断の場
合、開口部26を打ち抜く場合と異なり、切断線に沿っ
て複合フィルムを上型と下型とによって容易に把持で
き、バリ発生なく切断することができる。この際に、上
型に細孔を形成し、複合フィルムから切り離されたター
ミナルテープを吸引し、リードフレームのステージに貼
着するようにしてもよい。
【0014】以上、説明してきた本実施例においては、
リードフレームのステージにリング状のターミナルテー
プを貼着する例を示したが、セラミックパッケージの場
合にも適用できる。また、図3に示すリング状のターミ
ナルテープを4片に分割し、矩形のステージの各辺に片
状のターミナルテープを貼着してもよい。
【0015】
【発明の効果】本発明によれば、打ち抜き面がシャープ
なターミナルテープを成形することができ、接着剤層に
因るバリも生しなくステージ上に半導体チップを水平に
搭載することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す金型の断面図である。
【図2】本発明によって開口された開口部の状態を示す
部分断面図である。
【図3】ターミナルテープが貼着されたリードフレーム
の正面図である。
【図4】ターミナルテープを説明するための説明図であ
る。
【図5】ターミナルテープの成形に使用される複合フィ
ルムを示す断面図である。
【図6】複合フィルムに開口部を開口する従来の金型を
示す断面図である。
【図7】バリが発生した開口部の状態を示す断面図であ
る。
【符号の説明】
10 金型 12 上型 14 下型 16 ポンチ 18 絶縁フィルム 20 接着剤層 22 中継導体パターン 24 突起部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ステージ上に搭載される半導体チップの
    電極とリードフレーム等のリード端子との間を中継する
    中継導体パターンが形成されたターミナルテープを、絶
    縁フィルムの一面に前記中継導体パターンが形成され且
    つ他面に接着剤層が形成された複合フィルムの所定個所
    を金型で打ち抜いて形成する際に、 該中継導体パターンと打ち抜き部分との間に狭隘部が形
    成された複合フィルムを金型の上型と下型との間に把持
    したときに、前記中継導体パターンが上型に当接しない
    ように、前記中継導体パターンを上型に形成した凹溝内
    に収容し、 前記狭隘部を上型の下面と下型の上面との間に把持しつ
    つ、前記打ち抜き部分を中継導体パターンが形成された
    面側からポンチで打ち抜くことを特徴とするターミナル
    テープの打ち抜き方法。
  2. 【請求項2】 ステージ上に搭載される半導体チップの
    電極とリードフレーム等のリード端子との間を中継する
    中継導体パターンが形成されたターミナルテープを、絶
    縁フィルムの一面に前記中継導体パターンが形成され且
    つ他面に接着剤層が形成された複合フィルムを上型と
    下型とによって把持してポンチにより打ち抜いて成形す
    る打ち抜き金型において、 該中継導体パターンと打ち抜き部分との間に狭隘部が形
    成された複合フィルムを上型と下型との間に把持したと
    きに、前記中継導体パターンが上型に当接しないよう
    に、前記中継導体パターンを収容する凹溝が形成された
    上型と、 前記狭隘部を上型の下面と下型の上面との間に把持し
    て、前記打ち抜き部分を中継導体パターンが形成された
    面側から打ち抜くポンチとを具備することを特徴とする
    ターミナルテープの打ち抜き金型。
JP20031392A 1992-07-04 1992-07-04 ターミナルテープの打ち抜き方法及びその打ち抜き金型 Expired - Fee Related JP3255715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20031392A JP3255715B2 (ja) 1992-07-04 1992-07-04 ターミナルテープの打ち抜き方法及びその打ち抜き金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20031392A JP3255715B2 (ja) 1992-07-04 1992-07-04 ターミナルテープの打ち抜き方法及びその打ち抜き金型

Publications (2)

Publication Number Publication Date
JPH0621160A JPH0621160A (ja) 1994-01-28
JP3255715B2 true JP3255715B2 (ja) 2002-02-12

Family

ID=16422237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20031392A Expired - Fee Related JP3255715B2 (ja) 1992-07-04 1992-07-04 ターミナルテープの打ち抜き方法及びその打ち抜き金型

Country Status (1)

Country Link
JP (1) JP3255715B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145078A (zh) * 1994-04-08 1997-03-12 旭化成工业株式会社 具有末端羟基的聚碳酸酯的制法

Also Published As

Publication number Publication date
JPH0621160A (ja) 1994-01-28

Similar Documents

Publication Publication Date Title
JP3292723B2 (ja) 半導体パッケージ及びその製造方法
JP3255715B2 (ja) ターミナルテープの打ち抜き方法及びその打ち抜き金型
JP4889169B2 (ja) 半導体装置およびその製造方法
JP2000228415A (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
JPH11251504A (ja) 電子部品及びその製造方法
KR100651788B1 (ko) Tbga 반도체 팩키지 제조 방법
US5854094A (en) Process for manufacturing metal plane support for multi-layer lead frames
CN110246820B (zh) 半导体芯片和处理半导体芯片的方法
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
TWI830321B (zh) 半導體封裝基板、製造其的方法和半導體封裝
JP3550491B2 (ja) インナーリード先端部細り防止パターン
JPS6050346B2 (ja) 半導体装置の製造方法
JPS6373547A (ja) 半導体装置のリ−ドフレ−ム
JP2006310537A (ja) 半導体装置
JPH11186344A (ja) デバイスホール内ダミーパターンの改善
JP3013609B2 (ja) 積層セラミック電子部品の製造方法
JPH1041344A (ja) 半導体装置用テープキャリア
JP2001358254A (ja) 半導体装置及びその製造方法
US7245026B2 (en) Configuration and method for contacting circuit structure
JP2001168484A (ja) 配線構体及びその形成法
JPH06163789A (ja) 半導体装置
JPH04154137A (ja) フィルムキャリヤーテープの製造方法
JPH11345822A (ja) 半導体装置の製造方法
JPH07273262A (ja) タイバ切断装置
JPS6362357A (ja) 半導体回路の配線方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees