JPS6362357A - 半導体回路の配線方法 - Google Patents
半導体回路の配線方法Info
- Publication number
- JPS6362357A JPS6362357A JP20816886A JP20816886A JPS6362357A JP S6362357 A JPS6362357 A JP S6362357A JP 20816886 A JP20816886 A JP 20816886A JP 20816886 A JP20816886 A JP 20816886A JP S6362357 A JPS6362357 A JP S6362357A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- wiring
- electrode wiring
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052801 chlorine Inorganic materials 0.000 abstract description 3
- 239000000460 chlorine Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000004020 conductor Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体回路の配線方法、特に積層構造を持つ配
線間の接触を得る半導体回路の配線方法に関する。
線間の接触を得る半導体回路の配線方法に関する。
従来、この種の配線は、例えば次のような方法で製作さ
れていた。
れていた。
第３図は従来の半導体回路の配線方法の一例を工程順に
示す断面を含む斜視図である。
示す断面を含む斜視図である。
同図において（ａ＞に示すように、半導体基板上の５ｉ
０２絶縁膜５表面上の第１の電極配線のＡｅ電極１上に
５ｉ０２絶縁膜２を形成し平坦化を行う。
０２絶縁膜５表面上の第１の電極配線のＡｅ電極１上に
５ｉ０２絶縁膜２を形成し平坦化を行う。
次に（ｂ）に示すように、フォトレジスト法によりレジ
スト３を所望の形状に開口しＳｉＯ□絶縁膜２を露出さ
せる。
スト３を所望の形状に開口しＳｉＯ□絶縁膜２を露出さ
せる。
次に（ｃ）に示すように、ＳｉＯ□絶縁膜２をエツチン
グにより除去してＡｌ電極１の表面を露出させレジスト
３を除去する。
グにより除去してＡｌ電極１の表面を露出させレジスト
３を除去する。
最後に（ｄ）に示すように、第２の電極配線のＡＩ！電
極４を蒸着してＡＩ！電極１とＡｌ！電極４との接触を
得る。
極４を蒸着してＡＩ！電極１とＡｌ！電極４との接触を
得る。
上述した従来の製造方法による半導体回路は、５ｉ０２
絶縁膜２の段差部で被覆性が悪＜、Ａｌ電極４が切れる
おそれがあるので、厚い絶縁層が形成できないという欠
点があり、また配線間隔を小さくし配線を細くするにつ
れて絶縁膜２への微細な開口作業が困難になるという欠
点がある。
絶縁膜２の段差部で被覆性が悪＜、Ａｌ電極４が切れる
おそれがあるので、厚い絶縁層が形成できないという欠
点があり、また配線間隔を小さくし配線を細くするにつ
れて絶縁膜２への微細な開口作業が困難になるという欠
点がある。
本発明の目的は、上記の欠点を除去すべくフォトレジス
ト法による絶縁膜の開口を行わずに第１の電極配線と第
２の電極配線との有効な接触を得ることができる半導体
回路の配線方法を提供することにある。
ト法による絶縁膜の開口を行わずに第１の電極配線と第
２の電極配線との有効な接触を得ることができる半導体
回路の配線方法を提供することにある。
本発明の半導体回路の配線方法は、半導体基板表面ある
いはこの半導体基板上の第１の絶縁膜表面に形成された
第１の電極配線とこの第１の電極配線を含む前記半導体
基板表面あるいは前記第１の絶縁膜表面上の第２の絶縁
膜表面上に形成された第２の電極配線との間で導通を得
るべき金属導通領域を少なくとも一部に残して前記第１
の電極配線を形成する第１の工程と、前記半導体基板表
面あるいは第１の絶縁膜上及び前記第１の電極配線上に
前記第２の絶縁膜を形成せしめ該第１の電極配線の前記
金属導通領域の金属表面を露出した後少なくともこの露
出金属表面の一部と接触するように前記第２の電極配線
を形成する第２の工程を含んでいる。
いはこの半導体基板上の第１の絶縁膜表面に形成された
第１の電極配線とこの第１の電極配線を含む前記半導体
基板表面あるいは前記第１の絶縁膜表面上の第２の絶縁
膜表面上に形成された第２の電極配線との間で導通を得
るべき金属導通領域を少なくとも一部に残して前記第１
の電極配線を形成する第１の工程と、前記半導体基板表
面あるいは第１の絶縁膜上及び前記第１の電極配線上に
前記第２の絶縁膜を形成せしめ該第１の電極配線の前記
金属導通領域の金属表面を露出した後少なくともこの露
出金属表面の一部と接触するように前記第２の電極配線
を形成する第２の工程を含んでいる。
次に、本発明について図面を参照して説明する。
第１図は本発明の半導体回路の配線方法の第１の実施例
を工程順に示す断面を含む斜視図である。
を工程順に示す断面を含む斜視図である。
まず（ａ）に示すように、半導体基板上の第１の絶縁膜
の５ｉ０２絶縁膜５表面に第１の電極配線となるＡｌ電
極１を１．５μｍの厚さに形成し、そのＡｌ電極１表面
上の次層、すなわち第２の電極配線と接触させたい部分
にレジスト３を形成する。
の５ｉ０２絶縁膜５表面に第１の電極配線となるＡｌ電
極１を１．５μｍの厚さに形成し、そのＡｌ電極１表面
上の次層、すなわち第２の電極配線と接触させたい部分
にレジスト３を形成する。
次に（ｂ）に示すように、塩素系のドライエッチにより
Ａｌ電極１を０．９μｍエツチングしてレジスト３を除
去する。従ってＡｌ電極１の厚さはレジスト３がかぶさ
っていた部分のみ１．５μｍであり、その他の部分は０
．６μｍとなる。
Ａｌ電極１を０．９μｍエツチングしてレジスト３を除
去する。従ってＡｌ電極１の厚さはレジスト３がかぶさ
っていた部分のみ１．５μｍであり、その他の部分は０
．６μｍとなる。
次に（ｃ）に示すように、全面に第２の絶縁膜のＳｉＯ
□絶縁膜２を１．５μｍ以上形成する。
□絶縁膜２を１．５μｍ以上形成する。
次に（ｄ）に示すように、平坦化技術を用いて５ｉ０２
絶縁膜２のエツチングを行い、Ａｌ電極１の第２の電極
配線と接触させたい部分の表面（金属導通領域）ｌａを
露出させる。ここで５ｉ０２絶縁膜２は１．５μｍか、
あるいは１．５μｍよりわずかに薄くなるように残す。
絶縁膜２のエツチングを行い、Ａｌ電極１の第２の電極
配線と接触させたい部分の表面（金属導通領域）ｌａを
露出させる。ここで５ｉ０２絶縁膜２は１．５μｍか、
あるいは１．５μｍよりわずかに薄くなるように残す。
次に、（ｅ）に示すように、第２の電極配線のＡ２電極
４を金属導通領域１ａと接触するように形成する。
４を金属導通領域１ａと接触するように形成する。
最後に（ｆ）に示すように、ＳｉＯ□絶縁膜６を全表面
に形成する。
に形成する。
次に、第２図は本発明の半導体回路の配線方法の第２の
実施例を工程順に示す断面を含む斜視図である。
実施例を工程順に示す断面を含む斜視図である。
まず（ａ＞に示すように、半導体基板上の５ｉ０２絶縁
膜５の全表面にＡ！！層１′を１．５μｍの厚さに形成
し、そのＡ！！層１′表面上の次層の配線と接触させた
い部分（金属導通領域）にレジスト３を形成する。
膜５の全表面にＡ！！層１′を１．５μｍの厚さに形成
し、そのＡ！！層１′表面上の次層の配線と接触させた
い部分（金属導通領域）にレジスト３を形成する。
次に（ｂ）に示すように、塩素系のドライエッチにより
Ａｅ層１．′を０．９μｍエツチングしてレジスト３を
除去する。従って、ＡＪ？層１′の厚さはレジスト３が
かぶさっていた部分のみ１．５μｍであり、その他の部
分は０．６μｍとなる。
Ａｅ層１．′を０．９μｍエツチングしてレジスト３を
除去する。従って、ＡＪ？層１′の厚さはレジスト３が
かぶさっていた部分のみ１．５μｍであり、その他の部
分は０．６μｍとなる。
次に（ｃ）に示すように、Ａｅ層１′表面上のＡｅ電極
を形成したい部分にレジストアを形成する。
を形成したい部分にレジストアを形成する。
次に（ｄ）に示すように、塩素系のドライエッチにより
レジスト７がかぶさっている部分を除いて５ｉ０２絶縁
膜５が全面露出するまでＡＩ！層１′をエツチングして
レジストアを除去する。これによって第１の実施例にお
ける第１図（ｂ）に示したものと同じものが得られる。
レジスト７がかぶさっている部分を除いて５ｉ０２絶縁
膜５が全面露出するまでＡＩ！層１′をエツチングして
レジストアを除去する。これによって第１の実施例にお
ける第１図（ｂ）に示したものと同じものが得られる。
従って、その後の工程は第１図（ｃ）〜（ｆ）と同じ工
程をとればよい。
程をとればよい。
なお、第１及び第２の実施例では第１．第２の電極配線
材料としてＡｅを示したが、これに限定されるものでは
なく、半導体装置の配線材として使用される他の金属に
も本発明を適用できる。
材料としてＡｅを示したが、これに限定されるものでは
なく、半導体装置の配線材として使用される他の金属に
も本発明を適用できる。
以上説明したように本発明は、絶縁膜の開口を行わずに
第１．第２の電極配線間の接触を行うことができる。従
って、絶縁層を厚く形成することが可能であり、配線を
ほぼ平坦に形成することも可能であるため段差部で配線
が切れることもない。また配線間隔を小さくすることが
でき、配線を微細化することも可能である。さらに、こ
の方法を用いて多層の電極配線を行うことも可能である
など大きな効果がある。
第１．第２の電極配線間の接触を行うことができる。従
って、絶縁層を厚く形成することが可能であり、配線を
ほぼ平坦に形成することも可能であるため段差部で配線
が切れることもない。また配線間隔を小さくすることが
でき、配線を微細化することも可能である。さらに、こ
の方法を用いて多層の電極配線を行うことも可能である
など大きな効果がある。
第１図、第２図はそれぞれ本発明の半導体回路の配線方
法の第１．第２の実施例を工程順に示す断面を含む斜視
図、第３図は従来の半導体回路の配線方法の一例を工程
順に示す断面を含む斜視図である。 １．４・・・Ａｅ電極、１′・・・Ａ２層、１ａ・・・
金属導通領域、２，５．６・・・５ｉ０２絶縁膜、３，
７・・・レジスト。 ＄ ｆ 図 （ｅλ （Ｃ） （ヂλ第
２図 （２）（Ｃ２ し＞−スト
法の第１．第２の実施例を工程順に示す断面を含む斜視
図、第３図は従来の半導体回路の配線方法の一例を工程
順に示す断面を含む斜視図である。 １．４・・・Ａｅ電極、１′・・・Ａ２層、１ａ・・・
金属導通領域、２，５．６・・・５ｉ０２絶縁膜、３，
７・・・レジスト。 ＄ ｆ 図 （ｅλ （Ｃ） （ヂλ第
２図 （２）（Ｃ２ し＞−スト
Claims (1)
- 半導体基板表面あるいはこの半導体基板上の第１の絶縁
膜表面に形成された第１の電極配線とこの第１の電極配
線を含む前記半導体基板表面あるいは前記第１の絶縁膜
表面上の第２の絶縁膜表面上に形成された第２の電極配
線との間で導通を得るべき金属導通領域を少なくとも一
部に残して前記第１の電極配線を形成する第１の工程と
、前記半導体基板表面あるいは第１の絶縁膜上及び前記
第１の電極配線上に前記第２の絶縁膜を形成せしめ該第
１の電極配線の前記金属導通領域の金属表面を露出した
後少なくともこの露出金属表面の一部と接触するように
前記第２の電極配線を形成する第２の工程とを含むこと
を特徴とする半導体回路の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20816886A JPS6362357A (ja) | 1986-09-03 | 1986-09-03 | 半導体回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20816886A JPS6362357A (ja) | 1986-09-03 | 1986-09-03 | 半導体回路の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362357A true JPS6362357A (ja) | 1988-03-18 |
Family
ID=16551781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20816886A Pending JPS6362357A (ja) | 1986-09-03 | 1986-09-03 | 半導体回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362357A (ja) |
-
1986
- 1986-09-03 JP JP20816886A patent/JPS6362357A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4650543A (en) | Method of forming electrode pattern of semiconductor device | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JPS6362357A (ja) | 半導体回路の配線方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS61208849A (ja) | 半導体装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH01248642A (ja) | 半導体装置の製造方法 | |
| JPS63181449A (ja) | 半導体装置 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH01223747A (ja) | 半導体装置の製造方法 |