JP3251069B2 - 半導体装置の検査方法および検査装置 - Google Patents
半導体装置の検査方法および検査装置Info
- Publication number
- JP3251069B2 JP3251069B2 JP27708292A JP27708292A JP3251069B2 JP 3251069 B2 JP3251069 B2 JP 3251069B2 JP 27708292 A JP27708292 A JP 27708292A JP 27708292 A JP27708292 A JP 27708292A JP 3251069 B2 JP3251069 B2 JP 3251069B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- group
- station
- devices
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数のステーションで
直流検査群及び機能検査群を行うようにした半導体装置
の検査方法および検査装置の改良に関する。
直流検査群及び機能検査群を行うようにした半導体装置
の検査方法および検査装置の改良に関する。
【０００２】
【従来の技術】従来より、半導体装置の検査方法とし
て、複数のステーションで、複数のデバイスに対して直
流検査（以下、ＤＣ(Direct Current)テストという）群
と機能検査（以下、ファンクションテストという）群と
を同時測定するようにしたものがある。
て、複数のステーションで、複数のデバイスに対して直
流検査（以下、ＤＣ(Direct Current)テストという）群
と機能検査（以下、ファンクションテストという）群と
を同時測定するようにしたものがある。
【０００３】図２はそのような半導体装置の検査方法の
例を示し、ステーション１とステーション２の２ステー
ションを備え、それぞれのステーションで４つのデバイ
ス、つまり合計８つのデバイスを同時に検査するように
した例である。ここで、ＤＣテスト群は例えばスタンバ
イ電流やオペレーティング電流などの検査からなり、そ
の検査時間は５秒程度である。また、ファンクションテ
スト群は、例えばメモリーデバイスでは様々なタイミン
グによるメモリーセルのパターン検査からなり検査時間
は４５秒程度である。図２において、D1-1〜D2-24 はデ
バイス、Ｐは検査の合格(PASS)、Ｆは検査の不合格(FAI
L)を示している。このような検査方法では、ステーショ
ン１又はステーション２の８つのデバイスうち少なくと
も１つのデバイスでもＤＣテスト群が合格であると、す
ぐにその合格したデバイスに対してファンクションテス
ト群を行い、すべてのデバイスが不良の時のみ、ファン
クションテスト群を省略してデバイスの更新を行うこと
になる（同図のデバイスD1-9〜D1-12 及びD2-9〜D2-12
）。そして、図２のようなＤＣテスト群とファンクシ
ョンテスト群の結果を生じた場合、全デバイスD1-1〜D2
-24 に対する検査時間は例えば２５５秒程度となる。
例を示し、ステーション１とステーション２の２ステー
ションを備え、それぞれのステーションで４つのデバイ
ス、つまり合計８つのデバイスを同時に検査するように
した例である。ここで、ＤＣテスト群は例えばスタンバ
イ電流やオペレーティング電流などの検査からなり、そ
の検査時間は５秒程度である。また、ファンクションテ
スト群は、例えばメモリーデバイスでは様々なタイミン
グによるメモリーセルのパターン検査からなり検査時間
は４５秒程度である。図２において、D1-1〜D2-24 はデ
バイス、Ｐは検査の合格(PASS)、Ｆは検査の不合格(FAI
L)を示している。このような検査方法では、ステーショ
ン１又はステーション２の８つのデバイスうち少なくと
も１つのデバイスでもＤＣテスト群が合格であると、す
ぐにその合格したデバイスに対してファンクションテス
ト群を行い、すべてのデバイスが不良の時のみ、ファン
クションテスト群を省略してデバイスの更新を行うこと
になる（同図のデバイスD1-9〜D1-12 及びD2-9〜D2-12
）。そして、図２のようなＤＣテスト群とファンクシ
ョンテスト群の結果を生じた場合、全デバイスD1-1〜D2
-24 に対する検査時間は例えば２５５秒程度となる。
【０００４】
【発明が解決しようとする課題】ところで、最近、半導
体装置の利用が高まりその機能も複雑になっていること
から、半導体装置の製造時における検査時間が長くな
り、この検査時間の増大がコストアップの大きな要因と
なっている。
体装置の利用が高まりその機能も複雑になっていること
から、半導体装置の製造時における検査時間が長くな
り、この検査時間の増大がコストアップの大きな要因と
なっている。
【０００５】しかしながら、このような従来の半導体装
置の検査方法であると、例えば図２におけるデバイスD2
-5〜D2-8のようにステーション２の４つのデバイスがす
べてＤＣテスト群で不合格となっても、ステーション１
のデバイスD1-5、D1-7、D1-8がＤＣテスト群で合格であ
れば、そのままファンクションテスト群に進むことにな
る。したがって、この間ステーション２では検査の対象
となるデバイスがないのに、ステーション１と同時に検
査時間の長いファンクションテスト群を行うことにな
り、全体として検査効率が悪いという問題があった。
置の検査方法であると、例えば図２におけるデバイスD2
-5〜D2-8のようにステーション２の４つのデバイスがす
べてＤＣテスト群で不合格となっても、ステーション１
のデバイスD1-5、D1-7、D1-8がＤＣテスト群で合格であ
れば、そのままファンクションテスト群に進むことにな
る。したがって、この間ステーション２では検査の対象
となるデバイスがないのに、ステーション１と同時に検
査時間の長いファンクションテスト群を行うことにな
り、全体として検査効率が悪いという問題があった。
【０００６】本発明は、直流検査（ＤＣテスト）群と機
能検査（ファンクションテスト）群との検査時間に著し
い相違がある点に着目してなされたものであり、その目
的は、検査時間の長い機能検査群の回数を可及的に減ず
る手段を講ずることにより、全体としての検査時間を低
減し、もって、コストの低減を図ることにある。
能検査（ファンクションテスト）群との検査時間に著し
い相違がある点に着目してなされたものであり、その目
的は、検査時間の長い機能検査群の回数を可及的に減ず
る手段を講ずることにより、全体としての検査時間を低
減し、もって、コストの低減を図ることにある。
【０００７】上記目的を達成するため、請求項１の発明
の講じた手段は、図１に示すように、各々複数のデバイ
スを収容する複数の検査用ステーションで、各々複数個
のデバイスに対する同時検査を直流検査群及び機能検査
群について上記直流検査群から順に行うようにした半導
体装置の検査方法であって、上記直流検査群を実行した
結果、上記複数の検査用ステーションのうち一の検査用
ステーションに属するすべてのデバイスが不良であると
き、当該検査用ステーションに属するすべてのデバイス
を次の新しいデバイスと置き換えて当該検査用ステーシ
ョンでのみ上記直流検査群を行い、当該検査用ステーシ
ョンにおいて少なくとも１個のデバイスが直流検査群を
合格した後に、各検査用ステーションにおける機能検査
群を行うようにしたものである。
の講じた手段は、図１に示すように、各々複数のデバイ
スを収容する複数の検査用ステーションで、各々複数個
のデバイスに対する同時検査を直流検査群及び機能検査
群について上記直流検査群から順に行うようにした半導
体装置の検査方法であって、上記直流検査群を実行した
結果、上記複数の検査用ステーションのうち一の検査用
ステーションに属するすべてのデバイスが不良であると
き、当該検査用ステーションに属するすべてのデバイス
を次の新しいデバイスと置き換えて当該検査用ステーシ
ョンでのみ上記直流検査群を行い、当該検査用ステーシ
ョンにおいて少なくとも１個のデバイスが直流検査群を
合格した後に、各検査用ステーションにおける機能検査
群を行うようにしたものである。
【０００８】請求項２の発明の講じた手段は、各々複数
のデバイスを収容する複数の検査用ステーションと、該
各検査用ステーションで各デバイスに対する同時検査を
直流検査群及び機能検査群について上記直流検査群から
順に行うように制御する通常検査制御手段とを備えた半
導体装置の検査装置において、上記直流検査群を実行し
た結果、上記複数の検査用ステーションのうち一の検査
用ステーションに属するすべてのデバイスが不良である
とき、上記通常検査制御手段の制御を強制的に停止さ
せ、当該検査用ステーションに属するすべてのデバイス
を次の新しいデバイスと置き換えて当該検査用ステーシ
ョンでのみ上記直流検査群を行う単独直流検査手段と、
該単独直流検査手段による検査で、当該検査用ステーシ
ョンにおいて少なくとも１個のデバイスが直流検査群を
合格したときには、上記通常検査制御手段の制御に復帰
させる復帰手段とを設ける構成としたものである。
のデバイスを収容する複数の検査用ステーションと、該
各検査用ステーションで各デバイスに対する同時検査を
直流検査群及び機能検査群について上記直流検査群から
順に行うように制御する通常検査制御手段とを備えた半
導体装置の検査装置において、上記直流検査群を実行し
た結果、上記複数の検査用ステーションのうち一の検査
用ステーションに属するすべてのデバイスが不良である
とき、上記通常検査制御手段の制御を強制的に停止さ
せ、当該検査用ステーションに属するすべてのデバイス
を次の新しいデバイスと置き換えて当該検査用ステーシ
ョンでのみ上記直流検査群を行う単独直流検査手段と、
該単独直流検査手段による検査で、当該検査用ステーシ
ョンにおいて少なくとも１個のデバイスが直流検査群を
合格したときには、上記通常検査制御手段の制御に復帰
させる復帰手段とを設ける構成としたものである。
【０００９】そして、上記直流検査群を実行した結果、
上記複数のステーションのうち一のステーションに属す
る複数個のデバイスすべてが不良であるとき、上記通常
検査制御手段の制御を強制的に停止させ、当該ステーシ
ョンに属する複数個のデバイスをすべて次の新しいデバ
イスと置き換えて当該ステーションでのみ上記直流検査
群を行う単独直流検査手段と、該単独直流検査手段によ
る検査で、当該ステーションにおいて少なくとも１個の
デバイスが直流検査群を合格したときには、上記通常検
査制御手段の制御に復帰させる復帰手段とを設ける構成
としたものである。
上記複数のステーションのうち一のステーションに属す
る複数個のデバイスすべてが不良であるとき、上記通常
検査制御手段の制御を強制的に停止させ、当該ステーシ
ョンに属する複数個のデバイスをすべて次の新しいデバ
イスと置き換えて当該ステーションでのみ上記直流検査
群を行う単独直流検査手段と、該単独直流検査手段によ
る検査で、当該ステーションにおいて少なくとも１個の
デバイスが直流検査群を合格したときには、上記通常検
査制御手段の制御に復帰させる復帰手段とを設ける構成
としたものである。
【００１０】
【作用】したがって、請求項１または２の発明では、検
査時間の短い直流検査群を単独のステーションで行う回
数は増大するものの、単独のステーションで機能検査群
を行う状態がなくなり、その結果、全体として、検査時
間の長い機能検査群を行う回数が低減する。したがっ
て、単に各ステーションで同時に直流検査と機能検査と
を順に行うのに比較して、同じ検査結果を生じるような
デバイスについての総検査時間が低減することになる。
査時間の短い直流検査群を単独のステーションで行う回
数は増大するものの、単独のステーションで機能検査群
を行う状態がなくなり、その結果、全体として、検査時
間の長い機能検査群を行う回数が低減する。したがっ
て、単に各ステーションで同時に直流検査と機能検査と
を順に行うのに比較して、同じ検査結果を生じるような
デバイスについての総検査時間が低減することになる。
【００１１】
【実施例】以下、本発明の実施例について、図１を参照
しながら説明する。
しながら説明する。
【００１２】図１は、従来例と同様にステーション１と
ステーション２の２ステーションで、それぞれのステー
ションで４つのデバイス、合計８つのデバイスを同時に
検査できる同時測定検査の手順を示すものである。ま
た、１つのデバイスに対する検査はＤＣテスト群とファ
ンクションテスト群から構成されている。例えばＤＣテ
スト群はスタンバイ電流やオペレーティング電流などの
検査からなり検査時間は５秒程度である。ファンクショ
ンテスト群は例えばメモリーデバイスでは様々なタイミ
ングによるメモリーセルのパターン検査からなり検査時
間は４５秒程度である。図１でD1-1〜D2-24 はデバイ
ス、Ｐは検査の合格(PASS)、Ｆは検査の不合格(FAIL)を
示している。そして、基本的には、各検査群を各ステー
ションで同時にかつＤＣテスト群から順に行うように制
御される。この制御により、請求項２の発明にいう通常
検査制御手段が構成されている。
ステーション２の２ステーションで、それぞれのステー
ションで４つのデバイス、合計８つのデバイスを同時に
検査できる同時測定検査の手順を示すものである。ま
た、１つのデバイスに対する検査はＤＣテスト群とファ
ンクションテスト群から構成されている。例えばＤＣテ
スト群はスタンバイ電流やオペレーティング電流などの
検査からなり検査時間は５秒程度である。ファンクショ
ンテスト群は例えばメモリーデバイスでは様々なタイミ
ングによるメモリーセルのパターン検査からなり検査時
間は４５秒程度である。図１でD1-1〜D2-24 はデバイ
ス、Ｐは検査の合格(PASS)、Ｆは検査の不合格(FAIL)を
示している。そして、基本的には、各検査群を各ステー
ションで同時にかつＤＣテスト群から順に行うように制
御される。この制御により、請求項２の発明にいう通常
検査制御手段が構成されている。
【００１３】ここで、本発明の特徴として、ステーショ
ン１またはステーション２のうち、あるステーションの
４つのデバイスがＤＣテスト群ですべて不合格となる
と、そのステーションの４つのデバイスをすべて新しい
次のデバイスに置き換えた後にＤＣテスト群を行う。例
えば、図１において、デバイスがD2-5〜D2-8はＤＣテス
ト群ですべて不合格であるため、新しい次のデバイスD9
-5〜D2-12 に置き換えた後にＤＣテスト群を行う。この
制御により、請求項２の発明にいう単独直流検査手段が
構成されている。
ン１またはステーション２のうち、あるステーションの
４つのデバイスがＤＣテスト群ですべて不合格となる
と、そのステーションの４つのデバイスをすべて新しい
次のデバイスに置き換えた後にＤＣテスト群を行う。例
えば、図１において、デバイスがD2-5〜D2-8はＤＣテス
ト群ですべて不合格であるため、新しい次のデバイスD9
-5〜D2-12 に置き換えた後にＤＣテスト群を行う。この
制御により、請求項２の発明にいう単独直流検査手段が
構成されている。
【００１４】次に、そのステーションの４つのデバイス
のうち少なくとも１つのデバイスが合格であれば、もう
一方のステーションと同時に２ステーションでファンク
ションテスト群の同時測定検査を行う。つまり、図１に
おいて、デバイスD2-9〜D2-12 はＤＣテスト群ですべて
不合格であるため、新しい次のデバイスD9-13 〜D2-16
に置き換えた後にＤＣテスト群を行って、ここで、デバ
イスD2-13 、D2-15 、D2-16 がＤＣテスト群で合格であ
るため、ステーション１のデバイスD1-5、D1-7、D1-8と
共にファンクションテスト群を同時に行う。すなわち、
この時点で通常検査制御手段の制御に復帰することにな
り、この制御により請求項２の発明にいう復帰手段が構
成されている。
のうち少なくとも１つのデバイスが合格であれば、もう
一方のステーションと同時に２ステーションでファンク
ションテスト群の同時測定検査を行う。つまり、図１に
おいて、デバイスD2-9〜D2-12 はＤＣテスト群ですべて
不合格であるため、新しい次のデバイスD9-13 〜D2-16
に置き換えた後にＤＣテスト群を行って、ここで、デバ
イスD2-13 、D2-15 、D2-16 がＤＣテスト群で合格であ
るため、ステーション１のデバイスD1-5、D1-7、D1-8と
共にファンクションテスト群を同時に行う。すなわち、
この時点で通常検査制御手段の制御に復帰することにな
り、この制御により請求項２の発明にいう復帰手段が構
成されている。
【００１５】したがって、上記実施例では、検査時間の
短いＤＣテスト群を単独のステーションで行う回数は増
大するものの、単独のステーションでファンクションテ
スト群を行う状態がなくなり、その結果、検査時間の長
いファンクションテスト群の回数が低減する。例えば、
上記実施例の図１に示すような検査結果を生じた場合、
全デバイスD1-1〜D2-24 に対する総検査時間は２２０秒
となる。これは、同じ検査結果を生じている従来例（図
２参照）と比較して、２２０／２５５＝８６．３％であ
り、１３．７％の検査効率の向上となっている。
短いＤＣテスト群を単独のステーションで行う回数は増
大するものの、単独のステーションでファンクションテ
スト群を行う状態がなくなり、その結果、検査時間の長
いファンクションテスト群の回数が低減する。例えば、
上記実施例の図１に示すような検査結果を生じた場合、
全デバイスD1-1〜D2-24 に対する総検査時間は２２０秒
となる。これは、同じ検査結果を生じている従来例（図
２参照）と比較して、２２０／２５５＝８６．３％であ
り、１３．７％の検査効率の向上となっている。
【００１６】よって、検査時間を低減することができ、
ひいては製造コストの低減を図ることができるのであ
る。
ひいては製造コストの低減を図ることができるのであ
る。
【００１７】なお、上記で示したような検査方法を制御
するためには、例えばメモリーテスター検査装置にその
機能をもたせて同時測定検査を行うようにすればよい。
するためには、例えばメモリーテスター検査装置にその
機能をもたせて同時測定検査を行うようにすればよい。
【００１８】
【発明の効果】以上説明したように、請求項１の発明に
よれば、複数の検査用ステーションで複数個のデバイス
に対して直流検査群及び機能検査群を同時にかつ順に行
うようにした半導体装置の検査方法として、上記直流検
査群を実行した結果、一の検査用ステーションに属する
すべてのデバイスが不良であるときには、その検査用ス
テーションに属するデバイスを更新して直流検査群を行
い、少なくとも１個のデバイスが合格した後に、各検査
用ステーションにおける機能検査群を行うようにしたの
で、検査時間の長い機能検査群を単独で行うことなくそ
の回数を低減させて、検査時間を短縮することができ、
よって、検査コストの低減を図ることができる。
よれば、複数の検査用ステーションで複数個のデバイス
に対して直流検査群及び機能検査群を同時にかつ順に行
うようにした半導体装置の検査方法として、上記直流検
査群を実行した結果、一の検査用ステーションに属する
すべてのデバイスが不良であるときには、その検査用ス
テーションに属するデバイスを更新して直流検査群を行
い、少なくとも１個のデバイスが合格した後に、各検査
用ステーションにおける機能検査群を行うようにしたの
で、検査時間の長い機能検査群を単独で行うことなくそ
の回数を低減させて、検査時間を短縮することができ、
よって、検査コストの低減を図ることができる。
【００１９】請求項２の発明によれば、各々複数のデバ
イスを収容する複数の検査用ステーションを備え、各検
査用ステーションで各デバイスに対して直流検査群及び
機能検査群を同時にかつ順に行うよう通常制御するよう
にした半導体装置の検査装置として、直流検査群を実行
した結果、一の検査用ステーションに属するすべてのデ
バイスが不良であるとき、通常制御を強制的に停止さ
せ、その検査用ステーションに属するデバイスを更新し
て単独に直流検査群を行う一方、単独直流検査で少なく
とも１個のデバイスが合格したときには、通常制御に復
帰させるようにしたので、上記請求項１の発明と同様の
効果を得ることができる。
イスを収容する複数の検査用ステーションを備え、各検
査用ステーションで各デバイスに対して直流検査群及び
機能検査群を同時にかつ順に行うよう通常制御するよう
にした半導体装置の検査装置として、直流検査群を実行
した結果、一の検査用ステーションに属するすべてのデ
バイスが不良であるとき、通常制御を強制的に停止さ
せ、その検査用ステーションに属するデバイスを更新し
て単独に直流検査群を行う一方、単独直流検査で少なく
とも１個のデバイスが合格したときには、通常制御に復
帰させるようにしたので、上記請求項１の発明と同様の
効果を得ることができる。
【図１】本発明の実施例に係る半導体装置の検査方法を
示す図である。
示す図である。
【図２】従来の半導体装置の検査方法を示す図である。
D1-1〜D2-24 …デバイス Ｐ…検査の合格(PASS) Ｆ…検査の不合格(FAIL)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−71247（ＪＰ，Ａ) 特開 昭60−236240（ＪＰ，Ａ) 特開 平４−68549（ＪＰ，Ａ) 特開 平１−119772（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01R 31/26 H01L 21/82
Claims (2)
- 【請求項１】 各々複数のデバイスを収容する複数の検
査用ステーションで、各々複数個のデバイスに対する同
時検査を直流検査群及び機能検査群について上記直流検
査群から順に行うようにした半導体装置の検査方法であ
って、 上記直流検査群を実行した結果、上記複数の検査用ステ
ーションのうち一の検査用ステーションに属するすべて
のデバイスが不良であるとき、当該検査用ステーション
に属するすべてのデバイスを次の新しいデバイスと置き
換えて当該検査用ステーションでのみ上記直流検査群を
行い、 当該検査用ステーションにおいて少なくとも１個のデバ
イスが直流検査群を合格した後に、各検査用ステーショ
ンにおける機能検査群を行うことを特徴とする半導体装
置の検査方法。 - 【請求項２】 各々複数のデバイスを収容する複数の検
査用ステーションと、該各検査用ステーションで各デバ
イスに対する同時検査を直流検査群及び機能検査群につ
いて上記直流検査群から順に行うように制御する通常検
査制御手段とを備えた半導体装置の検査装置において、 上記直流検査群を実行した結果、上記複数の検査用ステ
ーションのうち一の検査用ステーションに属するすべて
のデバイスが不良であるとき、上記通常検査制御手段の
制御を強制的に停止させ、当該検査用ステーションに属
するすべてのデバイスを次の新しいデバイスと置き換え
て当該検査用ステーションでのみ上記直流検査群を行う
単独直流検査手段と、 該単独直流検査手段による検査で、当該検査用ステーシ
ョンにおいて少なくとも１個のデバイスが直流検査群を
合格したときには、上記通常検査制御手段の制御に復帰
させる復帰手段とを備えたことを特徴とする半導体装置
の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27708292A JP3251069B2 (ja) | 1992-10-15 | 1992-10-15 | 半導体装置の検査方法および検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27708292A JP3251069B2 (ja) | 1992-10-15 | 1992-10-15 | 半導体装置の検査方法および検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132375A JPH06132375A (ja) | 1994-05-13 |
| JP3251069B2 true JP3251069B2 (ja) | 2002-01-28 |
Family
ID=17578531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27708292A Expired - Fee Related JP3251069B2 (ja) | 1992-10-15 | 1992-10-15 | 半導体装置の検査方法および検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251069B2 (ja) |
-
1992
- 1992-10-15 JP JP27708292A patent/JP3251069B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132375A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040004482A1 (en) | Industrial inspection using combination of functional testing and structural inspection | |
| JPH0526985A (ja) | 半導体集積回路の測定方法 | |
| JP2644579B2 (ja) | 半導体素子の検査方法及び装置 | |
| KR0136054B1 (ko) | 피측정소자의 테스트방법 및 테스트시스템 | |
| Zorian | A universal testability strategy for multi-chip modules based on BIST and boundary-scan | |
| JP3251069B2 (ja) | 半導体装置の検査方法および検査装置 | |
| JPS63134943A (ja) | 半導体素子の試験装置 | |
| JPH0312099A (ja) | 直列データ伝送路を有する記録素子のテスト方法 | |
| Zhang et al. | Cost-driven optimization of coverage of combined built-in self-test/automated test equipment testing | |
| JP3040233B2 (ja) | 半導体装置の検査方法 | |
| JPS5967645A (ja) | 半導体装置の欠陥救済装置 | |
| JPS62140076A (ja) | 電子回路測定装置 | |
| JPH03154358A (ja) | 半導体ウエハのプロービングマシン | |
| WO2023120793A1 (ko) | 반도체 소자의 방사선 평가 방법, 및 반도체 소자의 방사선 평가 시스템 | |
| JPH01216548A (ja) | 半導体装置の不良解析装置 | |
| JPH02296346A (ja) | 半導体集積装置の検査方法 | |
| US20050122124A1 (en) | Semiconductor manufacturing device and semiconductor manufacturing method | |
| JPS58135972A (ja) | 集積回路の試験装置 | |
| JPH08204137A (ja) | 半導体装置及びバーンイン方法 | |
| JPH01239946A (ja) | 半導体集積回路のデープ・キャリア・パッケージ | |
| JPS592289A (ja) | メモリ構成要素 | |
| JPH01287449A (ja) | パターン欠陥検査装置 | |
| JPH02238645A (ja) | ウェハー | |
| JP2765855B2 (ja) | 半導体装置の検査方法 | |
| JPH0429350A (ja) | 半導体テスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| LAPS | Cancellation because of no payment of annual fees |