JP3250700B2 - 交流入力電源装置 - Google Patents
交流入力電源装置Info
- Publication number
- JP3250700B2 JP3250700B2 JP03472594A JP3472594A JP3250700B2 JP 3250700 B2 JP3250700 B2 JP 3250700B2 JP 03472594 A JP03472594 A JP 03472594A JP 3472594 A JP3472594 A JP 3472594A JP 3250700 B2 JP3250700 B2 JP 3250700B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- winding
- output
- circuit
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高入力力率と低出力リ
プルを実現する交流入力電源装置に関するものである。
プルを実現する交流入力電源装置に関するものである。
【０００２】
【従来の技術】図８は、高入力力率と低出力リプルを実
現する交流入力電源装置の従来の構成例を示すものであ
る。本従来例では、交流入力源１にダイオードよりなる
整流回路９を介して接続されるインダクタ１０１，スイ
ッチ素子１０２，ダイオード１０３，コンデンサ１０４
および第１の制御回路１０５より構成される第１の電力
変換回路１００において入力電流Ｉi を正弦波形に近似
させ高周波分を減少することによって入力の高力率化が
行われ、スイッチ素子２０１，２０２からなる部分回路
２０３、入力巻線２０４，出力巻線２０５を有するトラ
ンス２０６，ダイオード２０７，２０８，インダクタ２
０９およびコンデンサ２１０よりなる整流・平滑回路２
１１、および第２の制御回路２１２より構成される第２
の電力変換回路２００において、出力端子７に発生する
出力電圧の低リプル化が行われる。
現する交流入力電源装置の従来の構成例を示すものであ
る。本従来例では、交流入力源１にダイオードよりなる
整流回路９を介して接続されるインダクタ１０１，スイ
ッチ素子１０２，ダイオード１０３，コンデンサ１０４
および第１の制御回路１０５より構成される第１の電力
変換回路１００において入力電流Ｉi を正弦波形に近似
させ高周波分を減少することによって入力の高力率化が
行われ、スイッチ素子２０１，２０２からなる部分回路
２０３、入力巻線２０４，出力巻線２０５を有するトラ
ンス２０６，ダイオード２０７，２０８，インダクタ２
０９およびコンデンサ２１０よりなる整流・平滑回路２
１１、および第２の制御回路２１２より構成される第２
の電力変換回路２００において、出力端子７に発生する
出力電圧の低リプル化が行われる。
【０００３】
【発明が解決しようとする課題】本従来例によると、前
記２つの第１，第２の電力変換回路１００，２００によ
る縦続接続の構成であり、出力電力はすべて前記２つの
第１，第２の電力変換回路１００，２００を通過しなけ
ればならないため、装置の小型化や高効率化に制約があ
った。
記２つの第１，第２の電力変換回路１００，２００によ
る縦続接続の構成であり、出力電力はすべて前記２つの
第１，第２の電力変換回路１００，２００を通過しなけ
ればならないため、装置の小型化や高効率化に制約があ
った。
【０００４】本発明の目的は、上記の欠点を解決し、小
型で高効率な交流入力電源装置を提供することにある。
型で高効率な交流入力電源装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明にかかる請求項１
に記載の交流入力電源装置は、交流入力源に接続される
整流回路と、第１，第２の入力巻線と出力巻線とを有す
る２入力トランスと、前記２入力トランスの出力巻線に
接続された整流・平滑回路と、この整流・平滑回路に接
続された一対の出力端子と、一端が前記整流回路の一対
の出力端の一方に接続され、他端が前記第１の入力巻線
の両端間に接続された第１のインダクタと、前記整流回
路の出力端の他方と前記第１の入力巻線の片端との間に
接続された第１のスイッチ素子と、前記整流回路の出力
端の他方と前記第１の入力巻線の他端との間に接続され
た第２のスイッチ素子と、一端が前記第１のインダクタ
の他端に第１のダイオードを介して接続され、他端が前
記整流回路の出力端の他方に接続されたエネルギー蓄積
素子と、一端が前記エネルギー蓄積素子の一端に接続さ
れ、他端が前記第２の入力巻線の両端間に接続された第
２のインダクタと、前記エネルギー蓄積素子の他端と前
記第２の入力巻線の片端との間に接続された第３のスイ
ッチ素子と、前記エネルギー蓄積素子の他端と前記第２
の入力巻線の他端との間に接続された第４のスイッチ素
子と、前記交流入力源からの入力電流，入力電圧および
前記整流・平滑回路からの出力電圧を検出し、前記出力
電圧を一定とすべく前記交流入力源からの入力電力の一
部を前記エネルギー蓄積素子に充電するまたは前記エネ
ルギー蓄積素子からの放電により前記整流・平滑回路の
出力電力を補う回路接続となるように前記第１，第２，
第３，第４のスイッチ素子を制御する制御回路とにより
構成され、前記第３，第４のスイッチ素子が同時オフ期
間に、前記第２のインダクタのコアに巻かれた巻線に第
２のダイオードを介して前記エネルギー蓄積素子の電圧
あるいは前記整流・平滑回路の出力電圧を印加するよう
にしたことを特徴とするものである。
に記載の交流入力電源装置は、交流入力源に接続される
整流回路と、第１，第２の入力巻線と出力巻線とを有す
る２入力トランスと、前記２入力トランスの出力巻線に
接続された整流・平滑回路と、この整流・平滑回路に接
続された一対の出力端子と、一端が前記整流回路の一対
の出力端の一方に接続され、他端が前記第１の入力巻線
の両端間に接続された第１のインダクタと、前記整流回
路の出力端の他方と前記第１の入力巻線の片端との間に
接続された第１のスイッチ素子と、前記整流回路の出力
端の他方と前記第１の入力巻線の他端との間に接続され
た第２のスイッチ素子と、一端が前記第１のインダクタ
の他端に第１のダイオードを介して接続され、他端が前
記整流回路の出力端の他方に接続されたエネルギー蓄積
素子と、一端が前記エネルギー蓄積素子の一端に接続さ
れ、他端が前記第２の入力巻線の両端間に接続された第
２のインダクタと、前記エネルギー蓄積素子の他端と前
記第２の入力巻線の片端との間に接続された第３のスイ
ッチ素子と、前記エネルギー蓄積素子の他端と前記第２
の入力巻線の他端との間に接続された第４のスイッチ素
子と、前記交流入力源からの入力電流，入力電圧および
前記整流・平滑回路からの出力電圧を検出し、前記出力
電圧を一定とすべく前記交流入力源からの入力電力の一
部を前記エネルギー蓄積素子に充電するまたは前記エネ
ルギー蓄積素子からの放電により前記整流・平滑回路の
出力電力を補う回路接続となるように前記第１，第２，
第３，第４のスイッチ素子を制御する制御回路とにより
構成され、前記第３，第４のスイッチ素子が同時オフ期
間に、前記第２のインダクタのコアに巻かれた巻線に第
２のダイオードを介して前記エネルギー蓄積素子の電圧
あるいは前記整流・平滑回路の出力電圧を印加するよう
にしたことを特徴とするものである。
【０００６】また、請求項２に記載の交流入力電源装置
は、交流入力源に接続される整流回路と、第１，第２の
入力巻線と出力巻線とを有する２入力トランスと、前記
２入力トランスの出力巻線に接続された整流・平滑回路
と、この整流・平滑回路に接続された一対の出力端子
と、一端が前記整流回路の一対の出力端子の一方に接続
され、他端が前記第１の入力巻線の片端に接続された第
１のインダクタと、前記整流回路の出力端の他方と前記
第１の入力巻線の片端との間に接続された第１のスイッ
チ素子と、前記整流回路の出力端の他方と前記第１の入
力巻線の他端との間に接続された第２のスイッチ素子
と、一端が前記第１のインダクタの他端に第１のダイオ
ードを介して接続されるとともに前記第２の入力巻線の
片端に接続され、他端が前記整流回路の出力端の他方に
接続されたエネルギー蓄積素子と、前記エネルギー蓄積
素子の他端と前記第２の入力巻線の他端との間に接続さ
れた第３のスイッチ素子と、前記交流入力源からの入力
電流，入力電圧および前記整流・平滑回路からの出力電
圧を検出し、前記出力電圧を一定とすべく前記交流入力
源からの入力電力の一部を前記エネルギー蓄積素子に充
電するまたは前記エネルギー蓄積素子からの放電により
前記整流・平滑回路の出力電力を補う回路接続となるよ
うに前記第１，第２，第３のスイッチ素子を制御する制
御回路と、により構成されたことを特徴とするものであ
る。
は、交流入力源に接続される整流回路と、第１，第２の
入力巻線と出力巻線とを有する２入力トランスと、前記
２入力トランスの出力巻線に接続された整流・平滑回路
と、この整流・平滑回路に接続された一対の出力端子
と、一端が前記整流回路の一対の出力端子の一方に接続
され、他端が前記第１の入力巻線の片端に接続された第
１のインダクタと、前記整流回路の出力端の他方と前記
第１の入力巻線の片端との間に接続された第１のスイッ
チ素子と、前記整流回路の出力端の他方と前記第１の入
力巻線の他端との間に接続された第２のスイッチ素子
と、一端が前記第１のインダクタの他端に第１のダイオ
ードを介して接続されるとともに前記第２の入力巻線の
片端に接続され、他端が前記整流回路の出力端の他方に
接続されたエネルギー蓄積素子と、前記エネルギー蓄積
素子の他端と前記第２の入力巻線の他端との間に接続さ
れた第３のスイッチ素子と、前記交流入力源からの入力
電流，入力電圧および前記整流・平滑回路からの出力電
圧を検出し、前記出力電圧を一定とすべく前記交流入力
源からの入力電力の一部を前記エネルギー蓄積素子に充
電するまたは前記エネルギー蓄積素子からの放電により
前記整流・平滑回路の出力電力を補う回路接続となるよ
うに前記第１，第２，第３のスイッチ素子を制御する制
御回路と、により構成されたことを特徴とするものであ
る。
【０００７】また、請求項３に記載の交流入力電源装置
は、交流入力源に接続される整流回路と、第１，第２の
入力巻線と第１の出力巻線とを有する第１の２入力トラ
ンスと、第３，第４の入力巻線と第２の出力巻線とを有
し、前記第１，３の入力巻線による励磁方向に対する前
記第２，４の入力巻線による励磁方向が前記第１の２入
力トランスとは逆になるように接続された第２の２入力
トランスと、前記第１ ，第２の出力巻線に接続された整
流・平滑回路と、前記整流・平滑回路に接続された一対
の出力端子と、一端が前記整流回路の一対の出力端子の
一方に接続された第１のインダクタと、 前記第１のイ
ンダクタの他端と前記第３の入力巻線の片端との間に接
続された第１のスイッチ素子と、前記第１のインダクタ
の他端と前記第１の入力巻線の片端との間に接続された
第２のスイッチ素子と、前記整流回路の出力端の他方と
前記第１の入力巻線の片端との間に接続された第３のス
イッチ素子と、前記整流回路の出力端の他方と前記第３
の入力巻線の片端との間に接続された第４のスイッチ素
子と、一端が前記第１のインダクタの他端に第１のダイ
オードを介して接続され、他端が前記整流回路の出力端
の他方に接続されたエネルギー蓄積素子と、一端が前記
エネルギー蓄積素子の一端に接続された第２のインダク
タと、前記第２のインダクタの他端と前記第４の入力巻
線の片端との間に接続された第５のスイッチ素子と、前
記第２のインダクタの他端と前記第２の入力巻線の片端
との間に接続された第６のスイッチ素子と、前記エネル
ギー蓄積素子の他端と前記第２の入力巻線の片端との間
に接続された第７のスイッチ素子と、前記エネルギー蓄
積素子の他端と前記第４の入力巻線の片端との間に接続
された第８のスイッチ素子と、前記交流入力源からの入
力電流，入力電圧および前記整流・平滑回路からの出力
電圧を検出し、前記出力電圧を一定とすべく前記交流入
力源からの入力電力の一部を前記エネルギー蓄積素子に
充電するまたは前記エネルギー蓄積素子からの放電によ
り前記整流・平滑回路の出力電力を補う回路接続となる
ように前記第１，第２，第３，第４，第５，第６，第
７，第８のスイッチ素子を制御する制御回路とにより構
成され、前記第１，第４のスイッチ素子は直列接続され
て、この順で前記第１のインダクタの他端と前記整流回
路の出力端の他方との間に接続され、前記第２，第３の
スイッチ素子は直列接続されて、この順で前記第１のイ
ンダクタの他端と前記整流回路の出力端の他方との間に
接続され、前記第５，第８のスイッチ素子は直列接続さ
れて、この順で前記第２のインダクタの他端とエネルギ
ー蓄積素子の他端との間に接続され、前記第６，第７の
スイッチ素子は直列接続されて、この順で前記第２のイ
ンダクタの他端とエネルギー蓄積素子の他端との間に接
続され、前記第１の入力巻線の他端と前記第３の入力巻
線の他端とが接続されかつ前記第２の入力巻線の他端と
前記第４の 入力巻線の他端とが接続され、前記第５，第
６，第７，第８のスイッチ素子が同時オフ期間に、前記
第２のインダクタのコアに巻かれた巻線に第２のダイオ
ードを介して前記エネルギー蓄積素子の電圧あるいは前
記整流・平滑回路の出力電圧を印加するようにしたこと
を特徴とする交流入力電源装置。
は、交流入力源に接続される整流回路と、第１，第２の
入力巻線と第１の出力巻線とを有する第１の２入力トラ
ンスと、第３，第４の入力巻線と第２の出力巻線とを有
し、前記第１，３の入力巻線による励磁方向に対する前
記第２，４の入力巻線による励磁方向が前記第１の２入
力トランスとは逆になるように接続された第２の２入力
トランスと、前記第１ ，第２の出力巻線に接続された整
流・平滑回路と、前記整流・平滑回路に接続された一対
の出力端子と、一端が前記整流回路の一対の出力端子の
一方に接続された第１のインダクタと、 前記第１のイ
ンダクタの他端と前記第３の入力巻線の片端との間に接
続された第１のスイッチ素子と、前記第１のインダクタ
の他端と前記第１の入力巻線の片端との間に接続された
第２のスイッチ素子と、前記整流回路の出力端の他方と
前記第１の入力巻線の片端との間に接続された第３のス
イッチ素子と、前記整流回路の出力端の他方と前記第３
の入力巻線の片端との間に接続された第４のスイッチ素
子と、一端が前記第１のインダクタの他端に第１のダイ
オードを介して接続され、他端が前記整流回路の出力端
の他方に接続されたエネルギー蓄積素子と、一端が前記
エネルギー蓄積素子の一端に接続された第２のインダク
タと、前記第２のインダクタの他端と前記第４の入力巻
線の片端との間に接続された第５のスイッチ素子と、前
記第２のインダクタの他端と前記第２の入力巻線の片端
との間に接続された第６のスイッチ素子と、前記エネル
ギー蓄積素子の他端と前記第２の入力巻線の片端との間
に接続された第７のスイッチ素子と、前記エネルギー蓄
積素子の他端と前記第４の入力巻線の片端との間に接続
された第８のスイッチ素子と、前記交流入力源からの入
力電流，入力電圧および前記整流・平滑回路からの出力
電圧を検出し、前記出力電圧を一定とすべく前記交流入
力源からの入力電力の一部を前記エネルギー蓄積素子に
充電するまたは前記エネルギー蓄積素子からの放電によ
り前記整流・平滑回路の出力電力を補う回路接続となる
ように前記第１，第２，第３，第４，第５，第６，第
７，第８のスイッチ素子を制御する制御回路とにより構
成され、前記第１，第４のスイッチ素子は直列接続され
て、この順で前記第１のインダクタの他端と前記整流回
路の出力端の他方との間に接続され、前記第２，第３の
スイッチ素子は直列接続されて、この順で前記第１のイ
ンダクタの他端と前記整流回路の出力端の他方との間に
接続され、前記第５，第８のスイッチ素子は直列接続さ
れて、この順で前記第２のインダクタの他端とエネルギ
ー蓄積素子の他端との間に接続され、前記第６，第７の
スイッチ素子は直列接続されて、この順で前記第２のイ
ンダクタの他端とエネルギー蓄積素子の他端との間に接
続され、前記第１の入力巻線の他端と前記第３の入力巻
線の他端とが接続されかつ前記第２の入力巻線の他端と
前記第４の 入力巻線の他端とが接続され、前記第５，第
６，第７，第８のスイッチ素子が同時オフ期間に、前記
第２のインダクタのコアに巻かれた巻線に第２のダイオ
ードを介して前記エネルギー蓄積素子の電圧あるいは前
記整流・平滑回路の出力電圧を印加するようにしたこと
を特徴とする交流入力電源装置。
【０００８】
【実施例】
以下本発明の実施例について、図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例を示す回路図であ
る。はじめに全体の概略構成について説明し、次に各部
の詳細について説明する。図１に示すように、本実施例
では、交流入力源１に整流回路９を介して接続される第
１の部分回路２と、前記第１の部分回路２に接続された
エネルギー蓄積素子としてのコンデンサ３と、このコン
デンサ３を入力として接続された第２の部分回路４と、
前記２つの第１，第２の部分回路２，４の出力にそれぞ
れ接続された２つの入力巻線と出力巻線を有する２入力
トランス５と、前記出力巻線に接続された整流・平滑回
路６と、前記整流・平滑回路６に接続された出力端子７
と、入力電圧Ｖ i ，入力電流Ｉ i および出力電圧Ｖ o を
検出し前記２つの第１，第２の部分回路２，４における
後述するスイッチ素子を制御する制御回路８とにより構
成され、制御回路８により検出された入力電流Ｉ i が入
力電圧Ｖ i と相似な正弦波状になるように、また出力電
圧Ｖ o が一定となるようにスイッチ素子のオン・オフ期
間を制御することにより、高入力力率と低出力リプルを
実現するものである。
る。はじめに全体の概略構成について説明し、次に各部
の詳細について説明する。図１に示すように、本実施例
では、交流入力源１に整流回路９を介して接続される第
１の部分回路２と、前記第１の部分回路２に接続された
エネルギー蓄積素子としてのコンデンサ３と、このコン
デンサ３を入力として接続された第２の部分回路４と、
前記２つの第１，第２の部分回路２，４の出力にそれぞ
れ接続された２つの入力巻線と出力巻線を有する２入力
トランス５と、前記出力巻線に接続された整流・平滑回
路６と、前記整流・平滑回路６に接続された出力端子７
と、入力電圧Ｖ i ，入力電流Ｉ i および出力電圧Ｖ o を
検出し前記２つの第１，第２の部分回路２，４における
後述するスイッチ素子を制御する制御回路８とにより構
成され、制御回路８により検出された入力電流Ｉ i が入
力電圧Ｖ i と相似な正弦波状になるように、また出力電
圧Ｖ o が一定となるようにスイッチ素子のオン・オフ期
間を制御することにより、高入力力率と低出力リプルを
実現するものである。
【００１０】次に各部の詳細について説明する。交流入
力源１に接続されるダイオードよりなる整流回路９と、
この整流回路９に接続されたインダクタ２１，スイッチ
素子２２，２３からなる第１の部分回路２と、前記イン
ダクタ２１にダイオード１０を介して接続されたエネル
ギー蓄積用のコンデンサ３と、このコンデンサ３に接続
されたインダクタ４１，このインダクタ４１に接続され
たスイッチ素子４２，４３，インダクタ４１のコアに巻
かれた巻線４４，この巻線４４にダイオード４５を介し
て接続されスイッチ素子４ ２，４３の同時オフ期間にイ
ンダクタ４１の電圧をコンデンサ３あるいは後述する出
力コンデンサ６３の電圧にクランプするための端子４６
からなる第２の部分回路４と、前記２つの第１，第２の
部分回路２，４にそれぞれ接続された入力巻線５１，５
２と、この入力巻線５１，５２と出力巻線５３を有する
２入力トランス５と、前記出力巻線５３に接続されたダ
イオード６１，６２および出力コンデンサ６３よりなる
整流・平滑回路６と、この整流・平滑回路６に接続され
る出力端子７と、入力電圧Ｖ i ，入力電流Ｉ i および出
力電圧Ｖ o を検出し前記スイッチ素子２２，２３，４
２，４３を制御する制御回路８とにより構成されるもの
である。上記インダクタ４１の端子４６，４６には、例
えばダイオード４５側の端子４６を＋側として出力電圧
Ｖ o が印加されている。インダクタ４１を流れる電流
は、スイッチ素子４２または４３がオンしている期間に
上昇し、スイッチ素子４２，４３がオフしインダクタ４
１の巻線４４の電圧を一定電圧にクランプしている期間
に減少する。
力源１に接続されるダイオードよりなる整流回路９と、
この整流回路９に接続されたインダクタ２１，スイッチ
素子２２，２３からなる第１の部分回路２と、前記イン
ダクタ２１にダイオード１０を介して接続されたエネル
ギー蓄積用のコンデンサ３と、このコンデンサ３に接続
されたインダクタ４１，このインダクタ４１に接続され
たスイッチ素子４２，４３，インダクタ４１のコアに巻
かれた巻線４４，この巻線４４にダイオード４５を介し
て接続されスイッチ素子４ ２，４３の同時オフ期間にイ
ンダクタ４１の電圧をコンデンサ３あるいは後述する出
力コンデンサ６３の電圧にクランプするための端子４６
からなる第２の部分回路４と、前記２つの第１，第２の
部分回路２，４にそれぞれ接続された入力巻線５１，５
２と、この入力巻線５１，５２と出力巻線５３を有する
２入力トランス５と、前記出力巻線５３に接続されたダ
イオード６１，６２および出力コンデンサ６３よりなる
整流・平滑回路６と、この整流・平滑回路６に接続され
る出力端子７と、入力電圧Ｖ i ，入力電流Ｉ i および出
力電圧Ｖ o を検出し前記スイッチ素子２２，２３，４
２，４３を制御する制御回路８とにより構成されるもの
である。上記インダクタ４１の端子４６，４６には、例
えばダイオード４５側の端子４６を＋側として出力電圧
Ｖ o が印加されている。インダクタ４１を流れる電流
は、スイッチ素子４２または４３がオンしている期間に
上昇し、スイッチ素子４２，４３がオフしインダクタ４
１の巻線４４の電圧を一定電圧にクランプしている期間
に減少する。
【００１１】図２に、図１の実施例における入力電力，
出力電力および充放電エネルギーの関係を示す。すなわ
ち、図２（ａ）は入力電圧Ｖi の波形を、図２（ｂ）は
入力電力，出力電力および充電モードならびに放電モー
ド等の関係が、さらに図２（ｃ）はエネルギー蓄積素子
であるコンデンサ３を介さずに出力端子７へ出力される
電力を示している。図２に示すように、正弦波状の入力
電力と一定の出力電力の差の電力をコンデンサ３に充電
あるいはコンデンサ３から放電させることにより、入力
電力と出力電力のアンバランスを補償する。ここで、コ
ンデンサ３を介さず前記第１の部分回路２から２入力ト
ランス５および整流・平滑回路６のみを通過して出力へ
供給させる電力量は、入力電流波形がほぼ正弦波状とな
るように制御した場合、全体の約６８％である。
出力電力および充放電エネルギーの関係を示す。すなわ
ち、図２（ａ）は入力電圧Ｖi の波形を、図２（ｂ）は
入力電力，出力電力および充電モードならびに放電モー
ド等の関係が、さらに図２（ｃ）はエネルギー蓄積素子
であるコンデンサ３を介さずに出力端子７へ出力される
電力を示している。図２に示すように、正弦波状の入力
電力と一定の出力電力の差の電力をコンデンサ３に充電
あるいはコンデンサ３から放電させることにより、入力
電力と出力電力のアンバランスを補償する。ここで、コ
ンデンサ３を介さず前記第１の部分回路２から２入力ト
ランス５および整流・平滑回路６のみを通過して出力へ
供給させる電力量は、入力電流波形がほぼ正弦波状とな
るように制御した場合、全体の約６８％である。
【００１２】すなわち、本実施例によると、図８の従来
例における第１の電力変換回路１００が出力に供給する
全エネルギーを扱うのに対し、本実施例における出力電
圧Ｖo の交流周波数リプルを補償するために付加したエ
ネルギー蓄積用のコンデンサ３および第２の部分回路４
からなる部分が扱うエネルギーは全体の３２％程度にす
ぎないため、交流入力電源装置の小型・高効率化が可能
となる。
例における第１の電力変換回路１００が出力に供給する
全エネルギーを扱うのに対し、本実施例における出力電
圧Ｖo の交流周波数リプルを補償するために付加したエ
ネルギー蓄積用のコンデンサ３および第２の部分回路４
からなる部分が扱うエネルギーは全体の３２％程度にす
ぎないため、交流入力電源装置の小型・高効率化が可能
となる。
【００１３】 図３は、図１のスイッチ素子２２，２３，
４２，４３のゲート駆動電圧波形ＶＧ１〜ＶＧ４を示
す。図３（ａ）に示すように、充電モードにおいては、
スイッチ素子２２，２３の同時オン期間にインダクタ２
１にエネルギーを蓄え、スイッチ素子２２，２３の同時
オフ期間にエネルギー蓄積用のコンデンサ３に充電し、
スイッチ素子２２，２３の片方オン期間に２入力トラン
ス５を介して電力を出力に供給する。一方、放電モード
においては、スイッチ素子４２，４３をスイッチ素子２
２，２３と同期動作させ、第１，第２の部分回路２，４
の電力を同時に出力へ供給させる。これにより、正弦波
状の入力電力から一定の出力電力を供給することができ
る。また、スイッチ素子２２，２３の同時オン期間を制
御することにより入力を高力率にし、充電モードにおけ
るスイッチ素子２２，２３の同時オフ期間あるいは放電
モードにおけるスイッチ素子４２，４３のオン期間によ
り出力電力を制御できる。
４２，４３のゲート駆動電圧波形ＶＧ１〜ＶＧ４を示
す。図３（ａ）に示すように、充電モードにおいては、
スイッチ素子２２，２３の同時オン期間にインダクタ２
１にエネルギーを蓄え、スイッチ素子２２，２３の同時
オフ期間にエネルギー蓄積用のコンデンサ３に充電し、
スイッチ素子２２，２３の片方オン期間に２入力トラン
ス５を介して電力を出力に供給する。一方、放電モード
においては、スイッチ素子４２，４３をスイッチ素子２
２，２３と同期動作させ、第１，第２の部分回路２，４
の電力を同時に出力へ供給させる。これにより、正弦波
状の入力電力から一定の出力電力を供給することができ
る。また、スイッチ素子２２，２３の同時オン期間を制
御することにより入力を高力率にし、充電モードにおけ
るスイッチ素子２２，２３の同時オフ期間あるいは放電
モードにおけるスイッチ素子４２，４３のオン期間によ
り出力電力を制御できる。
【００１４】 なお、図１はプッシュプル昇降圧形により
構成されているが、前記第１，第２の回路部分２，４あ
るいは前記整流・平滑回路６をフル・ブリッジ構成とし
ても、本発明を同様に実現できる。
構成されているが、前記第１，第２の回路部分２，４あ
るいは前記整流・平滑回路６をフル・ブリッジ構成とし
ても、本発明を同様に実現できる。
【００１５】 図４に、本発明の第２の実施例の回路構成
を示す。図４に示すように、本実施例では、単相の交流
入力源１に接続されるダイオードよりなる整流回路９
と、前記整流回路９に接続されたインダクタ２１、この
インダクタ２１に接続されたスイッチ素子２２，２３か
らなる第１の部分回路２と、前記インダクタ２１にダイ
オード１０を介して接続されたエネルギー蓄積用のコン
デンサ３と、このコンデンサ３に接続されたスイッチ素
子４２からなる第２の部分回路４と、前記２つの第１，
第２の部分回路２，４の出力にそれぞれ接続された入力
巻線５１，５２と出力巻線５３を有する２入力トランス
５と、前記出力巻線５３に接続されたダイオード６１お
よび出力コンデンサ６３からなる整流・平滑回路６と、
この整流・平滑回路６に接続された出力端子７と、前記
スイッチ素子２２，２３，４２を制御する制御回路８と
により構成されるものである。
を示す。図４に示すように、本実施例では、単相の交流
入力源１に接続されるダイオードよりなる整流回路９
と、前記整流回路９に接続されたインダクタ２１、この
インダクタ２１に接続されたスイッチ素子２２，２３か
らなる第１の部分回路２と、前記インダクタ２１にダイ
オード１０を介して接続されたエネルギー蓄積用のコン
デンサ３と、このコンデンサ３に接続されたスイッチ素
子４２からなる第２の部分回路４と、前記２つの第１，
第２の部分回路２，４の出力にそれぞれ接続された入力
巻線５１，５２と出力巻線５３を有する２入力トランス
５と、前記出力巻線５３に接続されたダイオード６１お
よび出力コンデンサ６３からなる整流・平滑回路６と、
この整流・平滑回路６に接続された出力端子７と、前記
スイッチ素子２２，２３，４２を制御する制御回路８と
により構成されるものである。
【００１６】 図５は、図４のスイッチ素子２２，２３，
４２のゲート駆動電圧波形ＶG1〜ＶG3を示す。図５
（ａ）の充電モードにおいては、スイッチ素子２２のオ
ン期間にインダクタ２１にエネルギーを蓄え、スイッチ
素子２２，２３の同時オフ期間にエネルギー蓄積用のコ
ンデンサ３に充電し、スイッチ素子２３のオン期間に２
入力トランス５を介して電力を出力へ供給する。また、
２入力トランス５のリセット、つまり２入力トランス５
の励磁電流の急上昇および飽和を抑えるため、入力巻線
に励磁させたときとは逆方向へ電圧を発生させることに
より励磁電流を減少させるには、スイッチ素子２３のタ
ーンオフ後にスイッチ素子４２のボディーダイオードが
導通し、巻線５２からコンデンサ３にエネルギーを放出
することによって行われる。一方、図５（ｂ）の放電モ
ードにおいては、スイッチ素子２２がオンの期間にスイ
ッチ素子４２をオンさせ２入力トランス５にエネルギー
を蓄え、スイッチ素子２３がオンの期間に電力を同時に
出力へ供給させる。ここで、スイッチ素子２２のオン期
間を制御することにより入力を高力率にし、充電モード
におけるスイッチ素子２２，２３の同時オフ期間および
放電モードにおけるスイッチ素子４２のオン期間により
出力電力を制御できる。
４２のゲート駆動電圧波形ＶG1〜ＶG3を示す。図５
（ａ）の充電モードにおいては、スイッチ素子２２のオ
ン期間にインダクタ２１にエネルギーを蓄え、スイッチ
素子２２，２３の同時オフ期間にエネルギー蓄積用のコ
ンデンサ３に充電し、スイッチ素子２３のオン期間に２
入力トランス５を介して電力を出力へ供給する。また、
２入力トランス５のリセット、つまり２入力トランス５
の励磁電流の急上昇および飽和を抑えるため、入力巻線
に励磁させたときとは逆方向へ電圧を発生させることに
より励磁電流を減少させるには、スイッチ素子２３のタ
ーンオフ後にスイッチ素子４２のボディーダイオードが
導通し、巻線５２からコンデンサ３にエネルギーを放出
することによって行われる。一方、図５（ｂ）の放電モ
ードにおいては、スイッチ素子２２がオンの期間にスイ
ッチ素子４２をオンさせ２入力トランス５にエネルギー
を蓄え、スイッチ素子２３がオンの期間に電力を同時に
出力へ供給させる。ここで、スイッチ素子２２のオン期
間を制御することにより入力を高力率にし、充電モード
におけるスイッチ素子２２，２３の同時オフ期間および
放電モードにおけるスイッチ素子４２のオン期間により
出力電力を制御できる。
【００１７】 なお、図４の前記第２の部分回路４を前記
第１の部分回路２と同様の回路構成としても、本発明を
実現できる。
第１の部分回路２と同様の回路構成としても、本発明を
実現できる。
【００１８】 図６は、本発明の第３の実施例の回路構成
を示す。図６に示すように本実施例では、単相の交流入
力源１に接続されたダイオードよりなる整流回路９と、
前記整流回路９に接続されたインダクタ２１、このイン
ダクタ２１に接続されたスイッチ素子２２，２３，２
４，２５により構成される第１の部分回路２と、前記第
１の部分回路２の出力に接続され直列接続された第１の
巻線部ａ５１，ｂ１５１と、前記インダクタ２１にダイ
オード１０を介して接続されたエネルギー蓄積用のコン
デンサ３と、このコンデンサ３に接続されたインダクタ
４１、このインダクタ４１に接続されたスイッチ素子４
２，４３，４７，４８，インダクタ４１のコアに巻かれ
た巻線４４、この巻線４４にダイオード４５を介して接
続されスイッチ素子４２と４８，４３と４７の同時オフ
期間にインダクタ４１の電圧をコンデンサ３あるいは出
力コンデンサ６３の電圧にクランプする端子４６からな
る第２の部分回路４と、この第２の部分回路４の出力に
接続され直列接続された第２の巻線部ｃ５２，ｄ１５２
と、前記第１の巻線部ａ５１および第２の巻線部ｃ５２
および出力巻線５３を有する第１の２入力トランス５
と、前記第１の巻線部ｂ１５１および第２の巻線部ｄ１
５２と出力巻線１５３を有する第２の２入力トランス１
５と、前記出力巻線５３に接続されたダイオード６１，
６２，前記出力巻線１５３に接続されたダイオード６
４，６５および出力コンデンサ６３からなる整流・平滑
回路６と、この整流・平滑回路６に接続された出力端子
７と、前記スイッチ素子２２，２３，２４，２５，４
２，４３，４７，４８を制御する制御回路８とにより構
成されるものである。ここで第２の２入力トランス１５
は、第１の巻線部ａ５１，ｂ１５１による励磁方向に対
し、第２の巻線部ｃ５２，ｄ１５２による励磁方向が第
１の２入力トランス５とは逆になるように接続されてい
る。
を示す。図６に示すように本実施例では、単相の交流入
力源１に接続されたダイオードよりなる整流回路９と、
前記整流回路９に接続されたインダクタ２１、このイン
ダクタ２１に接続されたスイッチ素子２２，２３，２
４，２５により構成される第１の部分回路２と、前記第
１の部分回路２の出力に接続され直列接続された第１の
巻線部ａ５１，ｂ１５１と、前記インダクタ２１にダイ
オード１０を介して接続されたエネルギー蓄積用のコン
デンサ３と、このコンデンサ３に接続されたインダクタ
４１、このインダクタ４１に接続されたスイッチ素子４
２，４３，４７，４８，インダクタ４１のコアに巻かれ
た巻線４４、この巻線４４にダイオード４５を介して接
続されスイッチ素子４２と４８，４３と４７の同時オフ
期間にインダクタ４１の電圧をコンデンサ３あるいは出
力コンデンサ６３の電圧にクランプする端子４６からな
る第２の部分回路４と、この第２の部分回路４の出力に
接続され直列接続された第２の巻線部ｃ５２，ｄ１５２
と、前記第１の巻線部ａ５１および第２の巻線部ｃ５２
および出力巻線５３を有する第１の２入力トランス５
と、前記第１の巻線部ｂ１５１および第２の巻線部ｄ１
５２と出力巻線１５３を有する第２の２入力トランス１
５と、前記出力巻線５３に接続されたダイオード６１，
６２，前記出力巻線１５３に接続されたダイオード６
４，６５および出力コンデンサ６３からなる整流・平滑
回路６と、この整流・平滑回路６に接続された出力端子
７と、前記スイッチ素子２２，２３，２４，２５，４
２，４３，４７，４８を制御する制御回路８とにより構
成されるものである。ここで第２の２入力トランス１５
は、第１の巻線部ａ５１，ｂ１５１による励磁方向に対
し、第２の巻線部ｃ５２，ｄ１５２による励磁方向が第
１の２入力トランス５とは逆になるように接続されてい
る。
【００１９】 図７は、図６のスイッチ素子２２，２３，
２４，２５，４２，４３，４７，４８のゲート駆動電圧
波形ＶG1〜ＶG8を示す。図７（ａ）の充電モードにおい
ては、スイッチ素子２２，２３，２４，２５の同時オン
期間にインダクタ２１にエネルギーを蓄え、スイッチ素
子２４あるいは２５のみオン期間にエネルギー蓄積用の
コンデンサ３に充電し、スイッチ素子２２と２４あるい
は２３と２５のみオン期間にトランスを介して電力を出
力へ供給する。一方、図７（ｂ）の放電モードにおいて
は、スイッチ素子２２，２３，２４，２５が同時オンの
期間にスイッチ素子４２と４７，あるいは４３と４８を
交互にオンさせコンデンサ３に充電されている電力を出
力へ供給させる。また、スイッチ素子２２，２３，２
４，２５の同時オン期間を制御することにより入力を高
力率にし、充電モードにおけるスイッチ素子２４あるい
は２５のみオン期間および放電モードにおけるスイッチ
素子４２，４３，４７，４８のオン期間により出力電力
を制御できる。
２４，２５，４２，４３，４７，４８のゲート駆動電圧
波形ＶG1〜ＶG8を示す。図７（ａ）の充電モードにおい
ては、スイッチ素子２２，２３，２４，２５の同時オン
期間にインダクタ２１にエネルギーを蓄え、スイッチ素
子２４あるいは２５のみオン期間にエネルギー蓄積用の
コンデンサ３に充電し、スイッチ素子２２と２４あるい
は２３と２５のみオン期間にトランスを介して電力を出
力へ供給する。一方、図７（ｂ）の放電モードにおいて
は、スイッチ素子２２，２３，２４，２５が同時オンの
期間にスイッチ素子４２と４７，あるいは４３と４８を
交互にオンさせコンデンサ３に充電されている電力を出
力へ供給させる。また、スイッチ素子２２，２３，２
４，２５の同時オン期間を制御することにより入力を高
力率にし、充電モードにおけるスイッチ素子２４あるい
は２５のみオン期間および放電モードにおけるスイッチ
素子４２，４３，４７，４８のオン期間により出力電力
を制御できる。
【００２０】 なお、図６の第１，第２の部分回路２，４
を図３のようなプッシュプル昇降圧形により構成して
も、同様に実現できる。
を図３のようなプッシュプル昇降圧形により構成して
も、同様に実現できる。
【００２１】 また、以上の各実施例において、エネルギ
ー蓄積素子としてはコンデンサ３の他インダクタンスや
電池等も考えられる。
ー蓄積素子としてはコンデンサ３の他インダクタンスや
電池等も考えられる。
【００２２】
【発明の効果】以上説明したように本発明にかかる交流
入力電源装置は、特に交流入力源からの入力電流，入力
電圧および前記整流・平滑回路からの出力電圧を検出し
てその検出結果に基づき各スイッチ素子を制御する回路
を有し、前記出力電圧を一定とすべく前記交流入力電源
からの入力電力の一部を前記エネルギー蓄積素子に充電
するまたは前記エネルギー蓄積素子からの放電により前
記整流・平滑回路の出力電力を補う回路接続を各スイッ
チ素子からの制御で可能とする回路構成としているの
で、エネルギー蓄積素子に充電される一部の電力量以外
の出力電力は一段の電力交換回路を通過させるだけで供
給でき、一段の電力交換回路で高入力力率と低出力リプ
ルを実現できるため、小型で高効率な交流入力電源装置
を構成することができるという効果を奏する。さらに、
請求項３の発明では、第１，第２の部分回路への入力が
それぞれ第１，第２の２入力トランスに印加されるの
で、入力が一方の２入力トランスに偏らないため、整流
・平滑回路に流れる電流の実行値を下げることができ
る。
入力電源装置は、特に交流入力源からの入力電流，入力
電圧および前記整流・平滑回路からの出力電圧を検出し
てその検出結果に基づき各スイッチ素子を制御する回路
を有し、前記出力電圧を一定とすべく前記交流入力電源
からの入力電力の一部を前記エネルギー蓄積素子に充電
するまたは前記エネルギー蓄積素子からの放電により前
記整流・平滑回路の出力電力を補う回路接続を各スイッ
チ素子からの制御で可能とする回路構成としているの
で、エネルギー蓄積素子に充電される一部の電力量以外
の出力電力は一段の電力交換回路を通過させるだけで供
給でき、一段の電力交換回路で高入力力率と低出力リプ
ルを実現できるため、小型で高効率な交流入力電源装置
を構成することができるという効果を奏する。さらに、
請求項３の発明では、第１，第２の部分回路への入力が
それぞれ第１，第２の２入力トランスに印加されるの
で、入力が一方の２入力トランスに偏らないため、整流
・平滑回路に流れる電流の実行値を下げることができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路構成図であ
る。
る。
【図２】本発明における入力電力，出力電力および充放
電エネルギーの関係を示す図である。
電エネルギーの関係を示す図である。
【図３】図１の第１の実施例に係わるスイッチ素子のゲ
ート駆動電圧波形の一例を示す図である。
ート駆動電圧波形の一例を示す図である。
【図４】本発明の第２の実施例を示す回路構成図であ
る。
る。
【図５】図４の実施例に係わるスイッチ素子のゲート駆
動電圧波形の一例を示す図である。
動電圧波形の一例を示す図である。
【図６】本発明の第３の実施例を示す回路構成図であ
る。
る。
【図７】図６の実施例にかかわるスイッチ素子のゲート
駆動電圧波形の一例を示す図である。
駆動電圧波形の一例を示す図である。
【図８】従来の高入力力率と低出力リプルを実現する交
流入力電源装置を示す構成図である。
流入力電源装置を示す構成図である。
１ 交流入力源 ２ 第１の部分回路 ３ コンデンサ ４ 第２の部分回路 ５ ２入力トランス ６ 整流・平滑回路 ７ 出力端子 ８ 制御回路 ９ 整流回路 １０ ダイオード １５ ２入力トランス ２１ インダクタ ２２ スイッチ素子 ２３ スイッチ素子 ２４ スイッチ素子 ２５ スイッチ素子 ４１ インダクタ ４２ スイッチ素子 ４３ スイッチ素子 ４４ 巻線 ４５ ダイオード ４６ 端子 ４７ スイッチ素子 ４８ スイッチ素子 ５１ 第１の巻線部ａ ５２ 第２の巻線部ｃ ５３ 出力巻線 ６１ ダイオード ６２ ダイオード ６３ 出力コンデンサ ６４ ダイオード ６５ ダイオード １５１ 第１の巻線部ｂ １５２ 第２の巻線部ｄ １５３ 出力巻線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−151267（ＪＰ，Ａ) 実開 平３−106877（ＪＰ，Ｕ) 国際公開92／22956（ＷＯ，Ａ１) 実願 平２−13431号（実開 平３− 106877号）の願書に添付した明細書及び 図面の内容を撮影したマイクロフィルム （ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 3/337 H02M 7/48
Claims (3)
- 【請求項１】 交流入力源に接続される整流回路と、 第１，第２の入力巻線と出力巻線とを有する２入力トラ
ンスと、 前記２入力トランスの出力巻線に接続された整流・平滑
回路と、 この整流・平滑回路に接続された一対の出力端子と、 一端が前記整流回路の一対の出力端の一方に接続され、
他端が前記第１の入力巻線の両端間に接続された第１の
インダクタと、 前記整流回路の出力端の他方と前記第１の入力巻線の片
端との間に接続された第１のスイッチ素子と、 前記整流回路の出力端の他方と前記第１の入力巻線の他
端との間に接続された第２のスイッチ素子と、 一端が前記第１のインダクタの他端に第１のダイオード
を介して接続され、他端が前記整流回路の出力端の他方
に接続されたエネルギー蓄積素子と、 一端が前記エネルギー蓄積素子の一端に接続され、他端
が前記第２の入力巻線の両端間に接続された第２のイン
ダクタと、 前記エネルギー蓄積素子の他端と前記第２の入力巻線の
片端との間に接続された第３のスイッチ素子と、 前記エネルギー蓄積素子の他端と前記第２の入力巻線の
他端との間に接続された第４のスイッチ素子と、 前記交流入力源からの入力電流，入力電圧および前記整
流・平滑回路からの出力電圧を検出し、前記出力電圧を
一定とすべく前記交流入力源からの入力電力の一部を前
記エネルギー蓄積素子に充電するまたは前記エネルギー
蓄積素子からの放電により前記整流・平滑回路の出力電
力を補う回路接続となるように前記第１，第２，第３，
第４のスイッチ素子を制御する制御回路とにより構成さ
れ、 前記第３，第４のスイッチ素子が同時オフ期間に、前記
第２のインダクタのコアに巻かれた巻線に第２のダイオ
ードを介して前記エネルギー蓄積素子の電圧あるいは前
記整流・平滑回路の出力電圧を印加するようにした こと
を特徴とする交流入力電源装置。 - 【請求項２】 交流入力源に接続される整流回路と、第１，第２の入力巻線と出力巻線とを有する２入力トラ
ンスと、 前記２入力トランスの出力巻線に接続された整流・平滑
回路と、 この整流・平滑回路に接続された一対の出力端子と、 一端が前記整流回路の一対の出力端子の一方に接続さ
れ、他端が前記第１の入力巻線の片端に接続された第１
のインダクタと、 前記整流回路の出力端の他方と前記第１の入力巻線の片
端との間に接続された第１のスイッチ素子と、 前記整流回路の出力端の他方と前記第１の入力巻線の他
端との間に接続された第２のスイッチ素子と、 一端が前記第１のインダクタの他端に第１のダイオード
を介して接続されるとともに前記第２の入力巻線の片端
に接続され、他端が前記整流回路の出力端の他方に接続
されたエネルギー蓄積素子と、 前記エネルギー蓄積素子の他端と前記第２の入力巻線の
他端との間に接続された第３のスイッチ素子と、 前記交流入力源からの入力電流，入力電圧および前記整
流・平滑回路からの出力電圧を検出し、前記出力電圧を
一定とすべく前記交流入力源からの入力電力の一部を前
記エネルギー蓄積素子に充電するまたは前記エネルギー
蓄積素子からの放電により前記整流・平滑回路の出力電
力を補う回路接続となるように前記第１，第２，第３の
スイッチ素子を制御する制御回路と、 により構成されたことを特徴とする交流入力電源装置。 - 【請求項３】 交流入力源に接続される整流回路と、 第１，第２の入力巻線と第１の出力巻線とを有する第１
の２入力トランスと、 第３，第４の入力巻線と第２の出力巻線とを有し、前記
第１，３の入力巻線による励磁方向に対する前記第２，
４の入力巻線による励磁方向が前記第１の２入力トラン
スとは逆になるように接続された第２の２入力トランス
と、 前記第１，第２の出力巻線に接続された整流・平滑回路
と、 前記整流・平滑回路に接続された一対の出力端子と、 一端が前記整流回路の一対の出力端子の一方に接続され
た第１のインダクタと、 前記第１のインダクタの他端と前記第３の入力巻線の片
端との間に接続された第１のスイッチ素子と、 前記第１のインダクタの他端と前記第１の入力巻線の片
端との間に接続された第２のスイッチ素子と、 前記整流回路の出力端の他方と前記第１の入力巻線の片
端との間に接続された第３のスイッチ素子と、 前記整流回路の出力端の他方と前記第３の入力巻線の片
端との間に接続された第４のスイッチ素子と、 一端が前記第１のインダクタの他端に第１のダイオード
を介して接続され、他端が前記整流回路の出力端の他方
に接続されたエネルギー蓄積素子と、 一端が前記エネルギー蓄積素子の一端に接続された第２
のインダクタと、 前記第２のインダクタの他端と前記第４の入力巻線の片
端との間に接続された第５のスイッチ素子と、 前記第２のインダクタの他端と前記第２の入力巻線の片
端との間に接続された第６のスイッチ素子と、 前記エネルギー蓄積素子の他端と前記第２の入力巻線の
片端との間に接続された第７のスイッチ素子と、 前記エネルギー蓄積素子の他端と前記第４の入力巻線の
片端との間に接続された第８のスイッチ素子と、 前記交流入力源からの入力電流，入力電圧および前記整
流・平滑回路からの出力電圧を検出し、前記出力電圧を
一定とすべく前記交流入力源からの入力電力の一部を前
記エネルギー蓄積素子に充電するまたは前記エネルギー
蓄積素子からの放電により前記整流・平滑回路の出力電
力を補う回路接続となるように前記第１，第２，第３，
第４，第５，第６，第７，第８のスイッチ素子を制御す
る制御回路とにより構成され、 前記第１，第４のスイッチ素子は直列接続されて、この
順で前記第１のインダ クタの他端と前記整流回路の出力
端の他方との間に接続され、 前記第２，第３のスイッチ素子は直列接続されて、この
順で前記第１のインダクタの他端と前記整流回路の出力
端の他方との間に接続され、 前記第５，第８のスイッチ素子は直列接続されて、この
順で前記第２のインダクタの他端とエネルギー蓄積素子
の他端との間に接続され、 前記第６，第７のスイッチ素子は直列接続されて、この
順で前記第２のインダクタの他端とエネルギー蓄積素子
の他端との間に接続され、 前記第１の入力巻線の他端と前記第３の入力巻線の他端
とが接続されかつ前記第２の入力巻線の他端と前記第４
の入力巻線の他端とが接続され、 前記第５，第６，第７，第８のスイッチ素子が同時オフ
期間に、前記第２のインダクタのコアに巻かれた巻線に
第２のダイオードを介して前記エネルギー蓄積素子の電
圧あるいは前記整流・平滑回路の出力電圧を印加するよ
うにしたことを特徴とする交流入力電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03472594A JP3250700B2 (ja) | 1993-07-26 | 1994-03-04 | 交流入力電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-202532 | 1993-07-26 | ||
| JP20253293 | 1993-07-26 | ||
| JP03472594A JP3250700B2 (ja) | 1993-07-26 | 1994-03-04 | 交流入力電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795770A JPH0795770A (ja) | 1995-04-07 |
| JP3250700B2 true JP3250700B2 (ja) | 2002-01-28 |
Family
ID=26373570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03472594A Expired - Fee Related JP3250700B2 (ja) | 1993-07-26 | 1994-03-04 | 交流入力電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250700B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3230052B2 (ja) * | 1998-03-23 | 2001-11-19 | 有限会社フィデリックス | 電源装置 |
| JP4542844B2 (ja) * | 2003-07-16 | 2010-09-15 | 株式会社日本自動車部品総合研究所 | ２トランス型ｄｃ−ｄｃコンバータ |
| JP4788133B2 (ja) * | 2004-11-30 | 2011-10-05 | カシオ計算機株式会社 | 電源回路 |
| BR112015003596A2 (pt) * | 2012-08-22 | 2017-07-04 | Koninklijke Philips Nv | circuito de retificação para prover uma interface entre uma rede de fornecimento de corrente alternada e uma rede de corrente contínua; e método de provisão de uma interface entre uma rede de fornecimento de corrente alternada e uma rede de corrente contínua |
-
1994
- 1994-03-04 JP JP03472594A patent/JP3250700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795770A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554820B2 (en) | Series resonant DC-DC converter | |
| US5652700A (en) | Low cost AC-to-DC converter having input current with reduced harmonics | |
| US5600546A (en) | Input harmonic current corrected AC-to-DC converter with multiple coupled primary windings | |
| US7289338B2 (en) | Input to output isolated DC-DC converter | |
| JP2002165448A (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| JP2680914B2 (ja) | スイッチング電源回路 | |
| JPH08317508A (ja) | 電気自動車用充電装置 | |
| JP3250700B2 (ja) | 交流入力電源装置 | |
| US6697269B2 (en) | Single-stage converter compensating power factor | |
| JPH09298873A (ja) | Ｏａ機器用電源装置 | |
| JP3143848B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH0928078A (ja) | 交流入力電源装置 | |
| JP3228828B2 (ja) | 力率改善型コンバ−タ | |
| JP3560717B2 (ja) | プッシュプル型スイッチング電源装置 | |
| JP3392997B2 (ja) | スイッチングレギュレータ | |
| JPH08130869A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0556665A (ja) | 電源装置 | |
| JP3102985B2 (ja) | スイッチング電源装置 | |
| JPH09285125A (ja) | Ｏａ機器用電源装置 | |
| JPH0715967A (ja) | スイッチング電源 | |
| JP2538699Y2 (ja) | フルブリッジ型インバータ | |
| JPH08168257A (ja) | スイッチングレギュレータ | |
| JP3590165B2 (ja) | スイッチングレギュレータ | |
| JP3231175B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |