JP3248482B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3248482B2 JP3248482B2 JP06264598A JP6264598A JP3248482B2 JP 3248482 B2 JP3248482 B2 JP 3248482B2 JP 06264598 A JP06264598 A JP 06264598A JP 6264598 A JP6264598 A JP 6264598A JP 3248482 B2 JP3248482 B2 JP 3248482B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- memory device
- semiconductor memory
- voltage
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、相補データ線の
レベルをデータアンプの最適動作点にする半導体記憶装
置に関する。
レベルをデータアンプの最適動作点にする半導体記憶装
置に関する。
【０００２】
【従来の技術】近年、半導体記憶装置の高集積化に応じ
て、メモリセルのサイズが極微細化されてきており、ま
た、メモリサイズの微細化にともなって素子の保護等の
ため電源電圧Ｖｃｃの電圧レベルも低下してきている。
て、メモリセルのサイズが極微細化されてきており、ま
た、メモリサイズの微細化にともなって素子の保護等の
ため電源電圧Ｖｃｃの電圧レベルも低下してきている。
【０００３】図５は、電源電圧Ｖｃｃが２．０Ｖである
従来の半導体記憶装置の一部を示す回路構成図である。
図５において、１はセンスアンプの出力に接続された相
補データ線ＧＩＯＴ，ＧＩＯＮのデータを増幅するデー
タアンプであり、６はトランスファーゲートであり、７
はクランプ回路である。
従来の半導体記憶装置の一部を示す回路構成図である。
図５において、１はセンスアンプの出力に接続された相
補データ線ＧＩＯＴ，ＧＩＯＮのデータを増幅するデー
タアンプであり、６はトランスファーゲートであり、７
はクランプ回路である。
【０００４】相補データ線ＧＩＯＴ，ＧＩＯＮのＨｉｇ
ｈ電位は、従来Ｖｃｃ＝２．０ＶからＮチャネルトラン
ジスタのしきい値電圧Ｖｔ＝０．５Ｖを差し引いた１．
５Ｖで行っている。データ線のＬｏｗ電位は、Ｙスイッ
チがＯＮすると０．８Ｖ程度になる。
ｈ電位は、従来Ｖｃｃ＝２．０ＶからＮチャネルトラン
ジスタのしきい値電圧Ｖｔ＝０．５Ｖを差し引いた１．
５Ｖで行っている。データ線のＬｏｗ電位は、Ｙスイッ
チがＯＮすると０．８Ｖ程度になる。
【０００５】この従来の半導体記憶装置では、データア
ンプ１は、データ線の電位が高すぎてＨｉｇｈ電位とＬ
ｏｗ電位の電位が開きすぎているため、スイングに時間
がかかり、Ｙスイッチが活性化してからデータアンプ１
が出力するまでの時間が４ｎ秒以上かかっていた。
ンプ１は、データ線の電位が高すぎてＨｉｇｈ電位とＬ
ｏｗ電位の電位が開きすぎているため、スイングに時間
がかかり、Ｙスイッチが活性化してからデータアンプ１
が出力するまでの時間が４ｎ秒以上かかっていた。
【０００６】従来の半導体記憶装置の一例が、特開平１
−１９２０８１号公報、特開平４−３８６９７号公報に
記載されている。特開平１−１９２０８１号公報に記載
の発明は、相補データ線対の電位差を一定値以内にクラ
ンプするクランプ回路をデータ線間に設けたものであ
り、相補データ線を１／２Ｖｃｃレベル近傍に強制的に
クランプするものである。この発明では、Ｖｃｃ＝２．
０Ｖとすると、相補データ線を１／２Ｖｃｃ＝１．０Ｖ
近傍にクランプすることになり、データ線の電位が１．
１Ｖ以下になるとデータアンプに貫通電流が流れるよう
になるので、消費電流が増加するという問題がある。
−１９２０８１号公報、特開平４−３８６９７号公報に
記載されている。特開平１−１９２０８１号公報に記載
の発明は、相補データ線対の電位差を一定値以内にクラ
ンプするクランプ回路をデータ線間に設けたものであ
り、相補データ線を１／２Ｖｃｃレベル近傍に強制的に
クランプするものである。この発明では、Ｖｃｃ＝２．
０Ｖとすると、相補データ線を１／２Ｖｃｃ＝１．０Ｖ
近傍にクランプすることになり、データ線の電位が１．
１Ｖ以下になるとデータアンプに貫通電流が流れるよう
になるので、消費電流が増加するという問題がある。
【０００７】特開平４−３８６９７号公報に記載の発明
は、相補データ線をプルアップするプルアップ回路と、
相補データ線を所定電位にクランプするデータクランプ
回路と、相補データ線上のデータを差動増幅して読み出
す差動増幅読み出し回路とを備えおり、動作点を下げる
クランプ回路について記載しているが、小振幅にする内
容については記載していない。また、相補データ線の電
位がＶｃｃ−Ｖｔからスタートしている。
は、相補データ線をプルアップするプルアップ回路と、
相補データ線を所定電位にクランプするデータクランプ
回路と、相補データ線上のデータを差動増幅して読み出
す差動増幅読み出し回路とを備えおり、動作点を下げる
クランプ回路について記載しているが、小振幅にする内
容については記載していない。また、相補データ線の電
位がＶｃｃ−Ｖｔからスタートしている。
【０００８】
【発明が解決しようとする課題】上述したように従来の
半導体記憶装置では、電源電圧が２．０Ｖのときには、
相補データ線のＨｉｇｈ電位は、電源電圧Ｖｃｃからし
きい値電圧を差し引いた１．５Ｖであり、Ｌｏｗ電位は
０．８Ｖであって、データ線の電位が高すぎてＨｉｇｈ
電位とＬｏｗ電位の電位が開きすぎており、データアン
プは、スイングに時間がかかり、Ｙスイッチが活性化し
てからデータアンプが出力するまでの時間がかかるとい
う問題があった。
半導体記憶装置では、電源電圧が２．０Ｖのときには、
相補データ線のＨｉｇｈ電位は、電源電圧Ｖｃｃからし
きい値電圧を差し引いた１．５Ｖであり、Ｌｏｗ電位は
０．８Ｖであって、データ線の電位が高すぎてＨｉｇｈ
電位とＬｏｗ電位の電位が開きすぎており、データアン
プは、スイングに時間がかかり、Ｙスイッチが活性化し
てからデータアンプが出力するまでの時間がかかるとい
う問題があった。
【０００９】この発明は、相補データ線対間の電圧の開
きが小さく、データ線のクランプレベルをデータアンプ
の最適動作点レベルに設定できる半導体記憶装置を提供
することにある。
きが小さく、データ線のクランプレベルをデータアンプ
の最適動作点レベルに設定できる半導体記憶装置を提供
することにある。
【００１０】
【課題を解決するための手段】この発明は、相補データ
線と１／２電源電圧との間に第１のクランプ回路を備
え、前記相補データ線と電源電圧との間および相補デー
タ線とグランドとの間に第２のクランプ回路を備えて、
データ読み出し時に相補データ線の電圧をクランプする
半導体記憶装置において、 前記第１のクランプ回路は、
スタート時に前記相補データ線を１／２電源電圧にクラ
ンプしておき、前記第２のクランプ回路は、ロー系また
はカラム系のアクティブ信号により動作させ、前記第１
および第２のクランプ回路によるクランプ電圧を電源電
圧の０．５５から０．６５の大きさにすることを特徴と
し、前記第２のクランプ回路は、グランド側に１個以上
直列に接続され、ダイオード接続されたＮＭＯＳトラン
ジスタが接続されていることを特徴とし、電源電圧側に
１個以上直列に接続され、ダイオード接続されたＮＭＯ
Ｓトランジスタが接続されていることを特徴とする。
線と１／２電源電圧との間に第１のクランプ回路を備
え、前記相補データ線と電源電圧との間および相補デー
タ線とグランドとの間に第２のクランプ回路を備えて、
データ読み出し時に相補データ線の電圧をクランプする
半導体記憶装置において、 前記第１のクランプ回路は、
スタート時に前記相補データ線を１／２電源電圧にクラ
ンプしておき、前記第２のクランプ回路は、ロー系また
はカラム系のアクティブ信号により動作させ、前記第１
および第２のクランプ回路によるクランプ電圧を電源電
圧の０．５５から０．６５の大きさにすることを特徴と
し、前記第２のクランプ回路は、グランド側に１個以上
直列に接続され、ダイオード接続されたＮＭＯＳトラン
ジスタが接続されていることを特徴とし、電源電圧側に
１個以上直列に接続され、ダイオード接続されたＮＭＯ
Ｓトランジスタが接続されていることを特徴とする。
【００１１】
【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１２】図１は、この発明の半導体記憶装置の実施
の形態を示す回路図である。図１において、１は相補デ
ータ線ＧＩＯＴ，ＧＩＯＮのデータを増幅するデータア
ンプであり、２は第１のクランプ回路であり、３は第２
のクランプ回路であり、４は相補データ線ＧＩＯＴ，Ｇ
ＩＯＮを短絡してプリチャージするプリチャージ回路で
あり、５はメモリセル、ローアドレスデコーダ、センス
アンプ、カラムアドレスデコーダからなるメモリバンク
であり、６は相補データ線ＬＩＯＴ，ＬＩＯＮと相補デ
ータ線ＧＩＯＴ，ＧＩＯＮとをスイッチするトランスフ
ァーゲートである。
の形態を示す回路図である。図１において、１は相補デ
ータ線ＧＩＯＴ，ＧＩＯＮのデータを増幅するデータア
ンプであり、２は第１のクランプ回路であり、３は第２
のクランプ回路であり、４は相補データ線ＧＩＯＴ，Ｇ
ＩＯＮを短絡してプリチャージするプリチャージ回路で
あり、５はメモリセル、ローアドレスデコーダ、センス
アンプ、カラムアドレスデコーダからなるメモリバンク
であり、６は相補データ線ＬＩＯＴ，ＬＩＯＮと相補デ
ータ線ＧＩＯＴ，ＧＩＯＮとをスイッチするトランスフ
ァーゲートである。
【００１３】ＰＩＯは、プリチャージ信号であり、ＲＡ
ＳＢは、ロー系のアクティブ信号であるＲＡＳＢ信号で
あり、ＰＥＮは、カラム系のアクティブ信号であるパイ
プラインイネーブル信号である。また、図１に示す半導
体記憶装置は、電源電圧Ｖｃｃ＝２．０Ｖで動作してい
る。
ＳＢは、ロー系のアクティブ信号であるＲＡＳＢ信号で
あり、ＰＥＮは、カラム系のアクティブ信号であるパイ
プラインイネーブル信号である。また、図１に示す半導
体記憶装置は、電源電圧Ｖｃｃ＝２．０Ｖで動作してい
る。
【００１４】第１のクランプ回路２は、ドレインが電源
電圧１／２Ｖｃｃに接続され、ゲートには、ＰＥＮ信号
またはＲＡＳＢ信号が与えられ、ソースがそれぞれデー
タ線ＧＩＯＴ，ＧＩＯＮに接続されたＮＭＯＳトランジ
スタ１１，１２により構成されている。ＰＥＮ信号また
はＲＡＳＢ信号により、この第１のクランプ回路２は、
スタート時には相補データ線ＧＩＯＴ，ＧＩＯＮを１／
２Ｖｃｃ＝１．０Ｖにクランプする。
電圧１／２Ｖｃｃに接続され、ゲートには、ＰＥＮ信号
またはＲＡＳＢ信号が与えられ、ソースがそれぞれデー
タ線ＧＩＯＴ，ＧＩＯＮに接続されたＮＭＯＳトランジ
スタ１１，１２により構成されている。ＰＥＮ信号また
はＲＡＳＢ信号により、この第１のクランプ回路２は、
スタート時には相補データ線ＧＩＯＴ，ＧＩＯＮを１／
２Ｖｃｃ＝１．０Ｖにクランプする。
【００１５】第２のクランプ回路３は、ドレインが電源
電圧Ｖｃｃに接続され、ソースがそれぞれデータ線ＧＩ
ＯＴ，ＧＩＯＮに接続されたＮＭＯＳトランジスタ１
３，１４と、データ線ＧＩＯＴとＧＮＤとの間に直列に
接続されたＮＭＯＳトランジスタ１５，１７，１９と、
データ線ＧＩＯＮとＧＮＤとの間に直列に接続されたＮ
ＭＯＳトランジスタ１６，１８，２０とにより構成さ
れ、ＮＭＯＳトランジスタ１３，１４，１５，１６のゲ
ートには、ＰＥＮ信号またはＲＡＳＢ信号が与えられ、
ＮＭＯＳトランジスタ１７，１８，１９，２０は、ダイ
オード接続されている。
電圧Ｖｃｃに接続され、ソースがそれぞれデータ線ＧＩ
ＯＴ，ＧＩＯＮに接続されたＮＭＯＳトランジスタ１
３，１４と、データ線ＧＩＯＴとＧＮＤとの間に直列に
接続されたＮＭＯＳトランジスタ１５，１７，１９と、
データ線ＧＩＯＮとＧＮＤとの間に直列に接続されたＮ
ＭＯＳトランジスタ１６，１８，２０とにより構成さ
れ、ＮＭＯＳトランジスタ１３，１４，１５，１６のゲ
ートには、ＰＥＮ信号またはＲＡＳＢ信号が与えられ、
ＮＭＯＳトランジスタ１７，１８，１９，２０は、ダイ
オード接続されている。
【００１６】データ線ＧＩＯＴ，ＧＩＯＮは、スタート
時である初期状態では、第１のクランプ回路２により１
／２Ｖｃｃ＝１．０Ｖにプリチャージされているが、ロ
ー系のアクティブ信号であるＲＡＳＢ信号、またはカラ
ム系のアクティブ信号であるＰＥＮ信号が第２のクラン
プ回路３に入力されると、１．２Ｖにクランプされる。
図２は、スタート時からデータがデータ線に出力される
までのクランプ回路のタイミング図である。図２には、
ＲＡＳＢ動作とＰＥＮ動作の２つが画いてあるが、ＰＥ
Ｎ動作の方が高速化できる。すなわち、ＰＥＮ動作では
ＣＡＳでＧＩＯを動作させるので、リードライト動作直
前まで１／２Ｖｃｃであり、ＲＡＳＢで動作させる場合
と比較し、さらにＧＩＯの開きを少なくできるため、約
０．１ｎ秒動作を速くできる。
時である初期状態では、第１のクランプ回路２により１
／２Ｖｃｃ＝１．０Ｖにプリチャージされているが、ロ
ー系のアクティブ信号であるＲＡＳＢ信号、またはカラ
ム系のアクティブ信号であるＰＥＮ信号が第２のクラン
プ回路３に入力されると、１．２Ｖにクランプされる。
図２は、スタート時からデータがデータ線に出力される
までのクランプ回路のタイミング図である。図２には、
ＲＡＳＢ動作とＰＥＮ動作の２つが画いてあるが、ＰＥ
Ｎ動作の方が高速化できる。すなわち、ＰＥＮ動作では
ＣＡＳでＧＩＯを動作させるので、リードライト動作直
前まで１／２Ｖｃｃであり、ＲＡＳＢで動作させる場合
と比較し、さらにＧＩＯの開きを少なくできるため、約
０．１ｎ秒動作を速くできる。
【００１７】次に、この実施の形態のデータ読み出し時
の動作について図３を参照して説明する。図３は、デー
タ読み出し時のデータ線ＧＩＯＴとデータ線ＧＩＯＮの
クランプ電圧を説明する図である。
の動作について図３を参照して説明する。図３は、デー
タ読み出し時のデータ線ＧＩＯＴとデータ線ＧＩＯＮの
クランプ電圧を説明する図である。
【００１８】ビット線ＢＬＴがＬｏｗ電位であり、ビッ
ト線ＢＬＮがＨｉｇｈ電位であるとするときに、カラム
スイッチ（Ｙスイッチ）が開くと、図３に示すように、
データ線ＧＩＯＴ側のクランプ回路の電源電圧からデー
タ線ＧＩＯＴ、トランスファーゲート、データ線ＬＩＯ
Ｔ、カラムスイッチを通ってデータ線ＢＬＴに電流が流
れ、抵抗比によりデータ線ＧＩＯＴの電圧は、０．８Ｖ
程度となる。
ト線ＢＬＮがＨｉｇｈ電位であるとするときに、カラム
スイッチ（Ｙスイッチ）が開くと、図３に示すように、
データ線ＧＩＯＴ側のクランプ回路の電源電圧からデー
タ線ＧＩＯＴ、トランスファーゲート、データ線ＬＩＯ
Ｔ、カラムスイッチを通ってデータ線ＢＬＴに電流が流
れ、抵抗比によりデータ線ＧＩＯＴの電圧は、０．８Ｖ
程度となる。
【００１９】一方、データ線ＧＩＯＮ側には、ビット線
ＢＬＮのデータであるＨｉｇｈ電位はほとんど入ってこ
ないため、データ線ＧＩＯＮ側の電圧は、クランプ回路
の釣り合い電圧１．２Ｖにクランプされる。
ＢＬＮのデータであるＨｉｇｈ電位はほとんど入ってこ
ないため、データ線ＧＩＯＮ側の電圧は、クランプ回路
の釣り合い電圧１．２Ｖにクランプされる。
【００２０】したがって、データ線ＧＩＯＴ，ＧＩＯＮ
のＬｏｗ電位は、従来の半導体記憶装置と同じ０．８Ｖ
程度であるが、Ｈｉｇｈ電位は、従来の１．５Ｖから
１．２Ｖになり、データ線ＧＩＯＴ，ＧＩＯＮ間の電位
の開きが小さくなる。その結果、プリチャージ回路４に
よりデータ線ＧＩＯＴ，ＧＩＯＮをショートしてプリチ
ャージしでいる間にデータ線ＧＩＯＴ，ＧＩＯＮを十分
にバランスすることができる。図４は、クランプ電圧が
１．２Ｖのときと１．５Ｖのときのアクセスを比較した
図である。図４からも明らかなように、クランプ電圧が
１．２のときの方が１．５Ｖのときよりも、データ線Ｇ
ＩＯＴ，ＧＩＯＮがバランスする位置が早くなってお
り、したがって、データアンプの増幅の始まる時点が
２．９ｎ秒から２．０ｎ秒へと約１ｎ秒改善されている
ことが分かる。このようにこの実施の形態では、データ
アンプが出力するまでの時間を高速化することができ
る。
のＬｏｗ電位は、従来の半導体記憶装置と同じ０．８Ｖ
程度であるが、Ｈｉｇｈ電位は、従来の１．５Ｖから
１．２Ｖになり、データ線ＧＩＯＴ，ＧＩＯＮ間の電位
の開きが小さくなる。その結果、プリチャージ回路４に
よりデータ線ＧＩＯＴ，ＧＩＯＮをショートしてプリチ
ャージしでいる間にデータ線ＧＩＯＴ，ＧＩＯＮを十分
にバランスすることができる。図４は、クランプ電圧が
１．２Ｖのときと１．５Ｖのときのアクセスを比較した
図である。図４からも明らかなように、クランプ電圧が
１．２のときの方が１．５Ｖのときよりも、データ線Ｇ
ＩＯＴ，ＧＩＯＮがバランスする位置が早くなってお
り、したがって、データアンプの増幅の始まる時点が
２．９ｎ秒から２．０ｎ秒へと約１ｎ秒改善されている
ことが分かる。このようにこの実施の形態では、データ
アンプが出力するまでの時間を高速化することができ
る。
【００２１】なお、この実施の形態では、電源電圧を
２．０Ｖとして説明したが、この発明は、２．０Ｖに限
るものではなく、クランプ電圧を電源電圧の０．５５〜
０．６５の大きさとして、５．０Ｖ、３．３Ｖさらには
２．０Ｖ以下の電圧をも含むものである。また、この実
施の形態では、第２のクランプ回路のグランド側に２個
の直列に接続され、ダイオード接続されたＮＭＯＳトラ
ンジスタが接続されているが、これに限るものではな
く、グランド側に１個以上の直列に接続され、ダイオー
ド接続されたＮＭＯＳトランジスタが接続されているこ
と、および電源電圧側に１個以上の直列に接続され、ダ
イオード接続されたＮＭＯＳトランジスタが接続されて
いることを含むものであり、発明の要旨の範囲内で変更
が可能である。
２．０Ｖとして説明したが、この発明は、２．０Ｖに限
るものではなく、クランプ電圧を電源電圧の０．５５〜
０．６５の大きさとして、５．０Ｖ、３．３Ｖさらには
２．０Ｖ以下の電圧をも含むものである。また、この実
施の形態では、第２のクランプ回路のグランド側に２個
の直列に接続され、ダイオード接続されたＮＭＯＳトラ
ンジスタが接続されているが、これに限るものではな
く、グランド側に１個以上の直列に接続され、ダイオー
ド接続されたＮＭＯＳトランジスタが接続されているこ
と、および電源電圧側に１個以上の直列に接続され、ダ
イオード接続されたＮＭＯＳトランジスタが接続されて
いることを含むものであり、発明の要旨の範囲内で変更
が可能である。
【００２２】また、この実施の形態では、同じしきい値
電圧を持つＮＭＯＳトランジスタで構成したが、ＰＭＯ
ＳトランジスタまたはＰＭＯＳトランジスタとＮＭＯＳ
トランジスタとの混合により構成してもよい。さらに、
トランジスタサイズを変えてクランプレベルを変えても
よい。すなわち、トランジスタサイズを小さくしてクラ
ンプレベルを上げたり、トランジスタサイズを大きくし
てクランプレベルを下げることができる。
電圧を持つＮＭＯＳトランジスタで構成したが、ＰＭＯ
ＳトランジスタまたはＰＭＯＳトランジスタとＮＭＯＳ
トランジスタとの混合により構成してもよい。さらに、
トランジスタサイズを変えてクランプレベルを変えても
よい。すなわち、トランジスタサイズを小さくしてクラ
ンプレベルを上げたり、トランジスタサイズを大きくし
てクランプレベルを下げることができる。
【００２３】
【発明の効果】以上説明したように、この発明は、相補
データ線のＨｉｇｈ電位とＬｏｗ電位の開きが小さく、
その結果、プリチャージ回路により相補データ線をプリ
チャージして相補データ線を十分にバランスすることが
でき、また、データ線クランプレベルをデータアンプの
最適動作点レベルに設定できるため、Ｙスイッチが活性
化してからデータアンプが出力するまでの時間を高速化
することができるという効果を有する。
データ線のＨｉｇｈ電位とＬｏｗ電位の開きが小さく、
その結果、プリチャージ回路により相補データ線をプリ
チャージして相補データ線を十分にバランスすることが
でき、また、データ線クランプレベルをデータアンプの
最適動作点レベルに設定できるため、Ｙスイッチが活性
化してからデータアンプが出力するまでの時間を高速化
することができるという効果を有する。
【図１】この発明の半導体記憶装置の実施の形態を示す
回路図である。
回路図である。
【図２】スタート時からデータがデータ線に出力される
までのクランプ回路のタイミング図である。
までのクランプ回路のタイミング図である。
【図３】データ読み出し時のデータ線ＧＩＯＴとデータ
線ＧＩＯＮのクランプ電圧を説明する図である。
線ＧＩＯＮのクランプ電圧を説明する図である。
【図４】クランプ電圧が１．２Ｖのときと１．５Ｖのと
きのアクセスを比較した図である。
きのアクセスを比較した図である。
【図５】従来の半導体記憶装置の実施の形態を示す回路
図である。
図である。
１ データアンプ ２ 第１のクランプ回路 ３ 第２のクランプ回路 ４ プリチャージ回路 ５ メモリバンク ６ トランスファーゲート １１〜２０ ＮＭＯＳトランジスタ
Claims (7)
- 【請求項１】相補データ線と１／２電源電圧との間に第
１のクランプ回路を備え、前記相補データ線と電源電圧
との間および相補データ線とグランドとの間に第２のク
ランプ回路を備えて、データ読み出し時に相補データ線
の電圧をクランプする半導体記憶装置において、 前記第１のクランプ回路は、スタート時に前記相補デー
タ線を１／２電源電圧にクランプしておき、前記第２の
クランプ回路は、ロー系またはカラム系のアクティブ信
号により動作させ、前記第１および第２のクランプ回路
によるクランプ電圧を電源電圧の０．５５から０．６５
の大きさにする ことを特徴とする請求項１に記載の半導
体記憶装置。 - 【請求項２】前記第２のクランプ回路は、グランド側に
１個以上直列に接続され、ダイオード接続されたＮＭＯ
Ｓトランジスタが接続されていることを特徴とする請求
項１に記載の半導体記憶装置。 - 【請求項３】前記第２のクランプ回路は、電源電圧側に
１個以上直列に接続され、ダイオード接続されたＮＭＯ
Ｓトランジスタが接続されていることを特徴とする請求
項１または２に記載の半導体記憶装置。 - 【請求項４】前記電源電圧が２．０Ｖであることを特徴
とする請求項１〜３のいずれかに記載の半導体記憶装
置。 - 【請求項５】前記第１および第２のクランプ回路による
クランプ電圧が１．１〜１．３Ｖであることを特徴とす
る請求項１〜４のいずれかに記載の半導体記憶装置。 - 【請求項６】前記第１および第２のクランプ回路が、相
補データ線の電圧を、ロー系のアクティブ信号であるＲ
ＡＳＢ信号によりクランプすることを特徴とする請求項
１〜５のいずれかに記載の半導体記憶装置。 - 【請求項７】前記第１および第２のクランプ回路が、相
補データ線の電圧を、カラム系のアクティブ信号である
ＰＥＮ信号によりクランプすることを特徴とする請求項
１〜５のいずれかに記載の半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06264598A JP3248482B2 (ja) | 1998-03-13 | 1998-03-13 | 半導体記憶装置 |
| TW088103722A TW421796B (en) | 1998-03-13 | 1999-03-10 | Semiconductor integrated circuit device having clamp circuit for accelerating data transfer on data bus |
| KR1019990008310A KR100313731B1 (ko) | 1998-03-13 | 1999-03-12 | 데이터버스에서의 데이터 트랜스퍼를 가속시키는 클램프회로를구비한 반도체 집적회로장치 |
| US09/267,229 US6061275A (en) | 1998-03-13 | 1999-03-12 | Semiconductor integrated circuit device having clamp circuit for accelerating data transfer on data bus |
| CNB991029852A CN1197088C (zh) | 1998-03-13 | 1999-03-15 | 具有钳位电路的半导体集成电路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06264598A JP3248482B2 (ja) | 1998-03-13 | 1998-03-13 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260058A JPH11260058A (ja) | 1999-09-24 |
| JP3248482B2 true JP3248482B2 (ja) | 2002-01-21 |
Family
ID=13206288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06264598A Expired - Fee Related JP3248482B2 (ja) | 1998-03-13 | 1998-03-13 | 半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6061275A (ja) |
| JP (1) | JP3248482B2 (ja) |
| KR (1) | KR100313731B1 (ja) |
| CN (1) | CN1197088C (ja) |
| TW (1) | TW421796B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525607B1 (en) * | 2000-09-27 | 2003-02-25 | Intel Corporation | High-voltage differential input receiver |
| US9391063B2 (en) | 2011-05-24 | 2016-07-12 | Fairchild Semiconductor Corporation | Under voltage tolerant clamp |
| US11289151B2 (en) | 2019-11-08 | 2022-03-29 | Micron Technology, Inc. | Cross-coupled transistor threshold voltage mismatch compensation and related devices, systems, and methods |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192081A (ja) * | 1988-01-27 | 1989-08-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0775118B2 (ja) * | 1989-03-20 | 1995-08-09 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH0438697A (ja) * | 1990-05-31 | 1992-02-07 | Oki Electric Ind Co Ltd | 半導体記憶装置のデータバスクランプ回路 |
| US5058067A (en) * | 1990-06-06 | 1991-10-15 | National Semiconductor Corporation | Individual bit line recovery circuits |
| KR0158027B1 (ko) * | 1993-12-29 | 1999-02-01 | 모리시다 요이치 | 반도체집적회로 |
| KR0135323B1 (ko) * | 1995-05-25 | 1998-05-15 | 김광호 | 클램프기능을 가지는 데이타 출력버퍼 |
-
1998
- 1998-03-13 JP JP06264598A patent/JP3248482B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-10 TW TW088103722A patent/TW421796B/zh not_active IP Right Cessation
- 1999-03-12 KR KR1019990008310A patent/KR100313731B1/ko not_active IP Right Cessation
- 1999-03-12 US US09/267,229 patent/US6061275A/en not_active Expired - Lifetime
- 1999-03-15 CN CNB991029852A patent/CN1197088C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW421796B (en) | 2001-02-11 |
| JPH11260058A (ja) | 1999-09-24 |
| CN1229252A (zh) | 1999-09-22 |
| KR19990077831A (ko) | 1999-10-25 |
| CN1197088C (zh) | 2005-04-13 |
| US6061275A (en) | 2000-05-09 |
| KR100313731B1 (ko) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7986578B2 (en) | Low voltage sense amplifier and sensing method | |
| KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
| JPH11260057A (ja) | 半導体記憶装置 | |
| US6469546B2 (en) | Sense amplifier circuit | |
| US20060104119A1 (en) | Local input/output line precharge circuit of semiconductor memory device | |
| JP4629249B2 (ja) | 半導体記憶装置及びその情報読み出し方法 | |
| KR20100052885A (ko) | 반도체 메모리 장치 | |
| KR0166044B1 (ko) | 감지증폭기 어레이 | |
| US6411559B1 (en) | Semiconductor memory device including a sense amplifier | |
| US5751642A (en) | Voltage control circuit for input and output lines of semiconductor memory device | |
| US20030090950A1 (en) | Semiconductor memory device and bit line sensing method thereof | |
| JPH03116493A (ja) | センスアンプ回路 | |
| JP3248482B2 (ja) | 半導体記憶装置 | |
| US5881005A (en) | Semiconductor integrated circuit device having a constant delay-time circuit for different operating voltages | |
| US5742185A (en) | Data bus drive circuit for semiconductor memory device | |
| JP3252544B2 (ja) | 半導体集積回路 | |
| JPH09297992A (ja) | センスアンプ回路 | |
| JP4406527B2 (ja) | 半導体集積回路装置 | |
| JPH09330591A (ja) | センスアンプ駆動回路 | |
| US6188601B1 (en) | Ferroelectric memory device having single bit line coupled to at least one memory cell | |
| KR100574950B1 (ko) | 고속 반도체 메모리에서의 빠른 데이터 기록을 위한 감지증폭기 회로 | |
| JP2679033B2 (ja) | 半導体記憶装置 | |
| KR100339423B1 (ko) | 반도체 메모리 장치 | |
| TWI840858B (zh) | 控制電路、讀寫方法以及存儲器 | |
| KR0179853B1 (ko) | 반도체 기억소자의 센스앰프 전원 공급회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |