JP3246094B2 - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JP3246094B2 JP3246094B2 JP16642093A JP16642093A JP3246094B2 JP 3246094 B2 JP3246094 B2 JP 3246094B2 JP 16642093 A JP16642093 A JP 16642093A JP 16642093 A JP16642093 A JP 16642093A JP 3246094 B2 JP3246094 B2 JP 3246094B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- ion implantation
- forming
- diffusion layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 73
- 238000009792 diffusion process Methods 0.000 claims description 60
- 230000015572 biosynthetic process Effects 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 33
- 230000003213 activating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 55
- 238000001459 lithography Methods 0.000 description 10
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタの製造方
法に関し、特には、ＬＤＤ構造のトランジスタを形成す
るトランジスタの製造方法に関するものである。
法に関し、特には、ＬＤＤ構造のトランジスタを形成す
るトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】従来例を、図４の製造工程図により説明
する。図では一例として、Ｎチャネルトランジスタを形
成する場合を示す。
する。図では一例として、Ｎチャネルトランジスタを形
成する場合を示す。
【０００３】図４の（１）に示すように、半導体基板５
１には、トランジスタの形成領域５２を区分する素子分
離領域５３が形成されている。上記半導体基板５１は、
少なくともトランジスタ形成領域５２がＰ型に形成され
ている。さらにトランジスタの形成領域５２の半導体基
板５１上には、ゲート絶縁膜５４を介してゲート電極５
５が形成されている。
１には、トランジスタの形成領域５２を区分する素子分
離領域５３が形成されている。上記半導体基板５１は、
少なくともトランジスタ形成領域５２がＰ型に形成され
ている。さらにトランジスタの形成領域５２の半導体基
板５１上には、ゲート絶縁膜５４を介してゲート電極５
５が形成されている。
【０００４】その後、通常の塗布技術とリソグラフィー
技術とによって、半導体基板５１上に、例えばレジスト
よりなるイオン注入マスク５６を形成する。このイオン
注入マスク５６には、後述するＬＤＤ拡散層を形成する
領域上に開口部５７が設けられている。
技術とによって、半導体基板５１上に、例えばレジスト
よりなるイオン注入マスク５６を形成する。このイオン
注入マスク５６には、後述するＬＤＤ拡散層を形成する
領域上に開口部５７が設けられている。
【０００５】そして通常のＬＤＤ拡散層を形成するため
のイオン注入法によって、上記開口部５７よりゲート電
極５５の両側におけるトランジスタ形成領域５２にＮ型
の不純物９１を導入する。その後、アッシャー処理また
はウェットエッチング等によって、上記イオン注入マス
ク５６を除去する。
のイオン注入法によって、上記開口部５７よりゲート電
極５５の両側におけるトランジスタ形成領域５２にＮ型
の不純物９１を導入する。その後、アッシャー処理また
はウェットエッチング等によって、上記イオン注入マス
ク５６を除去する。
【０００６】次いで図４の（２）に示すように、通常の
塗布技術によって、半導体基板５１上に、例えばレジス
トよりなるイオン注入マスク５８を形成する。続いて通
常のリソグラフィー技術によって、トランジスタ形成領
域５２におけるソース形成領域５９上の上記イオン注入
マスク５８に開口部６０を形成する。
塗布技術によって、半導体基板５１上に、例えばレジス
トよりなるイオン注入マスク５８を形成する。続いて通
常のリソグラフィー技術によって、トランジスタ形成領
域５２におけるソース形成領域５９上の上記イオン注入
マスク５８に開口部６０を形成する。
【０００７】そして斜めイオン注入法によって、上記開
口部６０より半導体基板５１中に、当該トランジスタ形
成領域５２と同導電型（Ｐ型）の不純物９２を導入す
る。この不純物９２は、その後の工程で、Ｐ型のポケッ
ト拡散層を形成するもので、Ｐ型の不純物〔例えばリン
（Ｐ）またはヒ素（Ａｓ）等〕よりなる。
口部６０より半導体基板５１中に、当該トランジスタ形
成領域５２と同導電型（Ｐ型）の不純物９２を導入す
る。この不純物９２は、その後の工程で、Ｐ型のポケッ
ト拡散層を形成するもので、Ｐ型の不純物〔例えばリン
（Ｐ）またはヒ素（Ａｓ）等〕よりなる。
【０００８】その後、アッシャー処理またはウェットエ
ッチング等によって、上記イオン注入マスク５８を除去
する。
ッチング等によって、上記イオン注入マスク５８を除去
する。
【０００９】そして図４の（３）に示すように、通常の
サイドウォールを形成するプロセスによって、ゲート電
極５５の両側にサイドウォール６１を形成する。このサ
イドウォール６１の幅が、ゲート電極１５と後述するソ
ース領域との間隔、当該ゲート電極１５と後述するドレ
イン領域との間隔を決定する。さらに例えば熱酸化法ま
たは化学的気相成長法によって、少なくとも半導体基板
５１上にイオン注入時の緩衝用になる、例えば酸化シリ
コンよりなる絶縁膜６２を成膜する。
サイドウォールを形成するプロセスによって、ゲート電
極５５の両側にサイドウォール６１を形成する。このサ
イドウォール６１の幅が、ゲート電極１５と後述するソ
ース領域との間隔、当該ゲート電極１５と後述するドレ
イン領域との間隔を決定する。さらに例えば熱酸化法ま
たは化学的気相成長法によって、少なくとも半導体基板
５１上にイオン注入時の緩衝用になる、例えば酸化シリ
コンよりなる絶縁膜６２を成膜する。
【００１０】次いでレジスト塗布技術とリソグラフィー
技術によって、所定の領域にイオン注入マスク（図示せ
ず）を形成した後、イオン注入法によって、ソース・ド
レイン領域を形成するＰ型の不純物９３を導入する。
技術によって、所定の領域にイオン注入マスク（図示せ
ず）を形成した後、イオン注入法によって、ソース・ド
レイン領域を形成するＰ型の不純物９３を導入する。
【００１１】その後図４の（４）に示すように、活性化
アニール処理を行って、ゲート電極５５の一方側におけ
る半導体基板５１に、Ｐ型のポケット拡散層６３を形成
する。それとともに、このＰ型のポケット拡散層６３の
上層にＮ型のＬＤＤ拡散層６４を介してＮ型のソース領
域６５を形成する。さらにほぼ同時に、ゲート電極５５
の他方側における半導体基板５１に、Ｎ型のＬＤＤ拡散
層６６を介してＮ型のドレイン領域６７を形成する。こ
のようにして、Ｎチャネルトランジスタ５０が形成され
る。
アニール処理を行って、ゲート電極５５の一方側におけ
る半導体基板５１に、Ｐ型のポケット拡散層６３を形成
する。それとともに、このＰ型のポケット拡散層６３の
上層にＮ型のＬＤＤ拡散層６４を介してＮ型のソース領
域６５を形成する。さらにほぼ同時に、ゲート電極５５
の他方側における半導体基板５１に、Ｎ型のＬＤＤ拡散
層６６を介してＮ型のドレイン領域６７を形成する。こ
のようにして、Ｎチャネルトランジスタ５０が形成され
る。
【００１２】なお、上記従来例では、Ｎチャネルトラン
ジスタ５０を例に説明したが、導電型を逆にすることに
よりＰチャネルトランジスタにも適用できる。
ジスタ５０を例に説明したが、導電型を逆にすることに
よりＰチャネルトランジスタにも適用できる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記製
造方法では、ＬＤＤ拡散層を形成するのに用いるイオン
注入マスクと、ソース領域側のみにポケット拡散層を形
成するのに用いるイオン注入マスクとを形成しなければ
ならない。このため、ソース領域側とドレイン領域側と
にポケット拡散層を形成した場合に比べて、ポケット拡
散層を形成するためのリソグラフィー工程が増える。
造方法では、ＬＤＤ拡散層を形成するのに用いるイオン
注入マスクと、ソース領域側のみにポケット拡散層を形
成するのに用いるイオン注入マスクとを形成しなければ
ならない。このため、ソース領域側とドレイン領域側と
にポケット拡散層を形成した場合に比べて、ポケット拡
散層を形成するためのリソグラフィー工程が増える。
【００１４】またポケット拡散層を形成するために用い
るイオン注入マスクをＬＤＤ拡散層を形成するために用
いるイオン注入マスクと兼用した場合には、ドレイン領
域側にＬＤＤ拡散層を形成することができない。このよ
うに、ドレイン領域側にＬＤＤ拡散層を形成することが
できない場合には、トランジスタの電流能力が低下す
る。
るイオン注入マスクをＬＤＤ拡散層を形成するために用
いるイオン注入マスクと兼用した場合には、ドレイン領
域側にＬＤＤ拡散層を形成することができない。このよ
うに、ドレイン領域側にＬＤＤ拡散層を形成することが
できない場合には、トランジスタの電流能力が低下す
る。
【００１５】本発明は、トランジスタの電気的特性とし
て、特にはトランジスタの電流能力に優れたトランジス
タの製造方法を提供することを目的とする。
て、特にはトランジスタの電流能力に優れたトランジス
タの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたトランジスタの製造方法である。
すなわち、第１の工程で、半導体基板のトランジスタ形
成領域上にゲート絶縁膜を介してゲート電極を形成す
る。次いで第２の工程で、トランジスタ形成領域のドレ
イン形成領域におけるゲート電極側の第１の所定領域上
とソース形成領域におけるゲート電極側の第２の所定領
域上とを少なくとも開口する開口部を設けたイオン注入
マスクを当該半導体基板上に形成した後、斜めイオン注
入法によって、当該トランジスタ形成領域と同導電型の
ものでかつソース形成領域側の半導体基板にポケット拡
散層を形成する第１の不純物を導入する。続いて第３の
工程で、イオン注入マスクを用いたイオン注入法によっ
て、ゲート電極の両側における半導体基板にＬＤＤ拡散
層を形成する第２の不純物を導入する。そして第４の工
程で、ゲート電極より所定距離だけ離れたトランジスタ
形成領域の半導体基板にソース領域とドレイン領域とを
形成する第３の不純物を導入する。その後第５の工程
で、第１〜第３の不純物を導入した各領域を活性化し
て、ゲート電極の両側におけるトランジスタ形成領域に
ＬＤＤ拡散層を介してソース領域とドレイン領域を形成
するとともに、少なくともソース領域のＬＤＤ拡散層の
チャネル領域側に当該トランジスタ形成領域と同導電型
のポケット拡散層を形成する製造方法であり、イオン注
入マスクの膜厚をｄ、第１の所定領域におけるゲート電
極とイオン注入マスクとの間隔をｓ１、第２の所定領域
におけるゲート電極とイオン注入マスクとの間隔をｓ
２、イオン注入マスクの形成精度をΔｓｗ、合わせ精度
をΔｓａ、ポケット拡散層を形成するためのイオン注入
角度をθ１、ＬＤＤ拡散層を形成するためのイオン注入
角度をθ２として、 ｔａｎθ１＞〔ｓ１＋（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（１）式、 ｔａｎθ１＜〔ｓ２−（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（２）式、 ｔａｎθ２＜〔ｓ１−（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（３）式を満足するようにｓ１、ｓ２、θ１、θ
２を設定する。
成するためになされたトランジスタの製造方法である。
すなわち、第１の工程で、半導体基板のトランジスタ形
成領域上にゲート絶縁膜を介してゲート電極を形成す
る。次いで第２の工程で、トランジスタ形成領域のドレ
イン形成領域におけるゲート電極側の第１の所定領域上
とソース形成領域におけるゲート電極側の第２の所定領
域上とを少なくとも開口する開口部を設けたイオン注入
マスクを当該半導体基板上に形成した後、斜めイオン注
入法によって、当該トランジスタ形成領域と同導電型の
ものでかつソース形成領域側の半導体基板にポケット拡
散層を形成する第１の不純物を導入する。続いて第３の
工程で、イオン注入マスクを用いたイオン注入法によっ
て、ゲート電極の両側における半導体基板にＬＤＤ拡散
層を形成する第２の不純物を導入する。そして第４の工
程で、ゲート電極より所定距離だけ離れたトランジスタ
形成領域の半導体基板にソース領域とドレイン領域とを
形成する第３の不純物を導入する。その後第５の工程
で、第１〜第３の不純物を導入した各領域を活性化し
て、ゲート電極の両側におけるトランジスタ形成領域に
ＬＤＤ拡散層を介してソース領域とドレイン領域を形成
するとともに、少なくともソース領域のＬＤＤ拡散層の
チャネル領域側に当該トランジスタ形成領域と同導電型
のポケット拡散層を形成する製造方法であり、イオン注
入マスクの膜厚をｄ、第１の所定領域におけるゲート電
極とイオン注入マスクとの間隔をｓ１、第２の所定領域
におけるゲート電極とイオン注入マスクとの間隔をｓ
２、イオン注入マスクの形成精度をΔｓｗ、合わせ精度
をΔｓａ、ポケット拡散層を形成するためのイオン注入
角度をθ１、ＬＤＤ拡散層を形成するためのイオン注入
角度をθ２として、 ｔａｎθ１＞〔ｓ１＋（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（１）式、 ｔａｎθ１＜〔ｓ２−（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（２）式、 ｔａｎθ２＜〔ｓ１−（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（３）式を満足するようにｓ１、ｓ２、θ１、θ
２を設定する。
【００１７】
【作用】上記製造方法では、トランジスタ形成領域のド
レイン形成領域におけるゲート電極側の第１の所定領域
上とソース形成領域におけるゲート電極側の第２の所定
領域上とを少なくとも開口する開口部を設けたイオン注
入マスクを用いて、ポケット拡散層を形成する第１の不
純物とＬＤＤ拡散層を形成する第２の不純物とをトラン
ジスタ形成領域に導入したことにより、リソグラフィー
工程が１工程少なくなる。
レイン形成領域におけるゲート電極側の第１の所定領域
上とソース形成領域におけるゲート電極側の第２の所定
領域上とを少なくとも開口する開口部を設けたイオン注
入マスクを用いて、ポケット拡散層を形成する第１の不
純物とＬＤＤ拡散層を形成する第２の不純物とをトラン
ジスタ形成領域に導入したことにより、リソグラフィー
工程が１工程少なくなる。
【００１８】またポケット拡散層が形成されることによ
り、ショートチャネル効果が抑制される。さらにドレイ
ン領域側にＬＤＤ拡散層が形成されることにより、トラ
ンジスタの電流能力が高められる。またポケット拡散層
がドレイン領域端側には形成されないことにより、ドレ
イン領域端のトランジスタ形成領域の濃度が高くならな
い。このため、接合リークが高くならない。またＮチャ
ネルトランジスタの場合には、接合容量が低減されるの
で、ホットキャリア耐性が高まる。
り、ショートチャネル効果が抑制される。さらにドレイ
ン領域側にＬＤＤ拡散層が形成されることにより、トラ
ンジスタの電流能力が高められる。またポケット拡散層
がドレイン領域端側には形成されないことにより、ドレ
イン領域端のトランジスタ形成領域の濃度が高くならな
い。このため、接合リークが高くならない。またＮチャ
ネルトランジスタの場合には、接合容量が低減されるの
で、ホットキャリア耐性が高まる。
【００１９】
【実施例】第１の発明の実施例を、図１の製造工程図に
より説明する。図では一例として、Ｎチャネルトランジ
スタ１を形成する場合を示す。
より説明する。図では一例として、Ｎチャネルトランジ
スタ１を形成する場合を示す。
【００２０】図１の（１）に示すように、半導体基板１
１には、トランジスタの形成領域１２を区分する素子分
離領域１３が形成されている。上記半導体基板１１は、
少なくともトランジスタ形成領域１２がＰ型に形成され
ている。
１には、トランジスタの形成領域１２を区分する素子分
離領域１３が形成されている。上記半導体基板１１は、
少なくともトランジスタ形成領域１２がＰ型に形成され
ている。
【００２１】まず第１の工程では、例えば熱酸化法によ
って、トランジスタの形成領域１２の半導体基板１１上
に、ゲート絶縁膜１４を形成する。このゲート絶縁膜１
４は、例えば酸化シリコンよりなる。次いで通常のゲー
ト電極の形成方法によって、上記ゲート絶縁膜１４上に
ゲート電極１５を形成する。このゲート電極１５は、例
えばポリサイドよりなる。
って、トランジスタの形成領域１２の半導体基板１１上
に、ゲート絶縁膜１４を形成する。このゲート絶縁膜１
４は、例えば酸化シリコンよりなる。次いで通常のゲー
ト電極の形成方法によって、上記ゲート絶縁膜１４上に
ゲート電極１５を形成する。このゲート電極１５は、例
えばポリサイドよりなる。
【００２２】次いで通常の塗布技術によって、半導体基
板１１上に、例えばレジストよりなるイオン注入マスク
１６を形成する。続いて通常のリソグラフィー技術によ
って、トランジスタ形成領域１２のドレイン形成領域１
７におけるゲート電極１５側の第１の所定領域Ｓ１上と
ソース形成領域１８におけるゲート電極１５側の第１の
所定領域Ｓ２上とを開口する開口部１９を形成する。な
お、上記ゲート電極１５がイオン注入マスクの作用をな
す場合には、図示したように、上記開口部１９は、ゲー
ト電極１５の一部上にも形成される。
板１１上に、例えばレジストよりなるイオン注入マスク
１６を形成する。続いて通常のリソグラフィー技術によ
って、トランジスタ形成領域１２のドレイン形成領域１
７におけるゲート電極１５側の第１の所定領域Ｓ１上と
ソース形成領域１８におけるゲート電極１５側の第１の
所定領域Ｓ２上とを開口する開口部１９を形成する。な
お、上記ゲート電極１５がイオン注入マスクの作用をな
す場合には、図示したように、上記開口部１９は、ゲー
ト電極１５の一部上にも形成される。
【００２３】いま、イオン注入マスク１６の膜厚をｄ、
第１の所定領域Ｓ１におけるゲート電極１５とイオン注
入マスク１６との間隔をｓ１、第２の所定領域Ｓ２にお
けるゲート電極１５とイオン注入マスク１６との間隔を
ｓ２、イオン注入マスクの形成精度をΔｓｗ、合わせ精
度をΔｓａ、ポケット拡散層を形成するためのイオン注
入角度をθ１とする。このとき、ドレイン端側にポケッ
ト拡散層を形成するための不純物が導入されないように
するには、下記（１）式と（２）式とを満足しなければ
ならない。
第１の所定領域Ｓ１におけるゲート電極１５とイオン注
入マスク１６との間隔をｓ１、第２の所定領域Ｓ２にお
けるゲート電極１５とイオン注入マスク１６との間隔を
ｓ２、イオン注入マスクの形成精度をΔｓｗ、合わせ精
度をΔｓａ、ポケット拡散層を形成するためのイオン注
入角度をθ１とする。このとき、ドレイン端側にポケッ
ト拡散層を形成するための不純物が導入されないように
するには、下記（１）式と（２）式とを満足しなければ
ならない。
【数１】 ｔａｎθ１＞〔ｓ１＋（Δｓｗ2＋Δｓａ2）1 / 2 〕／ｄ ・・・（１）
【数２】 ｔａｎθ１＜〔ｓ２−（Δｓｗ2＋Δｓａ2）1 / 2 〕／ｄ ・・・（２）
【００２４】また、ＬＤＤ拡散層を形成するためのイオ
ン注入角度をθ２とした場合には、下記（３）式を満足
しなければならない。
ン注入角度をθ２とした場合には、下記（３）式を満足
しなければならない。
【数３】 ｔａｎθ２＜〔ｓ１−（Δｓｗ2 ＋Δｓａ2 ）1/2 〕／ｄ ・・・（３）
【００２５】そして斜めイオン注入法によって、上記開
口部１９より半導体基板１１中に、当該トランジスタ形
成領域１２と同導電型（Ｐ型）の第１の不純物４１を導
入する。この第１の不純物４１は、その後の工程で、Ｐ
型のポケット拡散層を形成するもので、Ｐ型の不純物
〔例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2 ）
等〕よりなる。またＰチャネルトランジスタを形成する
場合には、Ｎ型のポケット拡散層を形成するために、Ｎ
型の不純物〔例えばリン（Ｐ）またはヒ素（Ａｓ）等〕
を導入する。
口部１９より半導体基板１１中に、当該トランジスタ形
成領域１２と同導電型（Ｐ型）の第１の不純物４１を導
入する。この第１の不純物４１は、その後の工程で、Ｐ
型のポケット拡散層を形成するもので、Ｐ型の不純物
〔例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2 ）
等〕よりなる。またＰチャネルトランジスタを形成する
場合には、Ｎ型のポケット拡散層を形成するために、Ｎ
型の不純物〔例えばリン（Ｐ）またはヒ素（Ａｓ）等〕
を導入する。
【００２６】上記斜めイオン注入条件としては、例え
ば、第１の不純物４１にホウ素（Ｂ+）を用いた場合に
は、打ち込みエネルギーを数十ｋｅＶ程度、イオン注入
角度をθ１、ドーズ量を１Ｔ(以下Ｔ（テラ）は接頭語
で１０ 12 を表す）個／ｃｍ2〜１０Ｔ個／ｃｍ2に設定す
る。また、第１の不純物４１に、例えばリン（Ｐ+）を
用いた場合には、例えば打ち込みエネルギーを数十ｋｅ
Ｖ〜百数十ｋｅＶ程度、イオン注入角度をθ１、ドーズ
量を１Ｔ個／ｃｍ2〜１０Ｔ個／ｃｍ2に設定する。
ば、第１の不純物４１にホウ素（Ｂ+）を用いた場合に
は、打ち込みエネルギーを数十ｋｅＶ程度、イオン注入
角度をθ１、ドーズ量を１Ｔ(以下Ｔ（テラ）は接頭語
で１０ 12 を表す）個／ｃｍ2〜１０Ｔ個／ｃｍ2に設定す
る。また、第１の不純物４１に、例えばリン（Ｐ+）を
用いた場合には、例えば打ち込みエネルギーを数十ｋｅ
Ｖ〜百数十ｋｅＶ程度、イオン注入角度をθ１、ドーズ
量を１Ｔ個／ｃｍ2〜１０Ｔ個／ｃｍ2に設定する。
【００２７】次いで図１の（３）に示す第３の工程を行
う。この工程では、上記イオン注入マスク１６を用い
た、例えば斜めイオン注入法によって、上記開口部１９
より半導体基板１１中に第２の不純物４２を導入する。
この第２の不純物４２は、その後の工程で、Ｎ型のＬＤ
Ｄ拡散層を形成するもので、Ｎ型の不純物〔例えばリン
（Ｐ）またはヒ素（Ａｓ）等〕よりなる。またＰチャネ
ルトランジスタを形成する場合には、Ｐ型の不純物〔例
えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2 ）等〕
を導入する。なお図では、既に導入した不純物４１の図
示は省略した。
う。この工程では、上記イオン注入マスク１６を用い
た、例えば斜めイオン注入法によって、上記開口部１９
より半導体基板１１中に第２の不純物４２を導入する。
この第２の不純物４２は、その後の工程で、Ｎ型のＬＤ
Ｄ拡散層を形成するもので、Ｎ型の不純物〔例えばリン
（Ｐ）またはヒ素（Ａｓ）等〕よりなる。またＰチャネ
ルトランジスタを形成する場合には、Ｐ型の不純物〔例
えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2 ）等〕
を導入する。なお図では、既に導入した不純物４１の図
示は省略した。
【００２８】上記斜めイオン注入条件としては、例え
ば、第２の不純物４２にヒ素（Ａｓ+）またはリン（Ｐ
+ ）を用いた場合には、打ち込みエネルギーを数十ｋｅ
Ｖ程度、イオン注入角度をθ２、ドーズ量を１０Ｔ個／
ｃｍ2 〜１００Ｔ個／ｃｍ2 に設定する。また第２の不
純物４２にホウ素（Ｂ+ ）または二フッ化ホウ素（ＢＦ
2 + ）を用いた場合には、例えば打ち込みエネルギーを
数十ｋｅＶ程度、イオン注入角度をθ２、ドーズ量を１
Ｔ個／ｃｍ2 〜１０Ｔ個／ｃｍ2 に設定する。
ば、第２の不純物４２にヒ素（Ａｓ+）またはリン（Ｐ
+ ）を用いた場合には、打ち込みエネルギーを数十ｋｅ
Ｖ程度、イオン注入角度をθ２、ドーズ量を１０Ｔ個／
ｃｍ2 〜１００Ｔ個／ｃｍ2 に設定する。また第２の不
純物４２にホウ素（Ｂ+ ）または二フッ化ホウ素（ＢＦ
2 + ）を用いた場合には、例えば打ち込みエネルギーを
数十ｋｅＶ程度、イオン注入角度をθ２、ドーズ量を１
Ｔ個／ｃｍ2 〜１０Ｔ個／ｃｍ2 に設定する。
【００２９】通常、上記ポケット拡散層を形成する第１
の不純物４１のイオン注入角度θ１は、４５°より大き
な角度に設定される。例えば、θ１＝６０°に設定し、
Δｓｗ＝０．１μｍ、Δｓａ＝０．１μｍ、ｄ＝１．０
μｍとすれば、上記（１）式より、イオン注入マスク１
６の開口部１９におけるｓ１は、ｓ１＜１．５９μｍの
範囲に設定すればよい。また上記ＬＤＤ拡散層を形成す
る第２の不純物４２のイオン注入角度θ２は、４５°よ
り小さな角度に設定される。例えばθ２＝３０°に設定
すれば、上記（３）式より、イオン注入マスク１６の開
口部１９におけるｓ１は、０．７２μｍ＜ｓ１の範囲に
設定すればよい。したがって、イオン注入マスク１６の
開口部１９におけるｓ１は、０．７２μｍ＜ｓ１＜１．
５９μｍの範囲に設定すればよい。
の不純物４１のイオン注入角度θ１は、４５°より大き
な角度に設定される。例えば、θ１＝６０°に設定し、
Δｓｗ＝０．１μｍ、Δｓａ＝０．１μｍ、ｄ＝１．０
μｍとすれば、上記（１）式より、イオン注入マスク１
６の開口部１９におけるｓ１は、ｓ１＜１．５９μｍの
範囲に設定すればよい。また上記ＬＤＤ拡散層を形成す
る第２の不純物４２のイオン注入角度θ２は、４５°よ
り小さな角度に設定される。例えばθ２＝３０°に設定
すれば、上記（３）式より、イオン注入マスク１６の開
口部１９におけるｓ１は、０．７２μｍ＜ｓ１の範囲に
設定すればよい。したがって、イオン注入マスク１６の
開口部１９におけるｓ１は、０．７２μｍ＜ｓ１＜１．
５９μｍの範囲に設定すればよい。
【００３０】また上記説明したようにポケット拡散層を
形成する第２の不純物４２のイオン注入角度θ１は、４
５°より大きな角度に設定される。例えばθ１＝６０°
に設定すれば、上記（２）式より、イオン注入マスク１
６の開口部１９におけるｓ２は、ｓ２＞１．８７μｍに
設定すればよい。
形成する第２の不純物４２のイオン注入角度θ１は、４
５°より大きな角度に設定される。例えばθ１＝６０°
に設定すれば、上記（２）式より、イオン注入マスク１
６の開口部１９におけるｓ２は、ｓ２＞１．８７μｍに
設定すればよい。
【００３１】その後、アッシャー処理またはウェットエ
ッチング等によって、上記イオン注入マスク１６を除去
する。
ッチング等によって、上記イオン注入マスク１６を除去
する。
【００３２】そして図１の（３）に示す第４の工程を行
う。この工程では、通常のサイドウォールを形成するプ
ロセスによって、ゲート電極１５の両側にサイドウォー
ル２０を形成する。さらに例えば熱酸化法または化学的
気相成長法によって、少なくとも半導体基板１１上にイ
オン注入時の緩衝用になる絶縁膜２１を成膜する。この
絶縁膜２１は、例えば酸化シリコン膜よりなる。
う。この工程では、通常のサイドウォールを形成するプ
ロセスによって、ゲート電極１５の両側にサイドウォー
ル２０を形成する。さらに例えば熱酸化法または化学的
気相成長法によって、少なくとも半導体基板１１上にイ
オン注入時の緩衝用になる絶縁膜２１を成膜する。この
絶縁膜２１は、例えば酸化シリコン膜よりなる。
【００３３】次いでレジスト塗布技術とリソグラフィー
技術によって、所定の領域にイオン注入マスク（図示せ
ず）を形成した後、イオン注入法によって、ソース領域
とドレイン領域とを形成する第３の不純物４３を導入す
る。
技術によって、所定の領域にイオン注入マスク（図示せ
ず）を形成した後、イオン注入法によって、ソース領域
とドレイン領域とを形成する第３の不純物４３を導入す
る。
【００３４】このイオン注入条件としては、Ｎチャネル
トランジスタを形成する場合には、例えば、第３の不純
物４３にヒ素（Ａｓ+ ）またはリン（Ｐ+ ）を用い、打
ち込みエネルギーを数十ｋｅＶ程度、イオン注入角度を
０°〜数°、ドーズ量を１Ｐ個／ｃｍ2 〜１０Ｐ個／ｃ
ｍ2 に設定する。またＰチャネルトランジスタを形成す
る場合には、第３の不純物４３にホウ素（Ｂ+ ）または
二フッ化ホウ素（ＢＦ2 + ）を用い、例えば打ち込みエ
ネルギーを数十ｋｅＶ程度、イオン注入角度を０°〜数
°、ドーズ量を１Ｐ個／ｃｍ2 〜１０Ｐ個／ｃｍ2 に設
定する。
トランジスタを形成する場合には、例えば、第３の不純
物４３にヒ素（Ａｓ+ ）またはリン（Ｐ+ ）を用い、打
ち込みエネルギーを数十ｋｅＶ程度、イオン注入角度を
０°〜数°、ドーズ量を１Ｐ個／ｃｍ2 〜１０Ｐ個／ｃ
ｍ2 に設定する。またＰチャネルトランジスタを形成す
る場合には、第３の不純物４３にホウ素（Ｂ+ ）または
二フッ化ホウ素（ＢＦ2 + ）を用い、例えば打ち込みエ
ネルギーを数十ｋｅＶ程度、イオン注入角度を０°〜数
°、ドーズ量を１Ｐ個／ｃｍ2 〜１０Ｐ個／ｃｍ2 に設
定する。
【００３５】その後図１の（４）に示す第５の工程を行
う。この工程では、活性化アニール処理を行って、ゲー
ト電極１５の一方側における半導体基板１１に、ポケッ
ト拡散層２２を形成し、このＰ型のポケット拡散層２２
の上層にＮ型のＬＤＤ拡散層２３を介してＮ型のソース
領域２４を形成する。さらにゲート電極１５の他方側に
おける半導体基板１１に、Ｎ型のＬＤＤ拡散層２５を介
してＮ型のドレイン領域２６を形成する。そしてＬＤＤ
拡散層２３，２５間にはチャネル領域２７が形成され
る。このようにして、Ｎチャネルトランジスタ１が形成
される。
う。この工程では、活性化アニール処理を行って、ゲー
ト電極１５の一方側における半導体基板１１に、ポケッ
ト拡散層２２を形成し、このＰ型のポケット拡散層２２
の上層にＮ型のＬＤＤ拡散層２３を介してＮ型のソース
領域２４を形成する。さらにゲート電極１５の他方側に
おける半導体基板１１に、Ｎ型のＬＤＤ拡散層２５を介
してＮ型のドレイン領域２６を形成する。そしてＬＤＤ
拡散層２３，２５間にはチャネル領域２７が形成され
る。このようにして、Ｎチャネルトランジスタ１が形成
される。
【００３６】その後、図２に示すように、通常の化学的
気相成長法によって、上記Ｎチャネルトランジスタ１を
覆う状態に、層間絶縁膜３１を形成する。次いでリソグ
ラフィー技術とエッチングとによって、ソース領域２４
上とドレイン領域２６上との層間絶縁膜３１にコンタク
トホール３２，３３を形成する。
気相成長法によって、上記Ｎチャネルトランジスタ１を
覆う状態に、層間絶縁膜３１を形成する。次いでリソグ
ラフィー技術とエッチングとによって、ソース領域２４
上とドレイン領域２６上との層間絶縁膜３１にコンタク
トホール３２，３３を形成する。
【００３７】続いて通常の例えばプラグ形成技術によっ
て、各コンタクトホール３２，３３の内部にプラグ３
４，３５を形成する。さらに通常の配線形成技術によっ
て、各プラグ３４，３５に接続する配線３６，３７を形
成する。また図示はしないが、同様にして、ゲート電極
１５に接続する配線も形成される。
て、各コンタクトホール３２，３３の内部にプラグ３
４，３５を形成する。さらに通常の配線形成技術によっ
て、各プラグ３４，３５に接続する配線３６，３７を形
成する。また図示はしないが、同様にして、ゲート電極
１５に接続する配線も形成される。
【００３８】また上記イオン注入マスク１６は、図３の
（１）に示すように、ｓ１，ｓ２の値が上記（１）式〜
（３）式を満足していれば、イオン注入マスク１６（斜
線で示す領域）の開口部１９は、ソース形成領域１８に
おけるゲート電極１５側の第１の所定領域Ｓ１上が開口
される状態に形成される。一方ドレイン形成領域１７側
の開口部１９は、当該ドレイン形成領域１７におけるゲ
ート電極１５側の第２の所定領域Ｓ２上のみが開口され
る。また図３の（２）に示すように、ソース形成領域１
８側の開口部１９は、ソース形成領域１８の全域が開口
される状態に形成してもよい。
（１）に示すように、ｓ１，ｓ２の値が上記（１）式〜
（３）式を満足していれば、イオン注入マスク１６（斜
線で示す領域）の開口部１９は、ソース形成領域１８に
おけるゲート電極１５側の第１の所定領域Ｓ１上が開口
される状態に形成される。一方ドレイン形成領域１７側
の開口部１９は、当該ドレイン形成領域１７におけるゲ
ート電極１５側の第２の所定領域Ｓ２上のみが開口され
る。また図３の（２）に示すように、ソース形成領域１
８側の開口部１９は、ソース形成領域１８の全域が開口
される状態に形成してもよい。
【００３９】上記説明した製造方法では、ＬＤＤ拡散層
２３，２５を形成するのに用いるイオン注入マスクに、
ソース領域２４側のみにポケット拡散層２２を形成する
のに用いるイオン注入マスク１６を用いたことにより、
ＬＤＤ拡散層２３，２５を形成するのに用いるイオン注
入マスクを形成する必要がない、このため、リソグラフ
ィー工程が低減される。
２３，２５を形成するのに用いるイオン注入マスクに、
ソース領域２４側のみにポケット拡散層２２を形成する
のに用いるイオン注入マスク１６を用いたことにより、
ＬＤＤ拡散層２３，２５を形成するのに用いるイオン注
入マスクを形成する必要がない、このため、リソグラフ
ィー工程が低減される。
【００４０】また上記製造方法では、ソース領域２５側
のみにトランジスタ形成領域１２と同一の導電型を有す
るポケット拡散層２２を形成することにより、ドレイン
領域２６端側の半導体基板１１の濃度が高くならないの
で、接合リークが増加しない。さらにドレイン領域２４
側にもＬＤＤ拡散層２５が形成されることにより、トラ
ンジスタの電流能力が高まる。またＮチャネルトランジ
スタの場合には、接合容量が低減されるので、ホットキ
ャリア耐性が高まる。
のみにトランジスタ形成領域１２と同一の導電型を有す
るポケット拡散層２２を形成することにより、ドレイン
領域２６端側の半導体基板１１の濃度が高くならないの
で、接合リークが増加しない。さらにドレイン領域２４
側にもＬＤＤ拡散層２５が形成されることにより、トラ
ンジスタの電流能力が高まる。またＮチャネルトランジ
スタの場合には、接合容量が低減されるので、ホットキ
ャリア耐性が高まる。
【００４１】なお、上記実施例で説明したように、この
製造方法は、Ｎチャネルトランジスタの製造にも、Ｐチ
ャネルトランジスタの製造にも適用できる。
製造方法は、Ｎチャネルトランジスタの製造にも、Ｐチ
ャネルトランジスタの製造にも適用できる。
【００４２】また実施例における説明で用いた数値は一
例であって、それらの値に限定されることはない。
例であって、それらの値に限定されることはない。
【００４３】
【発明の効果】以上、説明したように本発明によれば、
トランジスタ形成領域のドレイン形成領域におけるゲー
ト電極側の第１の所定領域上とソース形成領域における
ゲート電極側の第２の所定領域上とに開口部を設けたイ
オン注入マスクを当該半導体基板上に形成し、イオン注
入を行い、ポケット拡散層を形成する第１の不純物を半
導体基板のソース形成領域側のみに導入するとともに、
ＬＤＤ拡散層を形成する第２の不純物をゲート電極の両
側の半導体基板に導入したので、リソグラフィー工程が
１工程少なくなる。このため、製造コストの低減が図れ
るとともに、スループットの短縮ができる。
トランジスタ形成領域のドレイン形成領域におけるゲー
ト電極側の第１の所定領域上とソース形成領域における
ゲート電極側の第２の所定領域上とに開口部を設けたイ
オン注入マスクを当該半導体基板上に形成し、イオン注
入を行い、ポケット拡散層を形成する第１の不純物を半
導体基板のソース形成領域側のみに導入するとともに、
ＬＤＤ拡散層を形成する第２の不純物をゲート電極の両
側の半導体基板に導入したので、リソグラフィー工程が
１工程少なくなる。このため、製造コストの低減が図れ
るとともに、スループットの短縮ができる。
【００４４】さらにソース領域側のみにポケット拡散層
を形成するので、ドレイン領域側の半導体基板の濃度が
高くなることがなく、接合リークの増加を抑えることが
できる。したがって、ショートチャネル効果を抑制する
ことできるので、トランジスタの電流能力の向上が図れ
る。またドレイン領域側にＬＤＤ拡散層が形成されるの
で、トランジスタの電流能力が高めることができる。
を形成するので、ドレイン領域側の半導体基板の濃度が
高くなることがなく、接合リークの増加を抑えることが
できる。したがって、ショートチャネル効果を抑制する
ことできるので、トランジスタの電流能力の向上が図れ
る。またドレイン領域側にＬＤＤ拡散層が形成されるの
で、トランジスタの電流能力が高めることができる。
【図１】本発明における実施例の製造工程図である。
【図２】配線形成工程の説明図である。
【図３】イオン注入マスクのレイアウト図である。
【図４】従来例の製造工程図である。
１ Ｎチャネルトランジスタ １１ 半導体基板 １２ トランジスタ形成領域 １４ ゲート絶縁膜 １５ ゲート電極 １６ イオン注入マスク １７ ドレイン形成領域 １８ ソース形成領域 １９ 開口部 ２２ ポケット拡散層 ２３ ＬＤＤ拡散層 ２４ ソース領域 ２５ ＬＤＤ拡散層 ２６ ドレイン領域 ２７ チャネル領域 ４１ 第１の不純物 ４２ 第２の不純物 ４３ 第３の不純物 Ｓ１ 第１の所定領域 Ｓ２ 第２の所定領域
Claims (1)
- 【請求項１】 半導体基板のトランジスタ形成領域上に
ゲート絶縁膜を介してゲート電極を形成する第１の工程
と、 前記トランジスタ形成領域のドレイン形成領域における
ゲート電極側の第１の所定領域上とソース形成領域にお
けるゲート電極側の第２の所定領域上とを開口する開口
部を設けたイオン注入マスクを前記半導体基板上に形成
した後、斜めイオン注入法によって、前記半導体基板の
ソース形成領域側のみに当該トランジスタ形成領域と同
導電型のものでポケット拡散層を形成するための第１の
不純物を導入する第２の工程と、 前記イオン注入マスクを用いたイオン注入法によって、
ゲート電極の両側における前記半導体基板にＬＤＤ拡散
層を形成する第２の不純物を導入する第３の工程と、 前記ゲート電極より所定距離だけ離れた前記トランジス
タ形成領域の半導体基板にソース領域とドレイン領域と
を形成する第３の不純物を導入する第４の工程と、 前記第１，第２，第３の不純物を導入した領域を活性化
して、前記ゲート電極の両側におけるトランジスタ形成
領域にＬＤＤ拡散層を介してソース領域とドレイン領域
を形成するとともに、少なくともソース領域のＬＤＤ拡
散層のチャネル領域側に当該トランジスタ形成領域と同
導電型のポケット拡散層を形成する第５の工程とを備
え、 前記イオン注入マスクの膜厚をｄ、前記第１の所定領域
における前記ゲート電極と前記イオン注入マスクとの間
隔をｓ１、前記第２の所定領域における前記ゲート電極
と前記イオン注入マスクとの間隔をｓ２、前記イオン注
入マスクの形成精度をΔｓｗ、合わせ精度をΔｓａ、前
記ポケット拡散層を形成するためのイオン注入角度をθ
１、前記ＬＤＤ拡散層を形成するためのイオン注入角度
をθ２として、 ｔａｎθ１＞〔ｓ１＋（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（１）式、 ｔａｎθ１＜〔ｓ２−（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（２）式、 ｔａｎθ２＜〔ｓ１−（Δｓｗ 2 ＋Δｓａ 2 ） 1 / 2 〕／
ｄなる（３）式を満足 する ことを特徴とするトランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16642093A JP3246094B2 (ja) | 1993-06-11 | 1993-06-11 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16642093A JP3246094B2 (ja) | 1993-06-11 | 1993-06-11 | トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06349854A JPH06349854A (ja) | 1994-12-22 |
| JP3246094B2 true JP3246094B2 (ja) | 2002-01-15 |
Family
ID=15831100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16642093A Expired - Fee Related JP3246094B2 (ja) | 1993-06-11 | 1993-06-11 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246094B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800702B2 (ja) * | 1994-10-31 | 1998-09-21 | 日本電気株式会社 | 半導体装置 |
| US6297111B1 (en) * | 1997-08-20 | 2001-10-02 | Advanced Micro Devices | Self-aligned channel transistor and method for making same |
| US7192836B1 (en) * | 1999-11-29 | 2007-03-20 | Advanced Micro Devices, Inc. | Method and system for providing halo implant to a semiconductor device with minimal impact to the junction capacitance |
| KR100313090B1 (ko) * | 1999-12-30 | 2001-11-07 | 박종섭 | 반도체장치의 소오스/드레인 형성방법 |
| JP2007258568A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007317903A (ja) * | 2006-05-26 | 2007-12-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009266868A (ja) * | 2008-04-22 | 2009-11-12 | Oki Semiconductor Co Ltd | Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 |
-
1993
- 1993-06-11 JP JP16642093A patent/JP3246094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06349854A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689888B2 (ja) | 半導体装置及びその製造方法 | |
| US6043537A (en) | Embedded memory logic device using self-aligned silicide and manufacturing method therefor | |
| JP3246094B2 (ja) | トランジスタの製造方法 | |
| JP3184806B2 (ja) | 半導体装置の製造方法 | |
| JPH0330470A (ja) | 半導体装置 | |
| JPH06350042A (ja) | トランジスタの製造方法 | |
| JPH01283956A (ja) | 半導体装置およびその製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH09321233A (ja) | 半導体装置の製造方法 | |
| JPH0194666A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH07221300A (ja) | 半導体装置の製造方法 | |
| JP3259439B2 (ja) | 半導体装置の製造方法 | |
| JPS5856450A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH04101433A (ja) | 半導体装置の製造方法 | |
| JPH0974143A (ja) | 半導体装置及びその製造方法 | |
| JPH05343419A (ja) | 半導体装置 | |
| JPH11150238A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000196073A (ja) | 半導体装置の製造方法 | |
| JPS6336143B2 (ja) | ||
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPH03235362A (ja) | 半導体装置の製造方法 | |
| JPH01272145A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH03185859A (ja) | 半導体装置 | |
| JPH08306918A (ja) | 半導体装置及びその製造方法 | |
| JPS62210664A (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |