JP3239237B2 - クローズドループ光干渉角速度計 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、クローズドルー
プ光干渉角速度計に関し、特に、クローズドループ光干
渉角速度計の内のディジタルフェーズランプ光干渉角速
度計に関する。

【０００２】

【従来の技術】クローズドループ方式の光干渉角速度計
の全体をを図２を参照して説明する。図２はフィードバ
ック信号としてディジタルフェーズランプを採用するク
ローズドループ方式の光干渉角速度計を示す図である。
図２において、１は光源、２は方向性結合器、３は分岐
器、４は光ファイバコイル、５は受光器、６はＡＤコン
バータ、７はロジック回路、８は位相変調駆動回路、９
はＤＡコンバータである。光源１から出射された光は方
向性結合器２を介して分岐器３に送り込まれ、２分岐さ
れてその一方はＣＷ光として光ファイバコイル４の一方
のファイバ端に入射する一方、２分岐された他方はＣＣ
Ｗ光として光ファイバコイル４の他方のファイバ端に入
射する。ＣＷ光は光ファイバコイル４を時計方向に巡回
伝播してその他方のファイバ端を介して出射し、分岐器
３に再び送り込まれる。ＣＣＷ光も、光ファイバコイル
４を反時計方向に巡回伝播してその一方のファイバ端を
介して出射し、分岐器３に再び送り込まれる。ここで、
光ファイバコイル４の中心軸に関して角速度が入力され
ると、サニャック効果に基づいてＣＷ光とＣＣＷ光の間
に位相差が発生するので、分岐器３に送り込まれた光フ
ァイバコイル４を伝播後のＣＷ光およびＣＣＷ光は相互
に干渉して干渉縞を発生する。この干渉光は方向性結合
器２を介して受光器５に受光され、その干渉縞の干渉光
強度を電気信号に変換する。この電気信号に基づいて光
ファイバコイル４の中心軸回りに入力される角速度を検
知することができる。

【０００３】ところで、以上のクローズドループ光干渉
角速度計においては、ＣＷ光およびＣＣＷ光に対して入
力角速度に基づいて発生したサニャック位相差を打ち消
す向きにフィードバック位相を与え、光ファイバコイル
４の両光間の位相差を常にゼロに制御する零位法制御が
実施され、与えたフィードバック量を測定して入力角速
度を検知している。これにより、クローズドループ光干
渉角速度計は光源出射光量の変動、光学部伝送損失の変
動その他の変動の影響を殆ど受けない。３１および３２
は分岐器３に組み込まれた位相変調器を示し、位相変調
器３１に位相変調信号を印加して光ファイバコイル４の
一方の端部においてＣＷ光およびＣＣＷ光を位相変調す
る。これに対して、位相変調器３２にフィードバック位
相信号を印加して光ファイバコイル４の他方の端部にお
いて両光間の位相差を常にゼロに打ち消している。

【０００４】以上の説明においては、分岐器３の一方の
分岐端に第１の位相変調器３１を構成してこれを位相変
調駆動回路８により駆動する一方、他方の分岐端には第
２の位相変調器３２を構成してこれをフィードバック信
号源により各別に駆動する構成を採用しているが、位相
変調駆動回路８とフィードバック信号源を直列接続して
これにより位相変調器を共通に駆動する構成とすること
ができる。そして、分岐器３の片方の分岐端に第１の位
相変調器３１および第２の位相変調器３２の双方を構成
して両者を各別に駆動する構成とすることができる。ま
た、第１の位相変調器３１を形成する電極の内の一方と
第２の位相変調器３２を形成する電極の内の一方に共通
に位相変調駆動回路８を接続すると共に第１の位相変調
器３１を形成する電極の内の他方と第２の位相変調器３
２を形成する電極の内の他方に共通にフィードバック信
号源を接続して駆動する構成とすることができる。更
に、位相変調駆動回路８とフィードバック信号源を直列
接続し、これにより分岐器３の片方の分岐端のみに構成
された１個の位相変調器３１を駆動する構成とすること
ができる。

【０００５】ここで、クローズドループ光干渉角速度計
は、光ファイバコイル４を巡回伝播するＣＷ光およびＣ
ＣＷ光の両光間にフィードバック位相差を与える信号の
種類に基づいてセロダイン方式とディジタルフェーズラ
ンプ方式に分類される。ディジタルフェーズランプ方式
は、階段状の鋸歯状波信号をフィードバック信号として
使用するものであり、一段の階段の幅が光ファイバコイ
ル中における光の伝播時間τに一致させた方式である。
セロダイン方式は、直線鋸歯状波のリニアセロダイン方
式と、ディジタルフェーズランフ方式の階段の幅をτよ
りさらに小さくして直線鋸歯状波信号をディジタル的に
発生させたディジタルセログイン方式とがある。

【０００６】図４（ａ）を参照するに、パルス幅をτ時
間とする矩形波位相変調信号を光ファイバコイル４の一
方の端部に配置した位相変調器３１に印加し、光ファイ
バコイル４を伝播するＣＷ光およびＣＣＷ光の両光に±
π／２（ｒａｄ）の位相差を交互に付与する。図３をも
参照するに、“Ｉの領域”は入力角速度Ωが印加されて
いない静止状態を示し、“IIの領域”は入力角速度Ωが
印加されてサニャック位相差△Φ_s が生じた状態を示
す。

【０００７】正の位相変調Φ₁ 、Φ₃ 、Φ₅ 、Φ₇ ・・・・
・・に対応する干渉出力Ｉ₁ 、Ｉ₃ 、Ｉ₅ 、Ｉ₇ ・・・・・・を
Ｉ_p 、負の位相変調Φ₂ 、Φ₄ 、Φ₆ 、Φ₈ ・・・・・・に対
応する干渉光出力Ｉ₂ 、Ｉ₄ ，Ｉ₆ ，Ｉ₈ ・・・・・・をＩｎ
とすると、以下の式が得られる。 Ｉｐ＝Ｐ_o （１＋ｓｉｎ△Φ_s ）／２・・・・・・（１） Ｉｎ＝Ｐ_o （１−ｓｉｎ△Φ_s ）／２・・・・・・（２） 受光器５から得られる信号を、干渉光信号のＩ₁ 、
Ｉ₂ 、Ｉ₃ ・・・・・・に対応してＡ／Ｄ変換し、次いで、Ｉ
_p に対応するデータＤ_p と、Ｉ_n に対応するデータＤ_n
を逐次減算すると、Ｄ_p 、Ｄ_n およびその減算値△Ｄは
式（１）、式（２）より Ｄ_p ＝Ｂ＋Ｋ_d ｓｉｎ△Φ_s ・・・・・・（３） Ｄ_n ＝Ｂ−Ｋ_d ｓｉｎ△Φ_s ・・・・・・（４） △Ｄ＝Ｄ_p −Ｄ_n ＝２Ｋ_d ｓｉｎ△Φ_s ・・・・・・・・（５） Ｂ：オフセットバイアス、Ｋ_d ：比例定数 となり、オフセットバイアスに影響されない高精度な同
期検波をすることができる。

【０００８】光ファイバコイル４を巡回伝播するＣＷ光
およびＣＣＷ光の両光間の位相差△Φは、サニャック位
相差を△Φ_s 、フィードバック位相差を△Φ_f とすると
次式で表わされる。 △Φ＝△Φ_s 一△Φ_f ・・・・・・・・・・・・（６） ここで、式（５）により示される信号を位相変調器３２
に負帰還すると、同期検波回路７２の出力、即ち積分器
７３の入力は零とすることができ、この場合、 △Φ_s ＝△Φ_f ・・・・・・・・・・・・・・・・（７） の関係が成り立つ。

【０００９】フィードバック位相差△Φ_f を発生させる
には、τ時間を一段の幅とする階段状波のフィードバッ
ク位相信号を光集積回路により構成される位相変調器３
２に印加することにより達成される。光ファイバコイル
４の他方の端部に配置した位相変調器３２にディジタル
フェーズランフを印加するとＣＷ光は、図４（ｂ）の実
線で示される位相シフトを受け、一方ＣＣＷ光は、破線
で示したように光の伝播時間τ以前の位相シフトを受げ
る。両光間の位相差△Φ（＝Φ_CW−Φ_CCW ）は図４
（ｃ）に示すように丁度階段の一段の高さと同じ量の位
相差が生じる。

【００１０】また、ディジタルフェーズランプは、ディ
ジタルフェーズランプが２π（ｒａｄ）を超えたころで
２π（ｒａｄ）だけフライバックされる。この時の位相
差は△Φ_f −２πになるが、干渉光の出力は、三角関数
の周期性からフライバック期間外の干渉光出力と同等と
なり、継続的なクローズドループ制御が可能となる。角
速度情報の読み取り方について説明する。フィードバッ
ク位相差△Φ_f すなわち一段の階段の高さは、図４
（ｂ）より △Φ_f ＝τΦ_R ／Ｔ・・・・・・・・・・・・・・・（８） 但し、τ：光ファイバ中の光の伝播時間（τ＝ｎＬ／
Ｃ） ｎ：光ファイバの屈折率 Ｌ：光ファイバ長 Ｃ：光速度 Ｔ：ディジタルフェーズランプの周期 Φ_R ：ディジタルフェーズランプの最大位相偏移（フラ
イバック量、Φ_R ＝２π） で表される。一方、サニャック位相差△Φ_s は、 △Φ_s ＝８πＡΩ／Ｃλ・・・・・・・・・・（９） 但し、Ａ：光ファイバが囲む総面積 λ：光源波長 Ω：入力角速度 で表される。

【００１１】式（７）〜式（９）より ｆ＝１／Ｔ＝４ＡΩ／ｎＬλ・・・・・・（ｌ０） ＝２ＲΩ／ｎＬ（半径Ｒの円形コイルの場合）・・・・・・（１１） となり、ディジタルフェーズランプの出力周波数を測定
することにより入力角速度Ωを知ることができる。

【００１２】図５はディジタルフェーズランプ発生回路
（以下、ＤＰＲ７４、と記載す）の従来例を説明する図
である。図６ないし図１０はＤＰＲ７４の信号パターン
を示す図である。ＤＰＲ７４の第１の加算器７４１の出
力Ｓが第１の基準源７４３の基準値＋Ｄ _R と等しいか或
いは大きい場合、第１のスイッチ７４５が閉成して第２
の加算器７４２により第２の基準源７４４の基準値−Ｄ
_R を第１の加算器７４１の出力に加算する。その結果、
第２の加算器７４２の出力Ｓは、第１の加算器７４１の
入力Ｄ３に第２の基準源７４４の基準値−Ｄ_R を加算し
た（Ｄ₃ −Ｄ_R ）となり、図６の前半に示されるプラス
方向の階段状ランプ波形が生成される。

【００１３】一方、第１の加算器７４１の出力Ｓが第２
の基準源７４４の基準値−Ｄ_R と等しいか或いは小さい
場合、第２のスイッチ７４６が閉成して第２の加算器７
４２により第１の基準源の基準値＋Ｄ_R を第１の加算器
７４１の出力に加算する。その結果、第２の加算器７４
２の出力Ｓは、第１の加算器７４１の入力Ｄ３に第１の
基準源７４３の基準値＋Ｄ_R を加算した（Ｄ₃ ＋Ｄ_R ）
となり、図６の後半に示されるマイナス方向の階段状ラ
ンプ波形が生成される。

【００１４】ここで、図６に示される如く、ＤＰＲ７４
の出力は、ＤＰＲ７４の入力がτ時間毎に累積加算さ
れ、第１の基準源７４３の基準値或いは第２の基準源７
４４の基準値の絶対値と比較して等しいか或いは大きく
なった時にフライバックし、継続するディジタルフェー
ズランプが形成される。そして、光干渉角速度計の出力
はディジタルフェーズランプのフライバック時、即ち、
第１の加算器７４１の出力が第１の基準源の基準値或い
は第２の基準源の基準値と等しいか、或いは絶対値とし
て大きくなった時の第１の比較器７４７の正パルス列出
力を光干渉角速度計の出力として発生すると共に、第２
の比較器７４８の負パルス列出力を光干渉角速度計の出
力として発生する。これらのパルス列は、入力角速度の
大きさと極性に対応しＰパルス端子および負パルス端子
に現われる。

【００１５】図６は図５のＤＰＲ７４の入力Ｄ₃ として
＋Ｄ_R ／４および−Ｄ_R ／４を印加した時のＤＰＲ７４
の出力波形と光干渉角速度計出力パルス列を示す。この
場合に、ＤＰＲ波形の極性に対応して図２のＰ−パルス
端子或いはＮ−パルス端子が現われ、これらのパルス間
隔は４τ時間毎に現われる。以上の基準値Ｄ_R の値は、
光の最大位相偏移として２ｍπ（ｍ＝１、２、３、・・・
・）の値に対応するデータが設定される。通常は、光の
位相偏移として２π（ｒａｄ）或いは４π（ｒａｄ）に
対応するデータが設定される。

【００１６】図７は、図５におけるＤＰＲ７４の入力Ｄ
₃ を、Ｄ₃ ＝＋Ｄ_R ／２および＋Ｄ _R とした時のＤＰＲ
７４の出力波形Ｄ４と角速度計のＰ−パルス端子の出力
を示す。なお、Ｎ−パルス端子の出力は示されていな
い。Ｄ₃ ＝＋Ｄ_R ／２の時は、２τ時間毎にフライバッ
クが発生し、Ｄ₃ ＝＋Ｄ_R の時は毎τ時間毎にフライバ
ックが発生している。

【００１７】図５に示されるＤＰＲ７４のデータの更新
はτ時間毎に行なわれるので、入力Ｄ₃ ＝＋Ｄ_R の入力
条件がＤＰＲ７４の出力波形Ｄ４のフライバックの最大
値を示す。当然、光干渉角速度計の出力パルス列も最大
値を示す。図８は、図５のＤＰＲ７４の入力Ｄ₃ が＋Ｄ
_R よりＤ_R ／４だけ超過した＋５Ｄ_R ／４の場合と、そ
の後この入力Ｄ₃ を＋５Ｄ_R ／４から＋Ｄ_R ／４に低下
させた場合のＤＰＲ７４の出力波形を説明する。フライ
バックは毎τ時間毎に発生し、ＤＰＲ７４の出力波形Ｄ
４は、ロジック回路７が飽和して反転しない限り、＋Ｄ
_R ／４のステップの高さで増加する。途中、Ｐにより示
される点において入力Ｄ₃ を＋５Ｄ_R ／４から＋Ｄ_R ／
４に低下させると、ＤＰＲ７４の出力波形は切替の直後
のＤＰＲ７４の出力がＤ_R 以上に戻るまでの暫くの間は
図中Ｑにより示される不必要なパルス列を発生してこれ
はジャイロ出力誤差となるが、やがて図６の前半部分に
示される様なパルス列を発生する。

【００１８】図９は図８のＰ点までの範囲と同じＤＰＲ
入力条件Ｄ３、およびロジック回路７のＭＳＢ値が無限
大と仮定した場合の入力条件Ｄ３に対するＤＰＲ出力波
形Ｄ４を示している。即ち、ＤＰＲ７４の出力波形Ｄ４
は限りなく増加して、出力パルス列は最大値を示す。図
１０は、ロジック回路７のＭＳＢ値およびＬＳＢ値が有
限である場合の出力波形Ｄ４を示す図である。即ち、ロ
ジック回路７の最大値は＋２Ｄ_R がであり、ロジック回
路７の最小値は−２Ｄ_R である。

【００１９】 ところで、表１は、ロジック回路７のコードフォーマッ
トの一例について記述したものであり、用途により使い
分けられる。何れの場合も、データの値がＭＳＢ値を上
回わり或いはＬＳＢ値を下回ると、ロジック回路７の出
力は反転する。従って、図５に示されるＤＰＲ７４にお
いて、ＤＰＲ７４の出力であるラッチ回路７４９の出力
Ｄ₄ とＤＰＲ７４の入力Ｄ₃ の加算値である第１の加算
器７４１の出力Ｓが図１０の期間ｆ₁ 〜ｆ₇ でＭＳＢ値
である＋２Ｄ_R を超過する。その結果、ロジック回路７
の出力であるラッチ回路７４９の出力Ｄ₄ は、図に示さ
れる如く他方の値に反転する。この時の光干渉角速度計
の出力Ｐ−パルス、Ｎ−パルスは図示される通りとな
り、Ｐ−パルスとＮ−パルスの差は、図６に示される光
干渉角速度計の出力と同じ４τ毎に１パルスのＰ−パル
スが得られる。

【００２０】このことは、ＭＳＢ値＋Ｄ_R 或いはＬＳＢ
値−Ｄ_R と同じ入力条件の時に光干渉角速度計の出力は
絶対値として最大値を示し、これより増加すると光干渉
角速度計の出力は減少して行くことを示す。図１１はこ
の場合の入力角速度と光干渉角速度計の出力との間の関
係を示す。

【００２１】

【発明が解決しようとする課題】上述した通り、光干渉
角速度計の従来例の出力は、最大入力角速度を超えて入
力されるとこれ以降は減少して行き、最大入力角速度の
２倍の入力角速度で出力は零となるに到る。光干渉角速
度計の最大入力角速度Ωｍａｘは、通常、次式で表現さ
れる。

【００２２】 Ωｍａｘ＝２ｍπ／Ｋ_S （ｍ＝１、２、３、・・・・・・・・） （１） Ｋ_S ：サニャック係数 ここで、サニャック係数Ｋ_S は光干渉角速度計の検出感
度に相当するが、これを大きくして高精度化をは企かろ
うとするとΩｍａｘを大きく設計することはできず、そ
の測定範囲を狭めることとなる。そして、光干渉角速度
計の出力が最大入力角速度を超えて入力された場合、こ
れ以降は減少するということ、即ち入力が増加したにも
かかわらず出力が減少するということは、測定器として
本来的に好適なことではない。

【００２３】この発明は、ロジック回路の積分器を累積
加算器により構成し、最大入力角速度を超えて入力角速
度が印加されても出力信号が減少することなしに最大出
力を保持する上述の問題を解消した光干渉角速度計を提
供するものである。

【００２４】光源１を具備し、光源１から光を入射され
る方向性結合器２を具備し、方向性結合器２を介して入
射される光を２分岐する分岐器３を具備し、分岐器３の
一方或いは双方の分岐端に位相変調信号およびフィード
バック信号により駆動される位相変調器３１、３２を有
し、分岐器３において２分岐された光が入射される一方
の端部および他方の端部を有する光ファイバコイル４を
具備し、方向性結合器２に結合して分岐器３における光
ファイバコイル４の右廻り光と左廻り光の干渉光の光強
度を電気信号に変換する受光器５を具備し、受光器５の
出力する電気信号を信号処理する回路７は受光器５の検
出する電気信号を同期検波する同期検波器７２と同期検
波器７２の出力する角速度信号を濾波する積分器７３と
フィードバック位相信号および光干渉角速度計出力を発
生するディジタルフェーズランプ発生回路７４より成
り、更に、位相変調信号を発生する位相変調駆動回路８
を具備して光ファイバコイル４の両端部における光の位
相差を常時零に制御し、積分器７３は正方向或いは負方
向の加算について設定された所定値以上に累積加算しな
い累積加算器より成るクローズドループ光干渉角速度計
において、

【００２５】累積加算器７６は、同期検波器７２の出力
する角速度信号が入力される第１の入力端子Ｂを有する
加算器７６１を具備し、加算器７６１の出力端子Ｓに接
続する入力端子を有するラッチ回路７６２を具備し、ラ
ッチ回路７６２のアップデートクロック入力端子に接続
するラッチスイッチ７６３を具備し、ラッチ回路７６２
の出力端子Ｓは加算器７６１の第２の入力端子Ａに接続
し、第１の積分器基準源７６４および第２の積分器基準
源７６５を具備し、第１の積分器基準源７６４に接続す
る第１の入力端子Ｂおよび加算器７６１の出力端子Ｓに
接続する第２の入力端子Ａを有する第１の積分器比較器
７６６を具備し、第２の積分器基準源７６５に接続する
第１の入力端子Ｂおよび加算器７６１の出力端子Ｓに接
続する第２の入力端子Ａを有する第２の積分器比較器７
６７を具備し、第１の積分器比較器７６６および第２の
積分器比較器７６７の出力の論理和をとる論理和回路７
６８を具備し、論理和回路７６８の出力端をラッチスイ
ッチ７６３の切り換え端子Ｌに接続し、加算器７６１の
出力が第１の積分器基準源７６４の基準値＋Ｄ_R と等し
くなるか或いは絶対値として大である状態、或いは第２
の積分器基準源７６５の基準値−Ｄ_R と等しくなるか或
いは絶対値として大である状態において論理和回路７６
８からの論理値によりラッチスイッチを切り替えて累積
加算しないものである、クローズドループ光干渉角速度
計を構成した。

【００２６】

【発明の実施の形態】この発明の実施の形態を図１およ
び図２を参照して説明する。図１はこの発明の主要部を
構成する累積加算器を説明する図である。図２は光干渉
角速度計全体を説明する図である。ロジック回路７の同
期検波回路７２は、受光器５により得られた光電変換信
号をＡＤ変換したディジタル光電変換信号Ｄ１を復調し
て角速度信号Ｄ２を検出する。同期検波回路７２により
検出された角速度信号Ｄ₂ は累積加算器７６の加算器７
６１のＢ入力端子に入力され、この加算器においてラッ
チ回路７６２にτ時間前にラッチされたデータＤ₃ と加
算される。加算器７６１のこの加算出力は、次のτ時間
後のアップデートクロックでラッチ回路７６２にラッチ
される。

【００２７】この発明の実施例のロジック回路７におい
ては、ＤＰＲ７４の入力とされる累積加算器７６の出力
Ｄ₃ の値を第１の積分器基準源７６４の基準値＋Ｄ_R 或
いは第２の積分器基準源７６５の基準値−Ｄ_R の値を絶
対値において超えることなく制御する。即ち、先ず、加
算器７６１の出力は、第１の積分器比較器７６６におい
て第１の積分器基準源７６４の出力する基準値＋Ｄ_R と
比較されると共に、第２の積分器比較器７６７において
第２の積分器基準源７６５の出力する基準値−Ｄ_R と比
較される。

【００２８】ここで、加算器７６１の出力が第１の積分
器基準源７６４の基準値＋Ｄ_R と等しくなるか或いは絶
対値として大きくなるか、或いは第２の積分器基準源７
６５の基準値−Ｄ_R と等しくなるか或いは絶対値として
大きくなると、論理和回路７６８は出力端子Ｓに論理値
１を出力する。論理和回路７６８の出力端子Ｓの論理値
１の出力はラッチスイッチ７６３に供給され、このスイ
ッチは開放される。ラッチスイッチ７６３が解放される
ことにより、ラッチ回路７６２にはアップデートクロッ
クが印加されることはないので、加算器７６１の出力は
更新されずに直前の値をそのまま保持する。この状態
は、加算器７６１の出力が第１の積分器基準源７６４の
基準値＋Ｄ_R 第２の積分器基準源７６５の基準値−Ｄ_R
双方の値を絶対値で下回わるまで持続される。

【００２９】以上の説明においては、積分器７３の他
に、同期検波回路７２およびＤＰＲ７４をも含めてロジ
ック回路７としているが、ロジック回路として構成され
るべき回路部はこれを積分器７３およびＤＰＲ７４とす
ることができる。この場合、同期検波回路７２はアナロ
グ回路として構成し、ＡＤコンバータ６前段の受光器５
とＡＤコンバータ６との間に接続する。そして、ロジッ
ク回路として構成されるべき回路部はこれを積分器７３
のみとすることができる。この場合、ＤＰＲ７４もアナ
ログ回路として構成し、ＤＡコンバータ９の後段に接続
する。

【００３０】以上を要約するに、累積加算器７６の出力
Ｄ₃ 、即ちＤＰＲ７４の入力は、入力角速度が最大入力
角速度を超えると飽和し、最大入力角速度を下回ると入
力角速度に比例した出力になる。

【００３１】

【発明の効果】以上の通りであって、この発明は、累積
加算器７６の加算器７６１の出力が第１の積分器基準源
７６４の基準値＋Ｄ_R と等しくなるか或いは絶対値とし
て大である状態、或いは第２の積分器基準源７６５の基
準値−Ｄ_R と等しくなるか或いは絶対値として大である
状態において、累積加算器７６の出力Ｄ₃ 、即ちＤＰＲ
７４の入力が飽和する構成を具備することにより、最大
入力角速度を超えた場合においても光干渉角速度計の出
力パルス列が減少することなく飽和状態を保持する効果
を奏するものであり、力角速度入力が増加したにもかか
わらず出力パルス列が減少するという測定器として本来
的に好ましくない従来例の不都合を解消することができ
る。

【図面の簡単な説明】

【図１】実施例を説明する図。

【図２】光干渉角速度計を説明する図。

【図３】矩形波位相変調と干渉光出力を説明する図。

【図４】矩形波位相変調信号、フィードバック信号、フ
ィードバック位相差の関係を説明する図。

【図５】ディジタルフェーズランプ発生回路を説明する
図。

【図６】ディジタルフェーズランプ発生回路の入出力波
形を説明する図。

【図７】ディジタルフェーズランプ発生回路の他の入出
力波形を説明する図。

【図８】ディジタルフェーズランプ発生回路の更に他の
入出力波形を説明する図。

【図９】ＭＳＢを無限大とした場合のディジタルフェー
ズランプ発生回路の入出力波形を説明する図。

【図１０】ＭＳＢを有限とした場合のディジタルフェー
ズランプ発生回路の入出力波形を説明する図。

【図１１】従来例の入力角速度とパルス出力の関係を示
す図。

【符号の説明】

１ 光源 ２ 方向性結合器 ３ 分岐器 ３１ 位相変調器 ３２ 位相変調器 ４ 光ファイバコイル ５ 受光器 ６ ＡＤコンバータ ７ ロジック回路 ７２ 同期検波回路 ７３ 積分器 ７４ ディジタルフェーズランプ発生回路 ７４１ 第１の加算器 ７４２ 第２の加算器 ７４３ 第１の基準源 ７４４ 第２の基準源 ７４５ 第１のスイッチ ７４６ 第２のスイッチ ７４７ 第１の比較器 ７４８ 第２の比較器 ７４９ ラッチ回路 ７６ 累積加算器 ７６１ 加算器 ７６２ ラッチ回路 ７６３ ラッチスイッチ ７６４ 第１の積分器基準源 ７６５ 第２の積分器基準源 ７６６ 第１の積分器比較器 ７６７ 第２の積分器比較器 ７６８ 論理和回路 ８ 位相変調駆動回路 ９ ＤＡコンバータ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 光源を具備し、光源から光を入射される
   方向性結合器を具備し、方向性結合器を介して入射され
   る光を２分岐する分岐器を具備し、分岐器の一方或いは
   双方の分岐端に位相変調信号およびフィードバック信号
   により駆動される位相変調器を有し、分岐器において２
   分岐された光が入射される一方の端部および他方の端部
   を有する光ファイバコイルを具備し、方向性結合器に結
   合して分岐器における光ファイバコイルの右廻り光と左
   廻り光の干渉光の光強度を電気信号に変換する受光器を
   具備し、受光器の出力する電気信号を信号処理する回路
   は受光器の検出する電気信号を同期検波する同期検波器
   と同期検波器の出力する角速度信号を濾波する積分器と
   フィードバック位相信号および光干渉角速度計出力を発
   生するディジタルフェーズランプ発生回路より成り、更
   に、位相変調信号を発生する位相変調駆動回路を具備し
   て光ファイバコイルの両端部における光の位相差を常時
   零に制御し、積分器は正方向或いは負方向の加算につい
   て設定された所定値以上に累積加算しない累積加算器よ
   り成るクローズドループ光干渉角速度計において、 累積加算器は、 同期検波器の出力する角速度信号が入力される第１の入
   力端子を有する加算器を具備し、 加算器の出力端子に接続する入力端子を有するラッチ回
   路を具備し、 ラッチ回路のアップデートクロック入力端子に接続する
   ラッチスイッチを具備し、 ラッチ回路の出力端子は加算器の第２の入力端子に接続
   し、 第１の積分器基準源および第２の積分器基準源を具備
   し、 第１の積分器基準源に接続する第１の入力端子および加
   算器の出力端子に接続する第２の入力端子を有する第１
   の積分器比較器を具備し、 第２の積分器基準源に接続する第１の入力端子および加
   算器の出力端子に接続する第２の入力端子を有する第２
   の積分器比較器を具備し、 第１の積分器比較器および第２の積分器比較器の出力の
   論理和をとる論理和回路を具備し、 論理和回路の出力端をラッチスイッチの切り換え端子に
   接続し、 加算器の出力が第１の積分器基準源の基準値と等しくな
   るか或いは絶対値として大である状態、或いは第２の積
   分器基準源の基準値と等しくなるか或いは絶対値として
   大である状態において論理和回路からの論理値によりラ
   ッチスイッチを切り替えて累積加算しないものである、 ことを特徴とするクローズドループ光干渉角速度計。