JP3235316B2 - Ｉｃテスタのパターン制御方法 - Google Patents
Ｉｃテスタのパターン制御方法Info
- Publication number
- JP3235316B2 JP3235316B2 JP35279893A JP35279893A JP3235316B2 JP 3235316 B2 JP3235316 B2 JP 3235316B2 JP 35279893 A JP35279893 A JP 35279893A JP 35279893 A JP35279893 A JP 35279893A JP 3235316 B2 JP3235316 B2 JP 3235316B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- pattern
- mic
- memory
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣテスタにおい
て、パターンアドレスの発生を制御する方法についての
ものである。
て、パターンアドレスの発生を制御する方法についての
ものである。
【０００２】
【従来の技術】次に、一般にＩＣテスタで使用されてい
るテストパターンのコントロールコマンド部を図５アに
示す。図５アで、コントロールコマンドはパターンアド
レスごとに記述され、図示を省略したテストパターンは
コントロールコマンドの内容にしたがって発生順序が制
御される。図５アでは、パターンアドレスは０，１，２
…と進み、例えば、図５アの「ＮＯＯＰ」はそのアドレ
スの順番にしたがって図示を省略したパターン発生を行
う。「ＬＯＯＰ ５ ＳＴ ＥＮ」では、そのアドレス
を（５＋１）回実行することを示し、ループ回数は任意
に変えられる。
るテストパターンのコントロールコマンド部を図５アに
示す。図５アで、コントロールコマンドはパターンアド
レスごとに記述され、図示を省略したテストパターンは
コントロールコマンドの内容にしたがって発生順序が制
御される。図５アでは、パターンアドレスは０，１，２
…と進み、例えば、図５アの「ＮＯＯＰ」はそのアドレ
スの順番にしたがって図示を省略したパターン発生を行
う。「ＬＯＯＰ ５ ＳＴ ＥＮ」では、そのアドレス
を（５＋１）回実行することを示し、ループ回数は任意
に変えられる。
【０００３】マイクロインストラクションコントロール
（以下、ＭＩＣという。）方法は、図５アのコントロー
ルコマンド部の「ＮＯＯＰ」を圧縮して、パターンのア
ドレス発生を行うものである。
（以下、ＭＩＣという。）方法は、図５アのコントロー
ルコマンド部の「ＮＯＯＰ」を圧縮して、パターンのア
ドレス発生を行うものである。
【０００４】次に、ＭＩＣ方法によるアドレス発生の構
成を図３に示し、その動作を図４を参照して説明する。
図３の１０はＭＩＣアドレス発生部、２０はＭＩＣメモ
リ、３０はパターンアドレスカウンタ、４０はループカ
ウンタ、５０はアドレス一致検出回路である。図３で、
ＭＩＣアドレス発生部１０にはＭＩＣアドレスポインタ
としてＭＩＣアドレスの相対０番地が入れられ、アドレ
ス一致検出回路５０にはスタートさせたいパターンアド
レスポインタとしてＰＳＴ点が入力される。
成を図３に示し、その動作を図４を参照して説明する。
図３の１０はＭＩＣアドレス発生部、２０はＭＩＣメモ
リ、３０はパターンアドレスカウンタ、４０はループカ
ウンタ、５０はアドレス一致検出回路である。図３で、
ＭＩＣアドレス発生部１０にはＭＩＣアドレスポインタ
としてＭＩＣアドレスの相対０番地が入れられ、アドレ
ス一致検出回路５０にはスタートさせたいパターンアド
レスポインタとしてＰＳＴ点が入力される。
【０００５】ＭＩＣメモリ２０には、圧縮されたテスト
パターンのコントロールデータが格納されている。パタ
ーンアドレスカウンタ３０はＭＩＣメモリ２０の出力を
入力とし、パターンアドレスを発生する。ループカウン
タ４０はＭＩＣメモリ２０の出力を入力とし、圧縮され
たアドレスの回数またはループコマンド回数分繰り返す
ものである。
パターンのコントロールデータが格納されている。パタ
ーンアドレスカウンタ３０はＭＩＣメモリ２０の出力を
入力とし、パターンアドレスを発生する。ループカウン
タ４０はＭＩＣメモリ２０の出力を入力とし、圧縮され
たアドレスの回数またはループコマンド回数分繰り返す
ものである。
【０００６】次に、図３の動作を図４に示す。テストを
開始すると、図４のステップ２ＡでＭＩＣメモリ２０に
圧縮されたデータを転送し、ステップ２ＢでＭＩＣアド
レス発生部１０にＭＩＣプログラムの相対０番地である
ＭＩＣアドレスポインタをセットする。ステップ２Ｃで
アドレス一致検出回路５０にパターンアドレスポインタ
をセットする。
開始すると、図４のステップ２ＡでＭＩＣメモリ２０に
圧縮されたデータを転送し、ステップ２ＢでＭＩＣアド
レス発生部１０にＭＩＣプログラムの相対０番地である
ＭＩＣアドレスポインタをセットする。ステップ２Ｃで
アドレス一致検出回路５０にパターンアドレスポインタ
をセットする。
【０００７】ステップ２Ｄで、各々のアドレスポインタ
が設定された後、ＭＩＣアドレス発生部１０から、ＭＩ
Ｃアドレス１０１がＭＩＣメモリ２０をアクセスする。
パターンアドレスカウンタ３０はＭＩＣメモリ出力２０
ａにより制御され、パターンアドレス３０１を発生させ
る。また、ＭＩＣメモリの出力２０ｂにより、ループカ
ウンタ４０を制御して、次のＭＩＣアドレスを決定する
情報４０１をＭＩＣアドレス発生部１０に入力する。
が設定された後、ＭＩＣアドレス発生部１０から、ＭＩ
Ｃアドレス１０１がＭＩＣメモリ２０をアクセスする。
パターンアドレスカウンタ３０はＭＩＣメモリ出力２０
ａにより制御され、パターンアドレス３０１を発生させ
る。また、ＭＩＣメモリの出力２０ｂにより、ループカ
ウンタ４０を制御して、次のＭＩＣアドレスを決定する
情報４０１をＭＩＣアドレス発生部１０に入力する。
【０００８】ステップ２Ｅで、アドレス一致検出回路５
０でパターンアドレス３０１とＰＳＴを比較し、アドレ
スの一致が検出されるまでの間、フリーランサイクル動
作をし、一致が検出されて初めて実際のパターンが走行
し、テストが実行される。図４の動作による図５アのテ
ストパターンアドレスとコントロールコマンドに対応す
るＭＩＣメモリの内容を図５のイに示す。図５イで、Ｍ
ＩＣメモリの内容はテストパターンのコントロールコマ
ンドを圧縮して作られる。
０でパターンアドレス３０１とＰＳＴを比較し、アドレ
スの一致が検出されるまでの間、フリーランサイクル動
作をし、一致が検出されて初めて実際のパターンが走行
し、テストが実行される。図４の動作による図５アのテ
ストパターンアドレスとコントロールコマンドに対応す
るＭＩＣメモリの内容を図５のイに示す。図５イで、Ｍ
ＩＣメモリの内容はテストパターンのコントロールコマ
ンドを圧縮して作られる。
【０００９】図５ア・図５イの例では、コントロールコ
マンドのアドレス１〜６までの「ＮＯＯＰ」をＭＩＣメ
モリのアドレス１で「ＬＯＯＰ ５ ＳＴ ＥＮ」と圧
縮している。また、ＭＩＣコマンド内の「ＬＯＯＰ」が
テストパターンコントロールコマンドの「ＮＯＯＰ」を
圧縮したものなのか、テストパターンコントロールコマ
ンドそのものかは、パターンアドレスポインタロードビ
ット（ＰＬＢ）図５イ（３）に記述される。
マンドのアドレス１〜６までの「ＮＯＯＰ」をＭＩＣメ
モリのアドレス１で「ＬＯＯＰ ５ ＳＴ ＥＮ」と圧
縮している。また、ＭＩＣコマンド内の「ＬＯＯＰ」が
テストパターンコントロールコマンドの「ＮＯＯＰ」を
圧縮したものなのか、テストパターンコントロールコマ
ンドそのものかは、パターンアドレスポインタロードビ
ット（ＰＬＢ）図５イ（３）に記述される。
【００１０】図５イのＭＩＣアドレス「０」では、ＭＩ
Ｃメモリのパターンアドレス図５イ（５）に記述してあ
る「０」を図３のパターンアドレスカウンタ３０にロー
ドする。ＭＩＣアドレスでは、パターンアドレスカウン
タ３０の値をループ回数（図５イ（４））＋１インクリ
メントする。
Ｃメモリのパターンアドレス図５イ（５）に記述してあ
る「０」を図３のパターンアドレスカウンタ３０にロー
ドする。ＭＩＣアドレスでは、パターンアドレスカウン
タ３０の値をループ回数（図５イ（４））＋１インクリ
メントする。
【００１１】次のＭＩＣアドレス「２」では、パターン
アドレスカウンタ３０に「７」をロードし、その値を６
回保持する。このように、ＭＩＣメモリの内容を実行す
ることにより、テストパターンのアドレスを発生する。
アドレスカウンタ３０に「７」をロードし、その値を６
回保持する。このように、ＭＩＣメモリの内容を実行す
ることにより、テストパターンのアドレスを発生する。
【００１２】
【発明が解決しようとする課題】従来のＩＣテスタのパ
ターン制御方法では、パターンアドレスが圧縮されてＭ
ＩＣメモリにＭＩＣアドレスとして格納されているが、
ＰＳＴ点がパターンアドレスの深い位置に指定された場
合、ＭＩＣアドレス発生部ではＭＩＣアドレスの０番地
からパターンを走行させるため、パターンアドレスの一
致検出まで多大なフリーランサイクルが存在し、テスト
時間が長くなるという問題がある。
ターン制御方法では、パターンアドレスが圧縮されてＭ
ＩＣメモリにＭＩＣアドレスとして格納されているが、
ＰＳＴ点がパターンアドレスの深い位置に指定された場
合、ＭＩＣアドレス発生部ではＭＩＣアドレスの０番地
からパターンを走行させるため、パターンアドレスの一
致検出まで多大なフリーランサイクルが存在し、テスト
時間が長くなるという問題がある。
【００１３】この発明はＩＣテスタのパターンアドレス
発生において、パターン走行開始アドレス（以下、ＰＳ
Ｔ点と言う）を指定した場合に、ＰＳＴ点指定に伴うフ
リーランサイクルを取り除き、実際にＰＳＴ点からパタ
ーンを走行させ、テスト時間全体の高速化を図るＩＣテ
スタのパターン制御方法を提供することを目的とする。
発生において、パターン走行開始アドレス（以下、ＰＳ
Ｔ点と言う）を指定した場合に、ＰＳＴ点指定に伴うフ
リーランサイクルを取り除き、実際にＰＳＴ点からパタ
ーンを走行させ、テスト時間全体の高速化を図るＩＣテ
スタのパターン制御方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するた
め、この発明では、テストパターン情報１１に基づい
て、パターンアドレスとＭＩＣアドレス及び残ループ回
数とが対応づけて格納される対応テーブル１と、対応テ
ーブル１の出力とループカウンタ５の出力を入力とする
ＭＩＣアドレス発生部２と、ＭＩＣアドレス発生部２の
出力を入力とするＭＩＣメモリ３と、ＭＩＣメモリ３の
出力を入力とし、パターンメモリのアドレスを発生する
パターンアドレスカウンタ４と、対応テーブル１の出力
とＭＩＣメモリ３の出力を入力とするループカウンタ５
を備え、スタートさせたいパターンアドレスをセットす
ると、セットされたパターンアドレスがＭＩＣメモリ３
内のＭＩＣアドレスにおいて圧縮ループ中かどうかを判
定し、圧縮ループ中であれば、対応テーブルで、セット
したパターンアドレスに対応するＭＩＣアドレスの残ル
ープ回数をループカウンタ５にセットして、パターンア
ドレスカウンタ４にパターンアドレスポインタをセット
し、圧縮ループ中でなければ、ＭＩＣメモリ３からルー
プ回数とパターンアドレスポインタをセットして、セッ
トされたパターンアドレスからパターンをスタートす
る。
め、この発明では、テストパターン情報１１に基づい
て、パターンアドレスとＭＩＣアドレス及び残ループ回
数とが対応づけて格納される対応テーブル１と、対応テ
ーブル１の出力とループカウンタ５の出力を入力とする
ＭＩＣアドレス発生部２と、ＭＩＣアドレス発生部２の
出力を入力とするＭＩＣメモリ３と、ＭＩＣメモリ３の
出力を入力とし、パターンメモリのアドレスを発生する
パターンアドレスカウンタ４と、対応テーブル１の出力
とＭＩＣメモリ３の出力を入力とするループカウンタ５
を備え、スタートさせたいパターンアドレスをセットす
ると、セットされたパターンアドレスがＭＩＣメモリ３
内のＭＩＣアドレスにおいて圧縮ループ中かどうかを判
定し、圧縮ループ中であれば、対応テーブルで、セット
したパターンアドレスに対応するＭＩＣアドレスの残ル
ープ回数をループカウンタ５にセットして、パターンア
ドレスカウンタ４にパターンアドレスポインタをセット
し、圧縮ループ中でなければ、ＭＩＣメモリ３からルー
プ回数とパターンアドレスポインタをセットして、セッ
トされたパターンアドレスからパターンをスタートす
る。
【００１５】
【作用】次に、この発明によるアドレス発生の構成を図
１に示す。図１の１は対応テーブル、２はＭＩＣアドレ
ス発生部、３はＭＩＣメモリ、４はパターンアドレスカ
ウンタ、５はループカウンタである。次に、対応テーブ
ルの例を図６に示す。図６で、対応テーブル１はテスト
パターン情報１１からのパターンアドレスに対する圧縮
されたＭＩＣアドレス及びパターンアドレスに展開した
ときの残りループ回数から構成される。
１に示す。図１の１は対応テーブル、２はＭＩＣアドレ
ス発生部、３はＭＩＣメモリ、４はパターンアドレスカ
ウンタ、５はループカウンタである。次に、対応テーブ
ルの例を図６に示す。図６で、対応テーブル１はテスト
パターン情報１１からのパターンアドレスに対する圧縮
されたＭＩＣアドレス及びパターンアドレスに展開した
ときの残りループ回数から構成される。
【００１６】次に、図１の動作を、図２のフローチャー
トを参照して説明する。図２はテスト命令を実行してか
ら実際のパターンが走行するまでのフローチャートであ
り、テスト命令が実行されると、ステップ５ＡでＭＩＣ
メモリ３にパターンメモリのアドレスを制御するＭＩＣ
コントロールデータが書き込まれる。ステップ５Ｂで、
ＭＩＣアドレス発生部２には対応テーブル１からＰＳＴ
点に対応するＭＩＣアドレスがＭＩＣアドレスポインタ
１ｂとして入力される。
トを参照して説明する。図２はテスト命令を実行してか
ら実際のパターンが走行するまでのフローチャートであ
り、テスト命令が実行されると、ステップ５ＡでＭＩＣ
メモリ３にパターンメモリのアドレスを制御するＭＩＣ
コントロールデータが書き込まれる。ステップ５Ｂで、
ＭＩＣアドレス発生部２には対応テーブル１からＰＳＴ
点に対応するＭＩＣアドレスがＭＩＣアドレスポインタ
１ｂとして入力される。
【００１７】ステップ５Ｃで、ＰＳＴ点が圧縮ループ中
にあるかどうかを判定し、ＭＩＣメモリ３のコントロー
ルデータの圧縮ループ中にＰＳＴ点がある場合は、ステ
ップ５Ｄで、対応テーブル１から残りループ回数をルー
プ回数初期値１ａとしてループカウンタ５に入力され、
ステップ５Ｅで、パターンアドレスカウンタ４にパター
ンアドレスポインタをセットする。また、ＰＳＴ点がＭ
ＩＣメモリ３のコントロールデータの圧縮ループ中にな
いの場合には、ステップ５Ｆで、ＭＩＣメモリ３からそ
れぞれパターンアドレスポインタ３ａとループ回数３ｂ
が出力される。
にあるかどうかを判定し、ＭＩＣメモリ３のコントロー
ルデータの圧縮ループ中にＰＳＴ点がある場合は、ステ
ップ５Ｄで、対応テーブル１から残りループ回数をルー
プ回数初期値１ａとしてループカウンタ５に入力され、
ステップ５Ｅで、パターンアドレスカウンタ４にパター
ンアドレスポインタをセットする。また、ＰＳＴ点がＭ
ＩＣメモリ３のコントロールデータの圧縮ループ中にな
いの場合には、ステップ５Ｆで、ＭＩＣメモリ３からそ
れぞれパターンアドレスポインタ３ａとループ回数３ｂ
が出力される。
【００１８】次にテスト命令の実施例について図２と図
６により説明する。図６の対応テーブルは図５アのテス
トパターンのコントロールコマンドと図５イのＭＩＣメ
モリ３の内容から作られ、テストパターンに付加され
る。
６により説明する。図６の対応テーブルは図５アのテス
トパターンのコントロールコマンドと図５イのＭＩＣメ
モリ３の内容から作られ、テストパターンに付加され
る。
【００１９】次に図５アのテストパターンのコントロー
ルデータにおいて、ＰＳＴ点をパターンアドレスの３番
地に指定した時について説明する。テストスタート後、
ＭＩＣメモリにコントロールデータが転送され、次に図
６の対応テーブルからＰＳＴ点に対応するＭＩＣアドレ
スの１番地がＭＩＣアドレスポインタとしてセットされ
る。次にＰＳＴ点が圧縮ループ中であるかの判断は、図
５イでＭＩＣメモリ３のパターンアドレスポインタロー
ドビット（以下、ＰＬＢという。）を読み、「０」で圧
縮ループ、「１」で非圧縮ループと判断する。
ルデータにおいて、ＰＳＴ点をパターンアドレスの３番
地に指定した時について説明する。テストスタート後、
ＭＩＣメモリにコントロールデータが転送され、次に図
６の対応テーブルからＰＳＴ点に対応するＭＩＣアドレ
スの１番地がＭＩＣアドレスポインタとしてセットされ
る。次にＰＳＴ点が圧縮ループ中であるかの判断は、図
５イでＭＩＣメモリ３のパターンアドレスポインタロー
ドビット（以下、ＰＬＢという。）を読み、「０」で圧
縮ループ、「１」で非圧縮ループと判断する。
【００２０】ここで、ＭＩＣアドレスの１番地のＰＬＢ
は「０」であり、圧縮ループ中となるので、図６の対応
テーブルからＰＳＴ点に対応する残りループ回数の３が
ループ回数初期値としてセットされ、次にＰＳＴ点をパ
ターンアドレスポインタにセットし、パターンアドレス
の３番地からパターンを走行させる。
は「０」であり、圧縮ループ中となるので、図６の対応
テーブルからＰＳＴ点に対応する残りループ回数の３が
ループ回数初期値としてセットされ、次にＰＳＴ点をパ
ターンアドレスポインタにセットし、パターンアドレス
の３番地からパターンを走行させる。
【００２１】
【発明の効果】この発明によれば、テスト命令でＰＳＴ
点を指定した場合、ＰＳＴ点がＭＩＣプログラム上のど
のアドレスに対応するのかを認識しておくことにより、
指定のＰＳＴ点から実際にパターンを走行させることが
できるので、従来のテスト時間でかかっていたパターン
アドレスの一致検出までのフリーランサイクルを取り除
くことができる。
点を指定した場合、ＰＳＴ点がＭＩＣプログラム上のど
のアドレスに対応するのかを認識しておくことにより、
指定のＰＳＴ点から実際にパターンを走行させることが
できるので、従来のテスト時間でかかっていたパターン
アドレスの一致検出までのフリーランサイクルを取り除
くことができる。
【図１】この発明によるＩＣテスタのパターン制御方法
の構成図である。
の構成図である。
【図２】この発明によるテスト命令実行時のフローチャ
ートである。
ートである。
【図３】従来技術のよるＩＣテスタのパターン制御方法
の構成図である。
の構成図である。
【図４】従来技術によるテスト命令実行時のフローチャ
ートである。
ートである。
【図５】この発明による対応テーブルの作成例である。
【図６】対応テーブルの例である。
１ 対応テーブル ２ ＭＩＣアドレス発生部 ３ ＭＩＣメモリ ４ パターンアドレスカウンタ ５ ループカウンタ
Claims (1)
- 【請求項１】テストパターン情報（１１）に基づいて、
パターンアドレスとＭＩＣアドレス及び残ループ回数と
が対応づけて格納される対応テーブル（１）と、対応テ
ーブル（１）の出力とループカウンタ（５）の出力を入
力とするＭＩＣアドレス発生部（２）と、ＭＩＣアドレ
ス発生部（２）の出力を入力とするＭＩＣメモリ（３）
と、ＭＩＣメモリ（３）の出力を入力とし、パターンメ
モリのアドレスを発生するパターンアドレスカウンタ
（４）と、対応テーブル（１）の出力とＭＩＣメモリ
（３）の出力を入力とするループカウンタ（５）を備
え、 スタートさせたいパターンアドレスをセットすると、セ
ットされたパターンアドレスがＭＩＣメモリ（３）内の
ＭＩＣアドレスにおいて圧縮ループ中かどうかを判定
し、圧縮ループ中であれば、対応テーブルで、セットし
たパターンアドレスに対応するＭＩＣアドレスの残ルー
プ回数をループカウンタ（５）にセットして、パターン
アドレスカウンタ（４）にパターンアドレスポインタを
セットし、圧縮ループ中でなければ、ＭＩＣメモリ
（３）からループ回数とパターンアドレスポインタをセ
ットして、セットされたパターンアドレスからパターン
をスタートすることを特徴とするＩＣテスタのパターン
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35279893A JP3235316B2 (ja) | 1993-12-29 | 1993-12-29 | Ｉｃテスタのパターン制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35279893A JP3235316B2 (ja) | 1993-12-29 | 1993-12-29 | Ｉｃテスタのパターン制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07198800A JPH07198800A (ja) | 1995-08-01 |
| JP3235316B2 true JP3235316B2 (ja) | 2001-12-04 |
Family
ID=18426513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35279893A Expired - Fee Related JP3235316B2 (ja) | 1993-12-29 | 1993-12-29 | Ｉｃテスタのパターン制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235316B2 (ja) |
-
1993
- 1993-12-29 JP JP35279893A patent/JP3235316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07198800A (ja) | 1995-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001282575A (ja) | プログラム開発支援装置 | |
| JP3235316B2 (ja) | Ｉｃテスタのパターン制御方法 | |
| JPH1031595A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JP2003014784A (ja) | デジタルデータ処理方法、処理装置および処理プログラム | |
| JP4813823B2 (ja) | テストシステム及びテスト方法 | |
| JPS5927303A (ja) | プログラム修正装置 | |
| JP2503634B2 (ja) | マイクロプログラム制御装置 | |
| JPS63311445A (ja) | 会話型試験プログラムファイル生成処理システム | |
| JPH0575985B2 (ja) | ||
| JP2000276344A (ja) | オブジェクトを利用したプログラム作成システムおよびそのプログラム作成方法 | |
| JPH0612506A (ja) | マイクロプロセッサ | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JPH11288371A (ja) | インサーキットエミュレータ | |
| JPH0228784A (ja) | ワンチップデジタル信号処理装置及びそのデバッグ装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH01320547A (ja) | プログラム実行情報の収集方式 | |
| JPH0540661A (ja) | シミユレータ装置 | |
| JPH0546425A (ja) | シングルチツプ・マイクロコンピユータのソフトウエア評価装置 | |
| JPH06187193A (ja) | プログラムデバッグ装置およびマイクロコンピュータ | |
| JPS62247437A (ja) | インサ−キツトエミユレ−タのトリガ信号発生回路 | |
| JPH0469737A (ja) | マイクロアドレス回路 | |
| JPS628236A (ja) | 動作履歴記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |