JP3231742B2 - 積層構造を用いる単電子トンネルトランジスタ - Google Patents

積層構造を用いる単電子トンネルトランジスタ

Info

Publication number
JP3231742B2
JP3231742B2 JP19922199A JP19922199A JP3231742B2 JP 3231742 B2 JP3231742 B2 JP 3231742B2 JP 19922199 A JP19922199 A JP 19922199A JP 19922199 A JP19922199 A JP 19922199A JP 3231742 B2 JP3231742 B2 JP 3231742B2
Authority
JP
Japan
Prior art keywords
tunnel
electron
stacked structure
electron tunnel
tunnel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19922199A
Other languages
English (en)
Other versions
JP2001024244A (ja
Inventor
努 山下
相宰 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP19922199A priority Critical patent/JP3231742B2/ja
Priority to PCT/JP2000/004621 priority patent/WO2001004959A1/ja
Priority to US10/019,430 priority patent/US6573526B1/en
Priority to EP00944394A priority patent/EP1205979A4/en
Publication of JP2001024244A publication Critical patent/JP2001024244A/ja
Application granted granted Critical
Publication of JP3231742B2 publication Critical patent/JP3231742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層構造を用いる
単電子トンネルトランジスタに関するものである。
【０００２】
【従来の技術】図７は銅酸化物超伝導体のＢｉ2 Ｓｒ2
ＣａＣｕ2 Ｏy の結晶構造を示す図である。
【０００３】図７に示すように、電気伝導層（Ｃｕ
Ｏ2 ）１とトンネル障壁層（ＢｉＯ）２が交互に積層さ
れた構造となっている。ここで、電気伝導層１の厚さｔ
は３Å、トンネル障壁層２の厚さ、つまり格子間隔ｄは
１２Åである。これを電極モデルで示すと図８のように
なる。
【０００４】このモデルで、電極ＡとＢの間の静電容量
Ｃは、 Ｃ＝ε0 ｓ／ｄＮ （ε：誘電率） …（１） となる。また、トンネル抵抗は、 Ｒ＝Ｎρ0 （ｄ／ｓ） （ρ0 ：比抵抗） …（２） である。
【０００５】このような構造を持つ素子が単電子トンネ
ル効果を示す条件は、超伝導電子の電荷２ｅの一つを電
極Ａから電極Ｂへ移動したときのエネルギー４ｅ2 ／Ｃ
が熱雑音エネルギーｋB Ｔ（ｋ：ボルツマン定数）より
十分大きいときである。
【０００６】よって、 ４ｅ2 ／Ｃ＞ｋB Ｔ …（３） 上記（１）式と（３）式より単電子トンネル効果の起こ
る層の数Ｎの条件は、 Ｎ＞（εｓ／ｄ）（ｋＴ／４ｅ2 ） …（４） となる。１μｍ角の素子をＢｉ2 Ｓｒ2 ＣａＣｕ2 Ｏy
単結晶で作ったときの、液体ヘリウム温度４Ｋで観測で
きる層数はＮ＞５０層となり、これは容易に実現できる
厚さである。また、単電子トンネル効果の観測できるも
う一つの条件は、素子の抵抗Ｒが量子抵抗 Ｒ0 ＝ｈ／４ｅ2 ＝６ｋΩ …（５） より大きくなければならない。
【０００７】 Ｒ＞ｈ／４ｅ2 …（６） よって、上記（２）式と（６）式より Ｎ＞（ｓ／ρ0 ｄ）（ｈ／４ｅ2 ） …（７） となり、上の素子の場合もやはり、Ｎ＞５０層となる。
Ｎ＝５０層で１μｍ角の素子を作ることは、通常のＮ＝
１として面積ｓを１μｍ角以下にすることに比して著し
く容易である。
【０００８】図９は通常の１層のトンネル障壁層よりな
る単電子トンネル素子を示す図である。
【０００９】これが単電子トンネル効果を示すための条
件は、上記（４）式より Ｎ＝１＞（εｓ／ｄ）（ｋＴ／４ｅ2 ） …（８） 上記（７）式より Ｎ＝１＞（ｓ／ρ0 ｄ）（ｈ／４ｅ2 ） …（９） となり、ｓを２桁以下に小さくし、（０．１）2 μｍ2
とすることが必要となる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記し
たような、トンネル障壁層よりなる単電子トンネル素子
で、０．１μｍ以下の加工精度をもつ加工法を実現する
ことは容易ではない。
【００１１】本発明は、上記状況に鑑みて、０．１μｍ
以上の加工精度でも、単電子トンネル効果を有する積層
構造を用いる単電子トンネルトランジスタを提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕積層構造を用いる単電子トンネルトランジスタに
おいて、電気伝導層とトンネル障壁層を交互に成長させ
た積層構造からなり、その層の数を５０以上となし、１
μｍ角オーダーの微小トンネル接合を備え、かつ制御ゲ
ートを具備するとともに、前記制御ゲートを中央に形成
し、この制御ゲートを中心にしてその両側の積層構造の
ブロックの層に開口が互いに逆になる２個の溝（ａ−
２，ａ−１），（ａ−３，ａ−４）を形成し、前記制御
ゲートの両脇の溝（ａ−２），（ａ−３）のトンネル素
子に電界が加わるように構成した。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
【００１４】層状単結晶を用いると、面積ｓや温度Ｔを
大きくしても、層の数Ｎを大きくすることによって、単
電子トンネルの条件である上記（４）式と（７）式を満
足させることができる。
【００１５】従って、現在の加工技術で容易に実現でき
る１μｍ程度の微小電極を用いても、層の数を増加させ
て、Ｎ＞５０以上とすれば、十分に単電子トンネル条件
を満足させることができる。
【００１６】また、測定温度ＴもＮ＞２００とすると、
従来は不可能であった、Ｔ≒１０Ｋ位で、単電子トンネ
ル現象を起こすことが可能となる。
【００１７】図１は本発明の第１実施例を示す単電子ト
ンネルトランジスタの構成と等価回路図である。
【００１８】この図において、１０は単電子トンネルト
ランジスタ、１１は電気伝導層（ＣｕＯ2 ）、１２はト
ンネル障壁層（ＢｉＯ）である。
【００１９】ここでは、図１（ａ）に示すように、ｓ＝
０．７μｍ2 ，Ｎ＝５０層の単電子トンネルトランジス
タ１０を示す。これは明らかに上記（４）式と（７）式
を満足している。また、等価回路は、図１（ｂ）に示す
ように、一つの容量（Ｃ＝ε0 ｓ／ｄＮ）で表される。
【００２０】図２はその第１実施例を示す単電子トンネ
ルトランジスタのＩ−Ｖ特性であり、横軸は電圧（ｍ
Ｖ）、縦軸は電流（μＡ）である。
【００２１】この図に示すように、Ｖ1 ，Ｖ2 ，Ｖ
3 で、電流が極大を示す。単電子トンネル効果を示す電
圧は、ｅ＝ＣＶ1 ，２ｅ＝ＣＶ2 ，３ｅ＝ＣＶ3 の関係
を満足している。ここで、Ｃは素子の容量である。即ち
Ｉ−Ｖ特性は電荷ｅを単位として周期的に変化してい
る。なお、Ｖg ＝ｅ／Ｃg である。
【００２２】図３は本発明の第２実施例を示す単電子ト
ンネルトランジスタの構成と等価回路図である。なお、
ＶG はゲート電圧である。
【００２３】ここでは、図３（ａ）に示すように、制御
ゲートＧをもつ単電子トンネルトランジスタ２１であ
り、その等価回路は、図３（ｂ）に示すように、ゲート
Ｇは、容量ＣA とＣB をもつ直列単電子トンネル素子
と、容量ＣG で結合されている。
【００２４】図４はその第２実施例を示す単電子トンネ
ルトランジスタのＩ−Ｖ特性であり、横軸は電圧（ｍ
Ｖ）、縦軸は電流（μＡ）である。
【００２５】この図に示すように、Ｖg ＝０のときはト
ンネル素子にＶ＝０での電流は流れず“０”状態である
が、Ｖg ＝ｅ／Ｃg を印加すると、トンネル素子に電流
が流れ“１”状態となり、スイッチ素子として動作する
ことがわかる。
【００２６】しかし、図３のような制御ゲートＧを設け
ることは容易ではない。
【００２７】そこで、本発明では、層状単結晶や人工積
層構造からなる層状トンネル材料を加工して、図５に示
すような溝（ａ−１からａ−４）を作り、電流を端子Ａ
から端子Ｂに流すと、電流は溝ａ−１と溝ａ−２の間の
トンネル素子を通った後に溝ａ−３と溝ａ−４の間のト
ンネル素子を通って端子Ｂに流れる。
【００２８】このとき、端子Ｇに電圧ＶG をかけると、
溝ａ−２と溝ａ−３のトンネル素子電極に電界が加わ
り、等価回路は、図３（ｂ）と同じになり、図６に示す
ようになる。端子Ａと端子Ｂを流れるトンネル電流Ｉ
は、ゲート電圧ＶG を加えると、図４に示すように変化
し、単電子トンネルトランジスタ３１が実現される。
【００２９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、０．１μｍ以上の加工精度でも単電子トンネル
効果を有する積層構造を用いる単電子トンネルトランジ
スタを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す単電子トンネルトラ
ンジスタの構成と等価回路図である。
【図２】本発明の第１実施例を示す単電子トンネルトラ
ンジスタのＩ−Ｖ特性である。
【図３】本発明の第２実施例を示す単電子トンネルトラ
ンジスタの構成と等価回路図である。
【図４】本発明の第２実施例を示す単電子トンネルトラ
ンジスタのＩ−Ｖ特性である。
【図５】本発明の第２実施例を示す単電子トンネルトラ
ンジスタの構造を示す斜視図である。
【図６】図５に示す単電子トンネルトランジスタの等価
回路図である。
【図７】銅酸化物超伝導体のＢｉ2 Ｓｒ2 ＣａＣｕ2 Ｏ
y の結晶構造を示す図である。
【図８】図７を電極モデルで示す図である。
【図９】通常の１層のトンネル障壁層よりなる単電子ト
ンネル素子を示す図である。
【符号の説明】
１０，２１，３１ 単電子トンネルトランジスタ １１ 電気伝導層 １２ トンネル障壁層 ａ−１，ａ−２，ａ−３，ａ−４ 溝
フロントページの続き (56)参考文献 特開 平９−139491（ＪＰ，Ａ) 特開 平９−135043（ＪＰ，Ａ) 特開 平９−74231（ＪＰ，Ａ) 特開 平７−235700（ＪＰ，Ａ) 特開 平８−228029（ＪＰ，Ａ) 特開 平８−264852（ＪＰ，Ａ) 山下務，「磁束量子と単電子現象を基 礎とする高温超電導単結晶デバイス」, ＦＳＳＴ ＮＥＷＳ，Ｎｏ．71，平成10 年12月15日，ｐ．１−５ 上田正仁，「微小トンネル接合の物理 とその応用」，応用物理，第62巻第９ 号，1993年，ｐ．889−897 Ｙｕ．Ｉ．Ｌａｔｙｓｈｅｖ ｅｔ. ａｌ．”Ｆｅｂｒｉｃａｔｉｏｎ ｏｆ Ｓｕｂｍｉｃｒｏｎ ＢＳＣＣＯ Ｓ ｔａｃｋｅｄ Ｊｕｎｃｔｉｏｎｓ ｂ ｙ Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ （ＦＩＢ）”ＩＥＥＥ Ｔｒａｎｓ．Ａ ｐｐｌ．Ｓｕｐｅｒｃｏｎｄ．ｖｏｌ. ９，ｎｏ．２，ＪＵＮＥ 1999，ｐ. 4312−4315 鈴木実 他，「Ｂｉ−2212イントリン ジックジョセフソン接合のトンネル特 性」，信学技報，ＳＣＥ95−30，1995年 12月，ｐ．７−12 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 - 39/24 H01L 39/00 H01L 29/66 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 積層構造を用いる単電子トンネルトラン
    ジスタにおいて、 電気伝導層とトンネル障壁層を交互に成長させた積層構
    造からなり、該層の数を５０以上となし、１μｍ角オー
    ダーの微小トンネル接合を備え、かつ制御ゲートを具備
    するとともに、前記制御ゲートを中央に形成し、該制御
    ゲートを中心にしてその両側の積層構造のブロックの層
    に開口が互いに逆になる２個の溝を形成し、前記制御ゲ
    ートの両脇の溝のトンネル素子に電界が加わるように構
    成したことを特徴とする積層構造を用いる単電子トンネ
    ルトランジスタ。
JP19922199A 1999-07-13 1999-07-13 積層構造を用いる単電子トンネルトランジスタ Expired - Fee Related JP3231742B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19922199A JP3231742B2 (ja) 1999-07-13 1999-07-13 積層構造を用いる単電子トンネルトランジスタ
PCT/JP2000/004621 WO2001004959A1 (fr) 1999-07-13 2000-07-11 Transistor a structure multicouche canalisant un seul electron
US10/019,430 US6573526B1 (en) 1999-07-13 2000-07-11 Single electron tunneling transistor having multilayer structure
EP00944394A EP1205979A4 (en) 1999-07-13 2000-07-11 EIN - ELECTRON TUNNEL TRANSISTOR WITH MULTILAYER STRUCTURE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19922199A JP3231742B2 (ja) 1999-07-13 1999-07-13 積層構造を用いる単電子トンネルトランジスタ

Publications (2)

Publication Number Publication Date
JP2001024244A JP2001024244A (ja) 2001-01-26
JP3231742B2 true JP3231742B2 (ja) 2001-11-26

Family

ID=16404167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19922199A Expired - Fee Related JP3231742B2 (ja) 1999-07-13 1999-07-13 積層構造を用いる単電子トンネルトランジスタ

Country Status (4)

Country Link
US (1) US6573526B1 (ja)
EP (1) EP1205979A4 (ja)
JP (1) JP3231742B2 (ja)
WO (1) WO2001004959A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906173B2 (ja) * 1999-12-07 2012-03-28 克幸 津久井 超格子を用いた絶縁体障壁のないスイッチ装置
US7026642B2 (en) * 2003-08-27 2006-04-11 Micron Technology, Inc. Vertical tunneling transistor
US6946693B1 (en) * 2004-04-27 2005-09-20 Wisconsin Alumni Research Foundation Electromechanical electron transfer devices
JPWO2006035610A1 (ja) * 2004-09-09 2008-05-15 国立大学法人 北海道大学 機能素子、記憶素子、磁気記録素子、太陽電池、光電変換素子、発光素子、触媒反応装置およびクリーンユニット
CN100505356C (zh) * 2006-03-07 2009-06-24 中国科学院物理研究所 一种闭合的超导环状多层膜及其制备方法和用途
US8824190B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Memory state sensing based on cell capacitance
US10381468B2 (en) 2017-03-21 2019-08-13 International Business Machines Corporation Method and structure for forming improved single electron transistor with gap tunnel barriers
CN107579112B (zh) * 2017-08-09 2018-11-16 北京梦之墨科技有限公司 一种全液态量子隧穿效应器件及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500541B2 (ja) * 1994-02-15 2004-02-23 富士通株式会社 単電子トンネル接合装置の製造方法
JPH09139491A (ja) 1995-11-13 1997-05-27 Fujitsu Ltd 単電子半導体装置及びその製造方法
US6117711A (en) * 1998-03-02 2000-09-12 Texas Instruments - Acer Incorporated Method of making single-electron-tunneling CMOS transistors
JP4027504B2 (ja) * 1998-07-27 2007-12-26 独立行政法人科学技術振興機構 積層構造を持つ単電子トンネル素子及びその製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Ｙｕ．Ｉ．Ｌａｔｙｓｈｅｖ ｅｔ．ａｌ．"Ｆｅｂｒｉｃａｔｉｏｎ ｏｆ Ｓｕｂｍｉｃｒｏｎ ＢＳＣＣＯ Ｓｔａｃｋｅｄ Ｊｕｎｃｔｉｏｎｓ ｂｙ Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ（ＦＩＢ）"ＩＥＥＥ Ｔｒａｎｓ．Ａｐｐｌ．Ｓｕｐｅｒｃｏｎｄ．ｖｏｌ．９，ｎｏ．２，ＪＵＮＥ １９９９，ｐ．４３１２−４３１５
上田正仁，「微小トンネル接合の物理とその応用」，応用物理，第６２巻第９号，１９９３年，ｐ．８８９−８９７
山下務，「磁束量子と単電子現象を基礎とする高温超電導単結晶デバイス」，ＦＳＳＴ ＮＥＷＳ，Ｎｏ．７１，平成１０年１２月１５日，ｐ．１−５
鈴木実 他，「Ｂｉ−２２１２イントリンジックジョセフソン接合のトンネル特性」，信学技報，ＳＣＥ９５−３０，１９９５年１２月，ｐ．７−１２

Also Published As

Publication number Publication date
WO2001004959A1 (fr) 2001-01-18
US6573526B1 (en) 2003-06-03
JP2001024244A (ja) 2001-01-26
EP1205979A1 (en) 2002-05-15
EP1205979A4 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
EP0329603B1 (en) Grain boundary junction devices using high-tc superconductors
JPS641945B2 (ja)
JP3231742B2 (ja) 積層構造を用いる単電子トンネルトランジスタ
JPS60160675A (ja) 準粒子注入型超電導素子
JPH0834320B2 (ja) 超電導素子
JP2674680B2 (ja) 超伝導超格子結晶デバイス
JP3995810B2 (ja) 層状酸化物超伝導体を用いた高温単電子対トンネル素子の製造方法
US5856205A (en) Josephson junction device of oxide superconductor having low noise level at liquid nitrogen temperature
Müller The first five years of high-Tc superconductivity
JP4027504B2 (ja) 積層構造を持つ単電子トンネル素子及びその製造方法
JP3690823B2 (ja) 超伝導接合体
JP2955407B2 (ja) 超電導素子
JP2583922B2 (ja) 超電導スイッチング素子
JP2679610B2 (ja) 超電導素子の製造方法
JP2867956B2 (ja) 超電導トランジスタ
JP2829201B2 (ja) 超電導素子
KR100267974B1 (ko) 고온초전도에스엔에스(sns)조셉슨접합소자의제조방법
JP3076503B2 (ja) 超電導素子およびその製造方法
JP2583924B2 (ja) 超電導スイッチング素子
JPS592388B2 (ja) 準粒子注入制御型超電導素子
JP2907094B2 (ja) 超電導トランジスタ
JPH0577350B2 (ja)
JPH02244682A (ja) 超電導素子
JPH01137682A (ja) 超電導スイッチング素子
JPS63234574A (ja) 超電導素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010904

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees