JPS63234574A - 超電導素子 - Google Patents

超電導素子

Info

Publication number
JPS63234574A
JPS63234574A JP62069452A JP6945287A JPS63234574A JP S63234574 A JPS63234574 A JP S63234574A JP 62069452 A JP62069452 A JP 62069452A JP 6945287 A JP6945287 A JP 6945287A JP S63234574 A JPS63234574 A JP S63234574A
Authority
JP
Japan
Prior art keywords
superconducting
ceramics
ceramic
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62069452A
Other languages
English (en)
Other versions
JP2651480B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP62069452A priority Critical patent/JP2651480B2/ja
Publication of JPS63234574A publication Critical patent/JPS63234574A/ja
Application granted granted Critical
Publication of JP2651480B2 publication Critical patent/JP2651480B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野」 本発明はセラミックス系超電導材料を用いた固体電子デ
ィバイスに関する。
本発明は一対の出力端子を有する抵抗素子に関する。本
発明はかかる素子と4端子のアクティブ素子とを連結し
てインパーク機能を有せしめるとともに、入力信号を制
御用入力に印加することにより出力信号をインバータの
出力より検出せしめんとするものである。
「従来の技術」 従来、超電導材料、例えばNb−Ge系(例としてはN
b5Ge)等の金属材料を用いて固体電子ディバイスを
作る試みがなされてきた。
その代表的なものはジョセフソン素子である。
このジョセフソン素子は超電導現象とトンネル電流現象
とを組み合わせ、スイッチングを行わんとするもので、
2端子回路よりなっている。
「従来の問題点」 しかし、かかるジョセフソン素子は2端子回路素子であ
るため、入力信号と出力信号とを独立信号として用いる
ことができない。このため工業用応用を考える時、超高
周波で動作させることができるという特長を有しつつも
、回路設計がきわめて困難である。また、これまでの半
導体集積回路で培われている抵抗および抵抗とアクティ
ブ素子とを連結して設けたインバータ、さらにそれを応
用した論理設計技術を用いることができないという欠点
を有する。
本発明はかかる欠点を除去したものである。
「問題を解決すべき手段」 本発明はかかる問題を解決するため、超電導セラミック
材料を用いたもので、動作温度で抵抗体とするセラミッ
クスと、それに連結した抵抗零とするセラミックスとを
複合化したものである。さらに本発明は、同じ基板上に
4端子固体電子素子(アクティブ・ディバイス)構造を
同時に有せしめるものである。
本発明は非超電導性を有する絶縁性表面を有する基板上
にセラミックスのTcオンセット(超電導の始まる温度
、以下単にTcともいう)とTco (電気抵抗が原理
的に零になる温度)との間の温度領域を有する第1の超
電導材料(かかる材料を超電導性セラミックスという)
を設け、さらにこの第1の超電導材料の両端部を、かか
る温度領域では電気抵抗が零または零に近い特性を有す
る第2の超電導材料(Tco″を有しTco’>Tcの
関係を有する)(かかる材料を超電導セラミックスとい
う)により連結した固体抵抗素子に関する。
本発明の超電導素子においては、TcオンセットとTc
oとの差がIOK以上を有することが実用上の必要温度
範囲に余裕を有して好ましい。このためその差がIKま
たはそれ以下の金属の超電導材料よりも本発明にはセラ
ミック材料がより好ましい。
本発明は一対の出力用の超電導セラミックス間に連結し
た電極の間に制御用電極を十分大きい電気抵抗、好まし
くは第1の超電導材料の電気抵抗よりも10倍以上の電
気抵抗を有する被膜をその上面、下面または両面に設け
たものである。
本発明においては、この制御用電極と超電導被膜との間
には超電導性セラミックスの電気抵抗より十分大きい電
気抵抗を有する被膜、好ましくは絶縁膜を設け、入力端
子である制御用電極から電圧を印加させ、その下側の超
電導性セラミックスに電圧を印加する。このセラミック
スは完全に超電導を有する状態とまったく超電導を有さ
ない状態の中間状態(一部が超電導性を有し、一部が非
超電導性の状態、即ちTcオンセットとTcoとの間の
温度領域の状態)であるため、自らのポテンシャルを入
力の制御用電極に加えられた電圧に従って変化、制御さ
せることができる。
本発明に用いられる制御用電極とセラミックスとの中間
に介在する被膜の絶縁性は、もし入力信号を与える時の
電流をも機能上において無視させ得るならば、除去して
しまっても、またその間に介在させる被膜の抵抗を10
倍以下としたものでも可である。
本発明において、この超電導性セラミックスは、制御用
電極が第1図(A)または(B)に示す如く、1つのみ
であった場合、その反対面にまでポテンシャルの変更を
せしめ得べく 、0.01〜10μmと比較的薄くする
ことが重要である。また制御用電極をこのセラミックス
の上下に第1図(C)に示す如く2個設ける場合は、こ
の厚さは0.1〜50μmと平均して約5倍であっても
よい。しかし、一般に超電導を有するセラミックスはそ
の厚さが薄ければ薄くなるほどTcオンセットが低い温
度となってしまう傾向を有する。このため、これらの厚
さはTcオンセット(超電導を起こす臨界温度)を実用
化しにくい温度にまで下げない範囲で薄ければ薄いほど
、入力端子に対してより敏感に出力電流を制御し得る。
第1図(A) 、 (B) 、 (C)は本発明の抵抗
およびアクティブ・ディバイスを用い得る固体素子の縦
断面図を示す。
第1図における第1の超電導性セラミックス(4)は、
第3図における超電導セラミックスの温度−固有抵抗特
性における曲線(4)を用いる。これはTco (26
) とTcオンセット(25)との中間領域、好ましく
はTc+。とTco゜との中間領域(15)を用いる。
第1図における第2の超電導セラミックス(3)。
(5)は第3図の特性(3) 、 (5)における特性
(16)を用いる。この特性のTco’ (28)はT
cオンセントよりも高い温度であり、本発明の固体素子
の使用温度(TcオンセットとTcoとの間)では抵抗
は零または零に近い値となる。
第1図(A)において、非超電導性を有する絶縁表面を
有する基体(1)上の第1の超電導性セラミックス(4
)および第2の超電導セラミックス(3)および(5)
よりなるセラミックス(2)を有する。
その出力用の一対の電極(8) 、 (9) (図面で
は省略)を図面における左右の端部に設ければよい。ま
た、制御用電極(10)下には被膜(11)を設けてい
る。
第1図(A)は制御用電極(10)が第1の超電導性セ
ラミックス(4)の上側に設けられ、第1図(B)で↓
よ下側に設けられている。第1図(C)では被膜は超電
導性セラミックス(4)の上下両面に設けられ、さらに
制御用電極がそれぞれ(10) 、 (10’ )とし
て設けられている。
「作用」 かかる構造とすることにより、入力信号と出力信号とを
独立関数として制御でき、かつこの素子をスイッチング
用素子、増幅機能を有する素子として用いることができ
る。
またこの制御用電極の電圧を出力側の一方(3)または
他方と連結して一定の電圧とすることにより、本発明の
抵抗体として用い得る。
本発明は、同一基板上に複数個の固体素子を作ることが
でき、かかる素子を設計論理に基づき連結することによ
り超電導集積回路を作らんとした時、その相互配線を抵
抗零で作ることができる。
以下に図面に従って実施例を説明する。
「実施例1」 この実施例は第1図(A)の構造を示す。
基板としてYSZ (イツトリア・スタビライズド・ジ
ルコン)を用いた。これはその上にスクリーン印刷法、
スパッタ法、MBE(モレキュラ・ビーム・エピタキシ
ャル)法、CVD (気相反応)法、高速急冷法等を用
いて形成される超電導材料、例えば、(AI−X Bx
)ycuoz、x=o、01〜0.3+ ’/ =1.
0〜2.2+ 2−2〜4を有し、AはY(イントリュ
ーム)、Gu(ガドリニューム)、Yb(イッテルビュ
ーム)、Eu(ユーロピューム)、Tb(テルビューム
)tDy(ジスプロシューム)、Ha(ホルミウム)、
Er(エルビウム)、Tm(ツリウム)、Lu(ルテチ
ウム)、’Sc(スカンジウム)またはその他の元素周
期表■a族の1つまたは複数種類より選ばれ、BはRa
(ラジューム)、Ba(バリューム)、Sr(ストロン
チューム)、Ca(カルシューム)、Mg(マグネシュ
ーム)、Be(ベリリューム)の元素周期表11a族よ
り選ばれた超電導材料、特に例えば(Yl−X Bax
)zcuoz、s 〜3 X =0.01〜0.3好ま
しくはx−0,05〜0.1を用いた。またAとして元
素周期表におけるランタニド元素またはアクチニド元素
を用い得る。
この形成と同時またはその後に、600〜1200℃の
温度で熱アニールを5〜10時間処理して作製した。さ
らにこれらの上面に絶縁膜(11’)を形成した。これ
はセラミックス(4)を選択的にエツチングする時のマ
スクとして用い得る。次にこれらをフォトリソグラフィ
技術によりパターニングし、さらに気相法により絶縁膜
(11”)を形成した。かくして、第1図(八)におけ
る第2の超電導セラミックス(3) 、 (5)を作製
した。か(して第3図曲線(3) 、 (5)を得た。
さらにこの後、第2の超電導セラミックスと同様の元素
を用い、x、yの値を変化させて同じ処理を行って第1
の超電導性セラミックス(4)を同様のプロセスで作製
した。この時、BaにさらにSrを加えてもよい。かく
の如き方法を用いて、Tcオンセント(25)をTco
 ’より下げることが重要である。
かくして第3図曲線(4)を得た。この第1の超電導性
セラミックス(4)をもフォトエツチングをした後、電
気抵抗の十分大きい被膜(11)を形成した。
次に制御用電極(10)を金属、例えば銅または銅とニ
ッケルとの化合物を真空蒸着法を用いて作製した。出力
用の電極はセラミック薄膜に密接し、オーム接触がなさ
れるべくした。
第1図(A)において第1の超電導性セラミックス(4
)を先に設け、その後に第2の超電導セラミックス(3
) 、 (5)を形成してもよい。
第2図はこの実施例での動作を示す。
この図面で、横軸は第1図に対応した距離を示し、縦軸
はエネルギレベル(ポテンシャル)を示す。
第2図(八)において、第2の超電導セラミックス、即
ち出力の他端(5)に電圧を印加する。するとポテンシ
ャル(30)を得る。その結果、電子は(20)。
(20’)の双方に量子論的な波動性において存在する
が、(20)の方が十分大きいため、電流としては(2
2)として観察される。
第2図(^)においては制御用電極に何らにの電圧も印
加されていない。
第2図(B)において制御用電極に負の電圧を印加する
。すると第1の超電導セラミックス即ち領域(4)のポ
テンシャル(21)は第2図(八)の(24)より第2
図(B)の(24’)へと移る。するとその結果形成さ
れた障壁に関連して(20’)は更に小さくなり、また
(20)は障壁のため極端に小さくなる。かくして第2
の超電導セラミックスの領域(3)より他の第2の超電
導セラミックスの領域(5)へと一対の出力用電極間に
電圧(30)を印加して電流(22″)を流さんとする
と、実質的に電流は流れにくくなり、その値は押さえら
れる。
結果として制御用電極に負の電圧が印加されると電流(
22’)は小さくなる。
また第2図(C)は制御用電極に正の電圧(21″)を
印加した場合を示す。電子の遷移確率(20’)は大き
くなり、逆に(20)は小さくなる。しかしこの’AM
hl(4)の井戸は電子で埋められ、(24”)のバリ
アは(25)に見掛は上のポテンシャルに移った後、実
質的に消失する。結果として第2図(八)と同じまたは
それに近い電流(22′″)が流れる。
かくして入力信号のポテンシャルにより出力電流を検出
できる。この時制御電極下の被膜の抵抗が十分であり、
入力信号を供給するためのエネルギ構造よりも出力信号
を大きく取り出し得るならば増幅をしたこととなり、4
端子素子でありかつ増幅装置とし得る。この出力を電圧
で検出せんとするならば、この出力は直列に抵抗を第2
図(八)に示す如くにして加えれば、その電流より電圧
として検出できる。即ちインパークを作り得る。
以上に示す如く、本発明はかかるアクティブ・ディバイ
スの’NU +H電極を一定の電圧とし、または制御電
極を除去し抵抗体として第1の超セラミックスを用いた
ものである。加えて、その両端には第2の超電導セラミ
ックスを設けることにより、集積回路における相互配線
を抵抗零の材料として用い得る。
第3図は既に第1図に関連して説明したが、本発明を実
施するために作られた第1の超電導性セラミックス(4
)および第2の超電導セラミックス(3) 、 (5)
の実際のデータを示す。
図面において、横軸は絶対温度(K)を、また縦軸は固
有抵抗を示す。このデータでは4.2Kまで測定してい
る。また比抵抗がTcオンセント以上の温度での傾向よ
り、この材料は金属的特性を有している。しかし、この
図面において明らかな如く、第1の超電導性セラミック
ス(4)では超電導がおきる温度TcまたはTcオンセ
ントより低い温度では比抵抗が漸減し、抵抗が零となる
温度Tco以下では抵抗が零になる。このTcオンセッ
トおよびTc。
との間の10χおよび90XをここではTc、。、Tc
o゜と一定している。本発明の超電導素子は、Tcオン
セットとTcoとの間であればよいが、動作をより安定
化するため、TCIOITC90を用いることが好まし
い。
さらに第2の超電導セラミックス(3) 、 (5) 
も同様にTc’ オンセット(2°’ ) 、 Tco
’ (28)を構成している。この時Tco’≧Tcオ
ンセットまたはTco ’≧Tcq。
であることが重要である。
第3図においてTcオンセット、Tco、 Tc’ o
は材料を制御することにより可変され得る。
このデータは高温側より低温側にまた低温側より高温側
に温度を代えてとっても、再現性を有しく14) ていた。実施例1の実験は約Tcs。(50″A)の温
度で実験したものである。
「効果」 本発明はこれまで2端子素子であった超電導素子を4端
子素子としたことにある。そしてこの制御用電極下にこ
の電極によりポテンシャルの変化するTcオンセントと
Tcoとの中間の状態を広い温度範囲で有する第1の超
電導性セラミックスを設け、さらにその電極・リードを
構成させるため、かかる温度領域では抵抗が零または零
に十分近い第2の超電導セラミックスで相互配線とした
ものである。か(して、制御用電極の電圧に従って出力
電流を増幅し、かつ制御させることが可能となった。
このため、この超電導固体素子を同一基板に多数個設け
、集積化させることが可能となった。
本発明において、超電導材料としてセラミック材料を用
いた。しかし本発明の技術思想より明らかな如り、Tc
とTcoとの間の温度範囲が広い材料好ましくは10°
に以上ある材料であれば酸化物セラミソクスである必要
はなく、任意に選ぶことができることはいうまでもない
【図面の簡単な説明】
第1図は本発明の超電導固体素子の縦断面図を示す。 第2図は本発明の超電導固体素子の動作原理を示す。 第3図は本発明に用いた超電導特性を有するセラミック
スの温度特性例を示す。

Claims (1)

  1. 【特許請求の範囲】 1、非超電導性基体上にTcオンセットとTcoとの間
    の温度領域を有する第1の超電導性セラミックスと、該
    セラミックスと一方および他方には前記温度領域で抵抗
    が零または零に近い第2の超電導セラミックスが連結し
    て設けられ、前記第1の超電導性セラミックスを抵抗体
    として用いたことを特徴とする超電導素子。 2、特許請求の範囲第1項において、第1の超電導性セ
    ラミックスの上面、下面または両面に密接または前記面
    上に設けられた前記第1の超電導性セラミックスより十
    分大きい電気抵抗を有する被膜に密接して抵抗として機
    能させるための制御用電極が設けられたことを特徴とす
    る超電導素子。 3、特許請求の範囲第1項において、第2の超電導セラ
    ミックスに連結して、超電導性セラミックスを用いたア
    クティブ素子が設けられたことを特徴とする超電導素子
    。 4、特許請求の範囲第1項において、第1の超電導性セ
    ラミックスはTcオンセットとTcoとの間の温度に保
    持されて動作せしめることを特徴とする超電導素子。
JP62069452A 1987-03-23 1987-03-23 超電導素子 Expired - Fee Related JP2651480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62069452A JP2651480B2 (ja) 1987-03-23 1987-03-23 超電導素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62069452A JP2651480B2 (ja) 1987-03-23 1987-03-23 超電導素子

Publications (2)

Publication Number Publication Date
JPS63234574A true JPS63234574A (ja) 1988-09-29
JP2651480B2 JP2651480B2 (ja) 1997-09-10

Family

ID=13403048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62069452A Expired - Fee Related JP2651480B2 (ja) 1987-03-23 1987-03-23 超電導素子

Country Status (1)

Country Link
JP (1) JP2651480B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920512A (en) * 1987-06-30 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory capable of readily erasing data
JPH02194664A (ja) * 1989-01-24 1990-08-01 Fujitsu Ltd 超伝導装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075092U (ja) * 1983-10-28 1985-05-25 ぺんてる株式会社 ノツク式筆記具
JPS61168987U (ja) * 1985-04-10 1986-10-20

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075092U (ja) * 1983-10-28 1985-05-25 ぺんてる株式会社 ノツク式筆記具
JPS61168987U (ja) * 1985-04-10 1986-10-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920512A (en) * 1987-06-30 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory capable of readily erasing data
JPH02194664A (ja) * 1989-01-24 1990-08-01 Fujitsu Ltd 超伝導装置

Also Published As

Publication number Publication date
JP2651480B2 (ja) 1997-09-10

Similar Documents

Publication Publication Date Title
JPS63262877A (ja) 超電導素子
JPH03228384A (ja) 超電導素子
JP2651480B2 (ja) 超電導素子
US3204115A (en) Four-terminal solid state superconductive device with control current flowing transverse to controlled output current
US3155886A (en) Solid state superconductor triode
JP2660245B2 (ja) 超電導素子の動作方法
JP2654567B2 (ja) 超電導素子の動作方法
JP2644284B2 (ja) 超電導素子
JPS63234573A (ja) 超電導素子の作製方法
JP2583922B2 (ja) 超電導スイッチング素子
JP2691065B2 (ja) 超電導素子および作製方法
JPH0580160B2 (ja)
JPH0249481A (ja) 酸化物系ジョセフソン接合装置の製造方法
JPS63261765A (ja) 超電導素子
JPS63228679A (ja) 超電導素子の作製方法
JPS63262878A (ja) 超電導素子の作製方法
JPH05335640A (ja) 超電導素子
JP2583924B2 (ja) 超電導スイッチング素子
JPH01137682A (ja) 超電導スイッチング素子
JPH0577316B2 (ja)
JPS63224374A (ja) 超電導素子
JPH0793462B2 (ja) 超電導素子
JPH06132575A (ja) 超電導デバイス
JPS63305573A (ja) 超伝導三端子素子
JPH0624257B2 (ja) 超電導素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees