JP3226329B2 - 容量装置およびその製造方法 - Google Patents
容量装置およびその製造方法Info
- Publication number
- JP3226329B2 JP3226329B2 JP15325692A JP15325692A JP3226329B2 JP 3226329 B2 JP3226329 B2 JP 3226329B2 JP 15325692 A JP15325692 A JP 15325692A JP 15325692 A JP15325692 A JP 15325692A JP 3226329 B2 JP3226329 B2 JP 3226329B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric thin
- thin film
- metal film
- capacitance device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
容量装置およびその製造方法に関する。
率といった特徴を持つために、不揮発性RAM(Random
Access Memory)や高集積DRAM(Dynamic Random A
ccessMemory)に用いる容量絶縁膜として活発な研究が
おこなわれている。このような強誘電体薄膜を金属膜で
被覆した支持基板の表面上に形成する方法として、スパ
ッタ法やCVD(Chemical Vaper Deposition )法また
は塗布法がある。これらの方法で形成された強誘電体薄
膜は、強誘電性または誘電率を向上させるために酸素雰
囲気中での熱処理によって多結晶化される。しかる後に
強誘電体薄膜の上に金属膜を形成することによって容量
装置を構成することになる。
ついて説明する。図3(a)〜(c)は強誘電体薄膜を
用いた従来の容量装置の製造工程図である。まず図3
(a)に示すように、集積回路が形成された支持基板3
1の上に膜厚10〜100nmのチタン(Ti)膜32
および膜厚100〜300nmの第1の白金(Pt)膜
33を連続スパッタ法により形成する。次に図3(b)
に示すように、第1のPt膜33の上に強誘電体薄膜と
して(BaxSr1-x)TiO3膜34を塗布法を用いて
膜厚20〜300nmで形成した後、酸素雰囲気中で6
50〜800℃の温度で熱処理し(BaxSr1-x)Ti
O3 膜34を多結晶化する。次に図3(c)に示すよう
に、膜厚100〜300nmの第2のPt膜35をスパ
ッタ法を用いて堆積し、容量装置を形成していた。
来の構成では、強誘電体薄膜すなわち(BaxSr1-x)
TiO3 膜34が粒径およそ数マイクロメータの多結晶
体からなるために、その内部および表面に微細な粒界空
隙(図示せず)が存在している。この粒界空隙が分散し
た(BaxSr1-x)TiO3 膜34の電気伝導率は、結
晶粒の表皮効果によって原子配列の無秩序な非晶質体の
それより高い。その結果絶縁破壊電圧の低下やリーク電
流の増大を招いたり、TDDB(Time Dependent Diele
ctric Breakdown )特性が低下するなど、容量装置とし
ての特性に悪影響を及ぼすという課題を有していた。
r1-x)TiO3 膜を強誘電体薄膜として用いると、そ
の強誘電体薄膜の誘電率が大幅に低下するという新たな
課題が発生した。
で、誘電率が高く容量が大きくかつ信頼性の高い容量装
置およびその製造方法を提供することを目的とする。
に本発明の請求項1記載の容量装置は、支持基板の一主
面に形成した第1の金属膜と、前記第1の金属膜の上に
形成した粒界空隙を有する強誘電体薄膜と、前記強誘電
体薄膜の粒界の表面部を融解し、過冷却することによ
り、連続して形成された粒界空隙のない非晶質層と、前
記非晶質層の上に形成した第2の金属膜とからなること
を特徴としたものである。また本発明の請求項2記載の
容量装置は、請求項1記載の容量装置において、前記非
晶質層の厚さが100nm以下とすることを特徴とする
ものである。また請求項3記載の容量装置は、請求項1
記載の容量装置において、第1の金属膜および第2の金
属膜のうち少なくとも一方を複数層の金属膜で形成する
ことを特徴とするものである。
造方法は、支持基板の一主面に第1の金属膜を形成する
工程と、その第1の金属膜の上に強誘電体薄膜を塗布法
により形成する工程と、その強誘電体薄膜を熱処理によ
って多結晶化する工程と、前記多結晶化した強誘電体薄
膜の表面を融解し、過冷却することにより、前記強誘電
体薄膜の粒界の表面部を非晶質層として連続して形成す
る工程と、前記非晶質層が形成された強誘電体薄膜の上
に第2の金属膜を形成する工程とを有するものである。
また本発明の請求項5記載の容量装置の製造方法は、請
求項4記載の容量装置の製造方法において、前記強誘電
体薄膜の表面を融解する工程が、光を照射することによ
って表面に非晶質層を形成する工程であることを特徴と
するものである。また本発明の請求項6記載の容量装置
の製造方法は、請求項4記載の容量装置の製造方法にお
いて、前記光を照射することによって非晶質化する工程
が、パルス状のレーザー光を1回以上照射することによ
って行われることを特徴とするものである。また本発明
の請求項7記載の容量装置の製造方法は、請求項5記載
の容量装置の製造方法において、レーザー光の波長が3
51nm以下であることを特徴とするものである。
薄膜と金属膜の界面に粒界空隙のない非晶質を配してい
るので、リーク電流が少なく絶縁破壊電圧の高い層間絶
縁膜を有することができ、また強誘電体膜と電極との界
面がフラットになるため、電極との接合を良くすること
ができる。
びその製造方法について、図面を参照しながら説明す
る。図1(a)〜(d)は本発明の一実施例における容
量装置の製造工程図である。まず図1(a)に示すよう
に、集積回路が形成された支持基板1の上にスパッタ法
を用いて膜厚10〜500nmの第1の窒化チタン(T
iN)膜2を形成する。次に図1(b)に示すように、
第1のTiN膜2の上に強誘電体薄膜として(BaxS
r1-x)TiO3 膜3を塗布法を用いて膜厚20〜30
0nmで形成した後、酸素雰囲気中で650〜800℃
の温度で熱処理し、(BaxSr1-x)TiO3 膜3を多
結晶化する。この状態では、(BaxSr1-x)TiO3
膜3の内部および表面には結晶粒界の微細な粒界空隙が
分散している。そこでこの粒界空隙を消去するために、
図1(c)に示すように、高エネルギーを持つ短パルス
のレーザ光4を(BaxSr1-x)TiO3 膜3の表面に
一様に1回照射する。短パルスのレーザ光4としては、
波長248nmのKrFエキシマレーザ光でそのエネル
ギー密度が50〜500mJ/cm2 のものを用いた。
この短パルス高エネルギーのレーザ光4の照射によっ
て、(BaxSr1-x)TiO3 膜3の表面層は瞬時に融
解し、過冷却状態のもとで厚さ100nm以下の非晶質
層5を形成する。次に図1(d)に示すように、膜厚2
0〜300nmの第2のTiN膜6をスパッタ法を用い
て堆積して容量装置が形成される。
実施例について、説明する。図2(a)〜(d)を用い
て説明する。まず図2(a)に示すように、集積回路が
形成された支持基板21の上にスパッタ法を用いて膜厚
10〜100nmのTi膜22と膜厚20〜500nm
の第1のTiN膜23を連続して形成する。次に図2
(b)に示すように、第1のTiN膜23の上に強誘電
体薄膜として(BaxSr1-x)TiO3 膜24を塗布法
を用いて膜厚20〜300nmで形成した後、酸素雰囲
気中で650〜800℃の温度で熱処理し、(BaxS
r1-x)TiO3 膜24を多結晶化する。この状態で
は、(BaxSr1-x)TiO3 膜24の内部および表面
には結晶粒界の微細な粒界空隙が分散している。そこで
この粒界空隙を消去するために、図2(c)に示すよう
に、高エネルギーを持つ短パルスのレーザ光25を(B
axSr1-x)TiO3 膜24の表面に一様に1回照射す
る。この短パルスのレーザ光25としては、波長248
nmのKrFエキシマレーザ光でそのエネルギー密度が
50〜500mJ/cm2 のものを用いた。この短パル
ス高エネルギーのレーザ光25の照射によって(Bax
Sr1-x)TiO3 膜24の表面層は瞬時に融解し、過
冷却状態のもとで厚さ100nm以下の非晶質層26を
形成する。次に図2(d)に示すように、膜厚20〜3
00nmの第2のTiN膜27をスパッタ法を用いて堆
積し、容量装置が形成される。
製造方法によれば、短パルス高エネルギーのレーザ光の
照射によって多結晶体からなる強誘電体薄膜の上に電気
伝導率の低い非晶質層を配置できるので、リーク電流が
少なく絶縁破壊電圧の高い層間絶縁膜を有する容量装置
を実現できる。
高エネルギーのレーザ光として波長248nmのKrF
エキシマレーザ光を用いたが、XeCl(308nm)
エキシマレーザやArF(193nm)エキシマレーザ
など波長351nm以下で発振するものであれば、どの
ようなレーザを用いても同様の効果が得られることは言
うまでもない。
薄膜として(BaxSr1-x)TiO 3 膜を用いたが、S
rTiO3 膜、BaTiO3 膜、PZT膜またはPLZ
T膜など他の強誘電体薄膜を用いても同様の効果が得ら
れることはいうまでもない。
金属膜の界面に非晶質層を配することによりリーク電流
が少なく絶縁破壊電圧の高い層間絶縁膜を有する容量装
置およびその製造方法を実現できるものである。
る容量装置の製造工程図
る容量装置の製造工程図
容量装置の製造工程図
Claims (7)
- 【請求項1】 支持基板の一主面に形成した第1の金属
膜と、前記第1の金属膜の上に形成した粒界空隙を有す
る強誘電体薄膜と、前記強誘電体薄膜の粒界の表面部を
融解し、過冷却することにより、連続して形成された粒
界空隙のない非晶質層と、前記非晶質層の上に形成した
第2の金属膜とからなる容量装置。 - 【請求項2】 前記非晶質層の厚さが100nm以下で
あることを特徴とする請求項1記載の容量装置。 - 【請求項3】 第1の金属膜および第2の金属膜のうち
少なくとも一方を複数層の金属膜で形成する請求項1記
載の容量装置。 - 【請求項4】 支持基板の一主面に第1の金属膜を形成
する工程と、その第1の金属膜の上に強誘電体薄膜を塗
布法により形成する工程と、その強誘電体薄膜を熱処理
によって多結晶化する工程と、前記多結晶化した強誘電
体薄膜の表面を融解し、過冷却することにより、前記強
誘電体薄膜の粒界の表面部を非晶質層として連続して形
成する工程と、前記非晶質層が形成された強誘電体薄膜
の上に第2の金属膜を形成する工程とを有する容量装置
の製造方法。 - 【請求項5】 前記強誘電体薄膜の表面を融解する工程
が、光を照射することによって表面に非晶質層を形成す
る工程である請求項4記載の容量装置の製造方法。 - 【請求項6】 前記光を照射することによって非晶質化
する工程が、パルス状のレーザー光を1回以上照射する
ことによって行われる請求項5記載の容量装置の製造方
法。 - 【請求項7】 レーザー光の波長が351nm以下であ
る請求項6記載の容量装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15325692A JP3226329B2 (ja) | 1992-06-12 | 1992-06-12 | 容量装置およびその製造方法 |
EP93304609A EP0574275B1 (en) | 1992-06-12 | 1993-06-14 | Semiconductor device having capacitor |
DE69333864T DE69333864T2 (de) | 1992-06-12 | 1993-06-14 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator |
EP97106056A EP0789395B1 (en) | 1992-06-12 | 1993-06-14 | Manufacturing method for semiconductor device having capacitor |
DE69317940T DE69317940T2 (de) | 1992-06-12 | 1993-06-14 | Halbleiterbauelement mit Kondensator |
US08/778,953 US5717233A (en) | 1992-06-12 | 1997-01-06 | Semiconductor device having capacitior and manufacturing method thereof |
US08/947,712 US6126752A (en) | 1992-06-12 | 1997-10-09 | Semiconductor device having capacitor and manufacturing apparatus thereof |
US08/950,920 US6080617A (en) | 1992-06-12 | 1997-10-15 | Semiconductor device having capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15325692A JP3226329B2 (ja) | 1992-06-12 | 1992-06-12 | 容量装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05343254A JPH05343254A (ja) | 1993-12-24 |
JP3226329B2 true JP3226329B2 (ja) | 2001-11-05 |
Family
ID=15558484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15325692A Expired - Fee Related JP3226329B2 (ja) | 1992-06-12 | 1992-06-12 | 容量装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3226329B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3986859B2 (ja) | 2002-03-25 | 2007-10-03 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法 |
JP2008294319A (ja) * | 2007-05-28 | 2008-12-04 | Nec Corp | 薄膜キャパシタの製造方法 |
JP2007251210A (ja) * | 2007-06-20 | 2007-09-27 | Texas Instr Inc <Ti> | キャパシタ及びその製造方法 |
JP2010192520A (ja) | 2009-02-16 | 2010-09-02 | Elpida Memory Inc | 半導体装置の製造方法 |
-
1992
- 1992-06-12 JP JP15325692A patent/JP3226329B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05343254A (ja) | 1993-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5973911A (en) | Ferroelectric thin-film capacitor | |
KR100753574B1 (ko) | 강유전성 메모리 집적 회로용 고품질 pzt막의 제조 방법 | |
US5663088A (en) | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer | |
US6146906A (en) | DC magnetron sputtering method for manufacturing electrode of ferroelectric capacitor | |
JP3649917B2 (ja) | キャパシタ用誘電体膜 | |
JP3197557B2 (ja) | 被膜形成方法 | |
EP0114228A2 (en) | Method of forming a capacitor on a substrate | |
EP0911871A3 (en) | Semiconductor memory device with ferroelectric thin film | |
JPH09121035A (ja) | 半導体素子のキャパシタ製造方法 | |
JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
US7247551B2 (en) | Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device | |
JP3226329B2 (ja) | 容量装置およびその製造方法 | |
JPH04286151A (ja) | 多結晶シリコン膜の形成方法 | |
KR100230361B1 (ko) | 요철형 금속막과 그 형성방법, 요철형 전극 및 이를 이용한 캐패시터의 제조방법 | |
JP2000022105A (ja) | 半導体装置の製造方法 | |
JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
JP3108797B2 (ja) | 高誘電率誘電体薄膜の製造方法 | |
KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
Kim et al. | Electrical properties of crystalline Ta2O5 with Ru electrode | |
JP3447922B2 (ja) | 容量素子及びその製造方法 | |
JPH05315182A (ja) | 容量装置の製造方法 | |
JP3143610B2 (ja) | 薄膜絶縁ゲイト型半導体装置およびその作製方法 | |
JPH0367346B2 (ja) | ||
JPH05283286A (ja) | 容量装置の製造方法 | |
JPH09129849A (ja) | 半導体素子のキャパシター及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |