JPH05315182A - 容量装置の製造方法 - Google Patents
容量装置の製造方法Info
- Publication number
- JPH05315182A JPH05315182A JP11713792A JP11713792A JPH05315182A JP H05315182 A JPH05315182 A JP H05315182A JP 11713792 A JP11713792 A JP 11713792A JP 11713792 A JP11713792 A JP 11713792A JP H05315182 A JPH05315182 A JP H05315182A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric thin
- thin film
- laser light
- tio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 強誘電体薄膜の表面上に発生したクラックを
光を照射することにより消去し、信頼性の高い容量装置
を提供する。 【構成】 第１のＴｉＮ膜１２を被覆した支持基板１１
の上に形成した（Ｂａ xＳｒ1-x）ＴｉＯ3膜１３の表面
上に発生したクラック１４を、レーザ光１５を照射する
ことにより消去できるので、（ＢａxＳｒ1-x）ＴｉＯ3
膜１３と第２のＴｉＮ膜１６の間にクラックのない容量
装置を製造する。
光を照射することにより消去し、信頼性の高い容量装置
を提供する。 【構成】 第１のＴｉＮ膜１２を被覆した支持基板１１
の上に形成した（Ｂａ xＳｒ1-x）ＴｉＯ3膜１３の表面
上に発生したクラック１４を、レーザ光１５を照射する
ことにより消去できるので、（ＢａxＳｒ1-x）ＴｉＯ3
膜１３と第２のＴｉＮ膜１６の間にクラックのない容量
装置を製造する。
Description
【０００１】
【産業上の利用分野】本発明は、信頼性の高い容量装置
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】近年、強誘電体薄膜は、自発分極や高誘
電率といった特徴を持つために、不揮発性ＲＡＭ（Rand
om Access Memory）や高集積ＤＲＡＭ（Dynamic Random
Access Memory）への容量絶縁膜としての応用を目指し
て、活発な研究が行われている。このような強誘電体薄
膜を金属膜で被覆した支持基板の表面上に形成する方法
として、スパッタ法やＣＶＤ（Chemical Vaper Deposit
ion）法あるいは塗布法がある。スパッタ法とＣＶＤ法
はいずれも無酸素中で成膜するので、成膜工程のあと強
誘電体薄膜の特性を向上させるために、酸素雰囲気中で
熱処理することによって強誘電体膜を結晶化させる工程
が必要である。また、塗布法においても、強誘電体材料
を含んだ溶剤を支持基板の表面上に塗布したあと、乾燥
および酸素雰囲気中での熱処理工程が必要である。その
後に誘導電体薄膜の上に金属膜を形成することによっ
て、容量装置を形成することになる。
電率といった特徴を持つために、不揮発性ＲＡＭ（Rand
om Access Memory）や高集積ＤＲＡＭ（Dynamic Random
Access Memory）への容量絶縁膜としての応用を目指し
て、活発な研究が行われている。このような強誘電体薄
膜を金属膜で被覆した支持基板の表面上に形成する方法
として、スパッタ法やＣＶＤ（Chemical Vaper Deposit
ion）法あるいは塗布法がある。スパッタ法とＣＶＤ法
はいずれも無酸素中で成膜するので、成膜工程のあと強
誘電体薄膜の特性を向上させるために、酸素雰囲気中で
熱処理することによって強誘電体膜を結晶化させる工程
が必要である。また、塗布法においても、強誘電体材料
を含んだ溶剤を支持基板の表面上に塗布したあと、乾燥
および酸素雰囲気中での熱処理工程が必要である。その
後に誘導電体薄膜の上に金属膜を形成することによっ
て、容量装置を形成することになる。
【０００３】以下、図３（ａ），（ｂ），（ｃ）を参照
しながら従来の強誘電体薄膜を用いた容量装置の形成方
法について説明する。まず、図３（ａ）に示すように集
積回路がつくりこまれた支持基板１上に膜厚１０から１
００ｎｍのＴｉ膜２および膜厚１００から３００ｎｍの
第１のＰｔ膜３を連続スパッタする。つぎに図３（ｂ）
に示すように第１のＰｔ膜３上に強誘電体薄膜として
（ＢａxＳｒ1-x）ＴｉＯ 3膜４を塗布法を用いて膜厚２
０から３００ｎｍに形成した後、酸素雰囲気中で６５０
から８００℃の温度で熱処理する。その後、図３（ｃ）
に示すように膜厚１００から３００ｎｍの第２のＰｔ膜
５をスパッタ法を用いて堆積することにより、容量装置
を形成していた。
しながら従来の強誘電体薄膜を用いた容量装置の形成方
法について説明する。まず、図３（ａ）に示すように集
積回路がつくりこまれた支持基板１上に膜厚１０から１
００ｎｍのＴｉ膜２および膜厚１００から３００ｎｍの
第１のＰｔ膜３を連続スパッタする。つぎに図３（ｂ）
に示すように第１のＰｔ膜３上に強誘電体薄膜として
（ＢａxＳｒ1-x）ＴｉＯ 3膜４を塗布法を用いて膜厚２
０から３００ｎｍに形成した後、酸素雰囲気中で６５０
から８００℃の温度で熱処理する。その後、図３（ｃ）
に示すように膜厚１００から３００ｎｍの第２のＰｔ膜
５をスパッタ法を用いて堆積することにより、容量装置
を形成していた。
【０００４】
【発明が解決しようとする課題】しかしながらこのよう
な従来の構成では、（ＢａxＳｒ1-x）ＴｉＯ3膜４を熱
処理する工程において、（ＢａxＳｒ1-x）ＴｉＯ3膜４
の表面上に歪が生じ微細なクラック６が発生する場合が
ある。このクラック６は、（ＢａxＳｒ1-x）ＴｉＯ3膜
４の膜厚が大きいほど顕著になり、容量装置の形成後に
も（ＢａxＳｒ1-x）ＴｉＯ3膜４と第２Ｐｔ膜５の間に
残留し、その結果実効容量を変化させたり、リーク電流
の増大を招いたり、界面状態の変化によってＴＤＤＢ
（Time Dependent Dielectric Breakdown）特性が低下
するなどの悪影響を及ぼすという課題があった。
な従来の構成では、（ＢａxＳｒ1-x）ＴｉＯ3膜４を熱
処理する工程において、（ＢａxＳｒ1-x）ＴｉＯ3膜４
の表面上に歪が生じ微細なクラック６が発生する場合が
ある。このクラック６は、（ＢａxＳｒ1-x）ＴｉＯ3膜
４の膜厚が大きいほど顕著になり、容量装置の形成後に
も（ＢａxＳｒ1-x）ＴｉＯ3膜４と第２Ｐｔ膜５の間に
残留し、その結果実効容量を変化させたり、リーク電流
の増大を招いたり、界面状態の変化によってＴＤＤＢ
（Time Dependent Dielectric Breakdown）特性が低下
するなどの悪影響を及ぼすという課題があった。
【０００５】本発明は、上記課題を解決するもので、強
誘電体薄膜の表面に発生したクラックを消去し、信頼性
の高い容量装置を提供することを目的としている。
誘電体薄膜の表面に発生したクラックを消去し、信頼性
の高い容量装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の容量装置の製造方法は、熱処理工程において
強誘電体薄膜の表面上に発生するクラックに光を照射す
ることによってこれを消去するものである。
に本発明の容量装置の製造方法は、熱処理工程において
強誘電体薄膜の表面上に発生するクラックに光を照射す
ることによってこれを消去するものである。
【０００７】
【作用】上記構成により、強誘電体薄膜の表面上に発生
したクラックを光のエネルギーを用いることによって消
去できるので、界面にクラックのない層間絶縁膜を形成
でき、容量装置の信頼性が高くなる。
したクラックを光のエネルギーを用いることによって消
去できるので、界面にクラックのない層間絶縁膜を形成
でき、容量装置の信頼性が高くなる。
【０００８】
【実施例】以下、本発明の実施例について図１および図
２を参照しながら説明する。
２を参照しながら説明する。
【０００９】（実施例１）本発明の容量装置の製造方法
の第１の実施例について、図１を用いて説明する。ま
ず、図１（ａ）において、集積回路がつくりこまれた支
持基板１１上に、スパッタ法を用いて膜厚１０から５０
０ｎｍの第１のＴｉＮ膜１２を形成する。次に図１
（ｂ）に示すように、第１のＴｉＮ膜１２上に、強誘電
体薄膜として（ＢａxＳｒ1-x）ＴｉＯ3膜１３を塗布法
を用いて膜厚２０から３００ｎｍに形成した後、酸素雰
囲気中で６５０から８００℃の温度で熱処理する。この
とき、（ＢａxＳｒ1-x）ＴｉＯ3膜１３の表面上には、
熱処理によって発生したクラック１４が分散している。
そこでそのクラック１４を消去するために、図１（ｃ）
に示すように、高光子エネルギーを持つ短パルスのレー
ザ光１５を（ＢａxＳｒ1-x）ＴｉＯ3膜１３の表面上に
一様に１回照射する。短パルスのレーザ光１５として
は、波長２４８ｎｍのＫｒＦエキシマレーザ光を用い、
そのエネルギー密度は５００から５０００ｍＪ／cm2で
ある。この短パルス高エネルギーのレーザ光１５の照射
によって、（ＢａxＳｒ1-x）ＴｉＯ3膜１３の表面は瞬
時に融解し、クラック１４が消去される。このあと図１
（ｄ）に示すように、膜厚２０から３００ｎｍの第２の
ＴｉＮ膜１６をスパッタ法を用いて堆積することによ
り、容量装置が形成される。
の第１の実施例について、図１を用いて説明する。ま
ず、図１（ａ）において、集積回路がつくりこまれた支
持基板１１上に、スパッタ法を用いて膜厚１０から５０
０ｎｍの第１のＴｉＮ膜１２を形成する。次に図１
（ｂ）に示すように、第１のＴｉＮ膜１２上に、強誘電
体薄膜として（ＢａxＳｒ1-x）ＴｉＯ3膜１３を塗布法
を用いて膜厚２０から３００ｎｍに形成した後、酸素雰
囲気中で６５０から８００℃の温度で熱処理する。この
とき、（ＢａxＳｒ1-x）ＴｉＯ3膜１３の表面上には、
熱処理によって発生したクラック１４が分散している。
そこでそのクラック１４を消去するために、図１（ｃ）
に示すように、高光子エネルギーを持つ短パルスのレー
ザ光１５を（ＢａxＳｒ1-x）ＴｉＯ3膜１３の表面上に
一様に１回照射する。短パルスのレーザ光１５として
は、波長２４８ｎｍのＫｒＦエキシマレーザ光を用い、
そのエネルギー密度は５００から５０００ｍＪ／cm2で
ある。この短パルス高エネルギーのレーザ光１５の照射
によって、（ＢａxＳｒ1-x）ＴｉＯ3膜１３の表面は瞬
時に融解し、クラック１４が消去される。このあと図１
（ｄ）に示すように、膜厚２０から３００ｎｍの第２の
ＴｉＮ膜１６をスパッタ法を用いて堆積することによ
り、容量装置が形成される。
【００１０】（実施例２）次に、本発明の容量装置の製
造方法の第２の実施例について、図２を用いて説明す
る。まず、図２（ａ）において、集積回路がつくりこま
れた支持基板２１上に、スパッタ法を用いて膜厚１０か
ら１００ｎｍのＴｉＮ膜２２と、これにつづいて膜厚２
０から５００ｎｍの第１のＴｉＮ膜２３を形成する。次
に図２（ｂ）に示すように第１のＴｉＮ膜２３上に、強
誘電体薄膜として（ＢａxＳｒ1-x）ＴｉＯ3膜２４を塗
布法を用いて膜厚２０から３００ｎｍに形成した後、酸
素雰囲気中で６５０から８００℃の温度で熱処理する。
造方法の第２の実施例について、図２を用いて説明す
る。まず、図２（ａ）において、集積回路がつくりこま
れた支持基板２１上に、スパッタ法を用いて膜厚１０か
ら１００ｎｍのＴｉＮ膜２２と、これにつづいて膜厚２
０から５００ｎｍの第１のＴｉＮ膜２３を形成する。次
に図２（ｂ）に示すように第１のＴｉＮ膜２３上に、強
誘電体薄膜として（ＢａxＳｒ1-x）ＴｉＯ3膜２４を塗
布法を用いて膜厚２０から３００ｎｍに形成した後、酸
素雰囲気中で６５０から８００℃の温度で熱処理する。
【００１１】このとき、（ＢａxＳｒ1-x）ＴｉＯ3膜２
４の表面上には、熱処理によって発生したクラック２５
が分散している。そこでそのクラック２５を消去するた
めに、図２（ｃ）に示すように高光子エネルギーを持つ
短パルスのレーザ光２６を（ＢａxＳｒ1-x）ＴｉＯ3膜
２４の表面上に一様に１回照射する。短パルスのレーザ
光２６としては、波長２４８ｎｍのＫｒＦエキシマレー
ザ光を用い、そのエネルギー密度は５００から５０００
ｍＪ／cm2である。この短パルス高エネルギーのレーザ
光２６の照射によって、（ＢａxＳｒ1-x）ＴｉＯ3膜２
４の表面は瞬時に融解し、クラック２５が消去される。
このあと図２（ｄ）に示すように膜厚２０から３００ｎ
ｍの第２のＴｉＮ膜２７をスパッタ法を用いて堆積する
ことにより、容量装置が形成される。
４の表面上には、熱処理によって発生したクラック２５
が分散している。そこでそのクラック２５を消去するた
めに、図２（ｃ）に示すように高光子エネルギーを持つ
短パルスのレーザ光２６を（ＢａxＳｒ1-x）ＴｉＯ3膜
２４の表面上に一様に１回照射する。短パルスのレーザ
光２６としては、波長２４８ｎｍのＫｒＦエキシマレー
ザ光を用い、そのエネルギー密度は５００から５０００
ｍＪ／cm2である。この短パルス高エネルギーのレーザ
光２６の照射によって、（ＢａxＳｒ1-x）ＴｉＯ3膜２
４の表面は瞬時に融解し、クラック２５が消去される。
このあと図２（ｄ）に示すように膜厚２０から３００ｎ
ｍの第２のＴｉＮ膜２７をスパッタ法を用いて堆積する
ことにより、容量装置が形成される。
【００１２】以上のように本発明の容量装置の製造方法
によれば、短パルス高エネルギーのレーザ光の照射によ
って、熱処理工程において強誘電体薄膜の表面上に発生
するクラックを瞬時に消去できるので、界面にクラック
のない層間絶縁膜を有する容量装置を製造できる。
によれば、短パルス高エネルギーのレーザ光の照射によ
って、熱処理工程において強誘電体薄膜の表面上に発生
するクラックを瞬時に消去できるので、界面にクラック
のない層間絶縁膜を有する容量装置を製造できる。
【００１３】なお、第１および第２の実施例では、短パ
ルス高エネルギーのレーザ光として波長２４８ｎｍのＫ
ｒＦエキシマレーザ光を用いたが、ＸｅＣｌ（３０８ｎ
ｍ）エキシミレーザ光やＡｒＦ（１９３ｎｍ）エキシマ
レーザ光など、波長３５１ｎｍ以下で発振するものであ
れば、どのようなレーザ光を用いても同様の効果が得ら
れることは言うまでもない。
ルス高エネルギーのレーザ光として波長２４８ｎｍのＫ
ｒＦエキシマレーザ光を用いたが、ＸｅＣｌ（３０８ｎ
ｍ）エキシミレーザ光やＡｒＦ（１９３ｎｍ）エキシマ
レーザ光など、波長３５１ｎｍ以下で発振するものであ
れば、どのようなレーザ光を用いても同様の効果が得ら
れることは言うまでもない。
【００１４】また第２の実施例では（ＢａxＳｒ1-x）Ｔ
ｉＯ3膜２４の下側にのみ２層の金属膜を形成した場合
について述べたが、上側に２層の金属膜を設けてもよ
く、３層以上になってもよい。
ｉＯ3膜２４の下側にのみ２層の金属膜を形成した場合
について述べたが、上側に２層の金属膜を設けてもよ
く、３層以上になってもよい。
【００１５】また、第１および第２の実施例では、強誘
電体薄膜として（ＢａxＳｒ1-x）ＴｉＯ3膜を用いた
が、ＳｒＴｉＯ3膜、ＢａＴｉＯ3膜、ＰＺＴ膜、あるい
はＰＬＺＴ膜など他の強誘電体薄膜を用いても同様の効
果が得られることはいうまでもない。
電体薄膜として（ＢａxＳｒ1-x）ＴｉＯ3膜を用いた
が、ＳｒＴｉＯ3膜、ＢａＴｉＯ3膜、ＰＺＴ膜、あるい
はＰＬＺＴ膜など他の強誘電体薄膜を用いても同様の効
果が得られることはいうまでもない。
【００１６】
【発明の効果】以上の実施例から明らかなように本発明
は、熱処理によって強誘電体薄膜の表面上に発生したク
ラックを光を照射することによって消去する構成による
ので、強誘電体薄膜と金属膜の界面にクラックのない、
信頼性の高い容量装置を提供できる。
は、熱処理によって強誘電体薄膜の表面上に発生したク
ラックを光を照射することによって消去する構成による
ので、強誘電体薄膜と金属膜の界面にクラックのない、
信頼性の高い容量装置を提供できる。
【図１】本発明の第１の実施例における容量装置の製造
方法を示す工程斜視図
方法を示す工程斜視図
【図２】本発明の第２の実施例における容量装置の製造
方法を示す工程斜視図
方法を示す工程斜視図
【図３】従来の容量装置の製造方法を示す工程斜視図
１１ 支持基板 １２ 第１のＴｉＮ膜（第１の金属膜） １３ （ＢａxＳｒ1-x）ＴｉＯ3膜（強誘電体薄膜） １４ クラック １５ レーザ光（光） １６ 第２のＴｉＮ膜（第２の金属膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三木 忠明 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 那須 徹 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 木部 真樹 大阪府門真市大字門真1006番地 松下電子 工業株式会社内
Claims (4)
- 【請求項１】支持基板の一表面上に第１の金属膜を選択
的または全面に形成する工程と、その第１の金属膜の表
面上に強誘電体薄膜を形成する工程と、その強誘電体薄
膜を熱処理する工程と、その熱処理によって前記強誘電
体薄膜の表面上に発生したクラックを光を照射すること
によって消去する工程と、前記強誘電体薄膜上に第２の
金属膜を選択的または全面に形成する工程とを有するこ
とを特徴とする容量装置の製造方法。 - 【請求項２】第１の金属膜および第２の金属膜のうち少
なくとも一方を複数層の金属膜で形成することを特徴と
する請求項１記載の容量装置の製造方法。 - 【請求項３】光を照射することによって消去する工程が
パルス状のレーザ光を一回以上照射することによって消
去する工程である請求項１または２記載の容量装置の製
造方法。 - 【請求項４】光が波長３５１ｎｍ以下のレーザ光である
ことを特徴とする請求項１または２記載の容量装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11713792A JPH05315182A (ja) | 1992-05-11 | 1992-05-11 | 容量装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11713792A JPH05315182A (ja) | 1992-05-11 | 1992-05-11 | 容量装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315182A true JPH05315182A (ja) | 1993-11-26 |
Family
ID=14704373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11713792A Pending JPH05315182A (ja) | 1992-05-11 | 1992-05-11 | 容量装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315182A (ja) |
-
1992
- 1992-05-11 JP JP11713792A patent/JPH05315182A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| US5548475A (en) | Dielectric thin film device | |
| EP0720213A2 (en) | Capacitor for integrated circuit and its fabrication method | |
| JPH04295013A (ja) | 結晶構造を有するペロブスカイト物質を基板上に供給する方法 | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| JP3206105B2 (ja) | 誘電体素子の製造方法及び半導体記憶装置 | |
| KR100321694B1 (ko) | 반도체소자의캐패시터전극용백금막형성방법 | |
| KR100298264B1 (ko) | 반도체장치및그제조방법 | |
| JPH05315182A (ja) | 容量装置の製造方法 | |
| JP3226329B2 (ja) | 容量装置およびその製造方法 | |
| JPH05283286A (ja) | 容量装置の製造方法 | |
| JP2000068469A (ja) | 強誘電体メモリデバイス及びその製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JPH05243088A (ja) | 容量装置の製造方法 | |
| JP3447922B2 (ja) | 容量素子及びその製造方法 | |
| JP2000058770A (ja) | 半導体装置のキャパシタ―の形成方法 | |
| KR100275120B1 (ko) | 캐패시터의강유전체박막형성방법 | |
| JP3769711B2 (ja) | キャパシタの製法 | |
| JP2002329844A (ja) | 薄膜多層配線回路基板及びその製造方法 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| JPH06338598A (ja) | 誘電体薄膜構造物及びその製造方法 | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| KR20010026123A (ko) | 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법 |