JPH04295013A - 結晶構造を有するペロブスカイト物質を基板上に供給する方法 - Google Patents

結晶構造を有するペロブスカイト物質を基板上に供給する方法

Info

Publication number
JPH04295013A
JPH04295013A JP3320440A JP32044091A JPH04295013A JP H04295013 A JPH04295013 A JP H04295013A JP 3320440 A JP3320440 A JP 3320440A JP 32044091 A JP32044091 A JP 32044091A JP H04295013 A JPH04295013 A JP H04295013A
Authority
JP
Japan
Prior art keywords
substrate
coating
furnace
solution
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3320440A
Other languages
English (en)
Inventor
Steven D Bernstein
スティーヴン・ディー・バーンスタイン
Joseph Matthew Wahl
ジョセフ・マシュー・ワール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPH04295013A publication Critical patent/JPH04295013A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dispersion Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Inorganic Insulating Materials (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】本発明は，一般には誘電性（特に強誘電性
）の物質の加工処理に関する。さらに詳細には，本発明
は，半導体向けの用途に対して有用な特性をもった物質
の加工処理に関する。
【０００２】当業界では周知のことであるが，最新のデ
ジタルコンピュータにおいて，最も広く使用されている
回路の１つは半導体記憶回路である。半導体記憶回路に
は通常いくつかのタイプが含まれ，例えばランダム・ア
クセス・メモリー（ＲＡＭ），電気的に変更可能な読み
取り専用メモリー（ＥＡＲＯＭ），電気的にプログラム
可能な読み取り専用メモリー（ＥＰＲＯＭ），及び読み
取り専用メモリー（ＲＯＭ）などがある。一般にはこう
した半導体メモリーは，記憶素子やそれに必要な付随の
制御回路を得るために，トランジスター，ダイオード，
及びコンデンサー等を使用して製造されている。一般に
は，後の２つのタイプであるＥＰＲＯＭとＲＯＭは，１
回だけプログラムできるよう設計されている。プログラ
ム可能な読み取り専用メモリー（ＰＲＯＭ）は，電気経
路を開路にするなどの電気的手段によってプログラムで
きるよう設計されているが，ＲＯＭはデバイスの製造プ
ロセス時にプログラムできるよう設計されている。最初
のタイプの半導体記憶回路（すなわちランダム・アクセ
ス・メモリー）は，それが静的記憶タイプであろうと動
的記憶タイプであろうと，通常は１０１１回のオーダー
という殆ど無限回数と言えるほどプログラム及び再プロ
グラムできるよう設計されている。ＲＡＭは一般には，
デジタルコンピュータにおける基本的な高速メモリーと
して使用されている。ＲＡＭは，ほぼ同じ時間の読み取
りサイクルタイム（すなわちデータの検索）と書き込み
サイクルタイム（すなわちデータの記憶）を有すること
を特徴とする。
【０００３】しかしながらこれらのメモリーは，その記
憶が非持久性であって（ｖｏｌａｔｉｌｅ）かつ放射線
に対する耐性が低い（ｎｏｔ　　ｒａｄｉａｔｉｏｎ　
　ｈａｒｄ），という問題を有している。すなわち，電
源が切れたときにおいて，あるいは原子力施設に故障が
起こった場合のイオン化放射線への暴露時において，一
般には記憶の内容が消失する。イオン化放射線への暴露
が起こると，光により誘起された電流が急激に上昇し，
この電流が半導体デバイスによって感知される。このた
め半導体デバイスは状態の変化を起こすか，あるいは最
悪の場合には半導体の破壊を起こし，この結果メモリー
中のデータが失われる。このように，電源の中断や原子
力施設の故障が起こる結果，メモリー中に格納されてい
たデータが失われる。多くの用途において，メモリーに
おける突然の情報消失は望ましくないことである。例え
ば，これらのメモリーは，ミサイルや衛星における誘導
コンピュータに使用されており，情報消失が起こると，
システムの混乱や故障を引き起こす。さらに，こうした
情報の消失は，他のコンピュータシステムにおいても大
きな問題となる。
【０００４】これらの問題点を解消するために，いくつ
かのアプローチが試みられている。弾道ミサイル等の重
大な誘導システムにおいては，記憶の持久性（特に放射
線に対する耐性）を確実に付与するために，磁気コアメ
モリーや，最近ではプレーテッドワイヤメモリー（ｐｌ
ａｔｅｄ　　ｗｉｒｅ　　ｍｅｍｏｒｙ）が使用されて
いる。プレーテッドワイヤメモリーや磁気コアメモリー
によるアプローチは望ましいやり方ではない。なぜなら
，これらのメモリーは比較的サイズが大きく，また半導
体メモリーに比べてデータの記憶密度が低いからである
。 さらにこれらのメモリーは，製造コストが高くてかつ高
重量であり，複数の高出力電源を必要とする。しかしな
がら，これらのメモリーは放射線に対して高耐性であっ
て記憶の持久性が良く，従ってこうした重要な用途に対
してとることのできる最良の選択であると言える。さら
に他のアプローチは，ランダム・アクセス・メモリーに
対してバッテリーによるバックアップを与えることであ
る。こうしたバッテリーによるバックアップについては
，それが一般には面倒なことであり，回路に対するコス
トアップを引き起こすという問題がある。さらに，バッ
テリーによるバックアップは放射線への暴露による問題
を解決するものではない。
【０００５】同様に，ＥＡＲＯＭも適切な解決策とはな
らない。なぜなら，ＥＡＲＯＭは放射線による問題を解
決しえないし，ランダム・アクセス・メモリーではない
からである。電気的に変更可能な読み取り専用メモリー
はランダムアクセスではない。なぜなら，このようなデ
バイスに対する書き込みサイクルタイムは，読み取りサ
イクルタイムと同程度か又はそれ以上であり，従って本
デバイスはランダム・アクセス・メモリー用としては不
適切となるからである。
【０００６】持久性が良くてかつ放射線耐性の良いラン
ダム・アクセス・メモリーを得るために現在開発されつ
つある１つのアプローチは，強誘電性物質を使用するこ
とに基づいている。ＡＢＯ３　型のペロブスカイト物質
のような強誘電性物質は，前記の持久性メモリーだけで
なく，光学スイッチ，光学変調器，ピロ電気検波器，集
積回路による人工知能ニューラルネットワーク，及びい
ろいろなミクロメカニカルデバイス等，種々の電子工学
的及び光電子工学的デバイスを得るのに利用することの
できる多くの有用な性質をもっている。
【０００７】前記の持久性メモリー用途に戻って説明す
ると，これらの用途においては，一般には多数のトラン
ジスターを含んだ半導体基板上に強誘電性皮膜が設けら
れている。
【０００８】あるタイプのメモリー素子においては，一
対の導体間にペロブスカイト物質の皮膜が配置されてお
り，コンデンサーに対する分極可能な誘電体として使用
されている。コンデンサーの静電容量−電圧特性は非直
線的であり，特に，高い残留分極を有する。すなわち，
電圧がコンデンサーに印加される方向に応じて，コンデ
ンサーにおける強誘電体の分極の方向が変わる。従って
，こうした分極の変化をメモリーに利用してロジック１
又はロジック０（すなわちデジタルデータビット）を与
え，これをメモリーの特定の場所に格納させることがで
きる。全ての半導体メモリー用途に対する主要なポイン
トはビットの密度を増大させることにあるので〔すなわ
ち，半導体メモリーのある与えられたエリアに位置決め
することのできるメモリーセル（ｍｅｍｏｒｙ　　ｃｅ
ｌｌ）〕，コンデンサーを，半導体メモリーの個々のメ
モリー素子にアドレスするのに使用されるトランジスタ
ーの上及びそれに隣接した形で形成させるのが一般には
望ましい。メモリーに対する他の配置構成，並びにこの
ようなペロブスカイト物質の他の用途では，不安定な物
質の基板，又は容易に酸化もしくは還元される物質の基
板上にメモリーを配置させることが必要となる。従って
こうした要求の下では，ペロブスカイト物質を形成する
のに使用される製造プロセスに対して厳しい制約条件が
課されることとなる。
【０００９】例えば，基板の上に形成された一対の導電
性層の間に強誘電性層が挟まれている場合，下側の半導
体回路（すなわちトランジスターとダイオード），半導
体の金属接触層，並びに強誘電性コンデンサーを得るた
めに強誘電性層と共に使用されている導電性層は，長時
間にわたる高温への暴露によって極めてダメージを受け
やすくなっている。さらに，ペロブスカイト物質の加工
処理時において金属と半導体物質が耐えることのできる
雰囲気のタイプは，ペロブスカイト物質の形成に対して
は制限を課すものとなっている。
【００１０】上記の用途に対して有用なある１つの強誘
電性物質は，（Ｐｂｘ　Ｚｒｙ　Ｔｉ１−ｙ　Ｏ３　）
（以後ＰＺＴと記載する）という一般式を有する，鉛ジ
ルコネートチタネート（ｌｅａｄ　　ｚｉｒｃｏｎａｔ
ｅ　　ｔｏｔａｎａｔｅ）として知られている物質であ
る。ＰＺＴは多成分系物質（すなわち，酸化鉛，酸化ジ
ルコニウム，及び酸化チタンの三元合金）であるので，
組成を調節することだけでなく，皮膜全体にわたって組
成の均一性を調節することが極めて重要であるが，こう
したことは一般には非常に困難である。ＰＺＴ皮膜を得
るために使用することのできる付着方法がいくつかある
。しかしながら，組成を調節する上での上記問題点によ
り，通常は溶液ゲル化法（ゾル−ゲル）が適切である。 なぜなら，ゾル−ゲル法を使用すると，真空蒸着法など
の他の方法と比べて，これらの比率を比較的簡単に調節
できるからである。
【００１１】ゾル−ゲル法の１つのタイプが，バッド（
Ｂｕｄｄ）らによる「“ＰｂＴｉＯ３　，ＰｂＺｒＯ３
　，ＰＺＴ，及びＰＬＺＴ薄膜のゾル−ゲル法による作
製”，ブリティッシュ・セラミック・ソサエティー議事
録，Ｖｏｌ．３６（１９８５），ｐｐ．１０７−１２１
」に説明されている。著者らは上記論文中において，メ
トキシエタノール等の無水溶媒中に酢酸鉛三水和物（通
常使用される鉛前駆体）を溶解する，という方法につい
て説明している。溶解後，酢酸鉛三水和物の溶液を脱水
和処理する。脱水和処理した酢酸鉛に所望のアルキルオ
キシド物質を加えて溶液を形成させ，次いでこの溶液を
基板上に付着させ，そして４００〜８００℃の温度範囲
で所定時間焼成する。著者らはさらに，酸素気流の供給
される炉の中でゲルが熱分解されることを述べている。 ゲル状の皮膜を収容した炉の温度を，４００〜８００℃
の範囲の最終温度にまで徐々に上昇させる。温度変化の
割合は，故意に１０℃／分という遅い制御された加熱速
度とする。従って，著者らは，皮膜を薄いセラミック結
晶質被膜に転化させるのに，炉に対し比較的ゆっくりし
た割合の温度変化を使用している。著者らは，皮膜がゲ
ルから結晶質物質に転化されるときに，皮膜中に亀裂が
形成されるのを防止するために，この方法を選んでいる
。特にＰＺＴ薄膜の場合，ＰＺＴのバルク体とは異なり
，約７００℃の温度にて焼成される（該論文の１１１ペ
ージに記載）。
【００１２】上記のアプローチにはいくつかの問題点が
ある。例えば，一般には７００℃という温度は，こうし
た結晶質被膜が形成される集積回路に対して極めて有害
であり，従ってこの方法は，半導体製造法とは相容れな
いものとなる。この温度範囲は特に有害である。なぜな
ら，ゲル状のＰＺＴが酸化性雰囲気中において熱分解を
受けるからである。さらに，いわゆる“基板”に皮膜を
付着させているが，金属層に付着していないのは明らか
であり，従って，金属層（コンデンサーに対する接点を
形成するのに使用される）に及ぼす酸化性雰囲気中での
焼成工程の影響を確認することができない。このため，
ゲルを鉛ジルコネートチタネート結晶質物質に転化させ
るのに使用される高温の酸化性雰囲気は，このゾル−ゲ
ル法の有用性とは逆の方向に作用し，半導体基板上に強
誘電体の薄膜コンデンサーを形成させる。しかしながら
，酢酸鉛三水和物を溶解するのにメトキシエタノールが
溶媒として使用されるという問題がある。周知のように
，メトキシエタノールは催奇形物質である。すなわち，
メトキシエタノールは，人体に遺伝学的な突然変異を引
き起こすことが知られている強い毒素である。従って，
ＰＺＴのゾル−ゲル法における溶媒としてメトキシエタ
ノールを取り除くことが最も望ましいことである。
【００１３】当業界において知られている別のゾル−ゲ
ル法が，イー（Ｙｉ）らによる「“ゾル−ゲル法による
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３　薄膜の作製：その電気的，光
学的，及び電気光学的性質”，ジャーナル・オブ・アプ
ライド・フィズィクス，Ｖｏｌ．６４，Ｎｏ．５（１９
８８年９月），ｐｐ．２７１７−２７２４」に説明され
ている。このアプローチの場合，著者らは，酢酸鉛三水
和物と酢酸を含んだ溶液を使用している。すなわち，酢
酸鉛三水和物を溶解するのに，メトキシメタノールでは
なく酢酸を使用している。次いでこの溶液を脱水和処理
する。脱水和処理された溶液に，ジルコニウムプロポキ
シドとチタンイソプロポキシドを加える。この溶液に粘
度を調節するための水とエチレングリコールを加えるこ
とによって原液にする。次いで本溶液をスピンキャスト
（ｓｐｉｎ　　ｃａｓｔ）して基板上に湿潤皮膜を形成
させ，オーブン又は炉の中にて３００〜５００℃の温度
範囲で焼成して，皮膜を乾燥し安定化させる。その後，
この皮膜を６００℃で約６時間アニールして，結晶質の
ＰＺＴ皮膜を形成させる。著者らはこのアプローチにお
いて，毒性の高いメトキシエタノールを使用していない
。 しかしながら，著者らの方法では，明記されていない雰
囲気中において６００℃の温度で６時間もアニールしな
ければならない。この温度と時間は，半導体製造プロセ
スへの組み込みに対してあまり望ましいことではない。 さらに，著者らの説明によれば，ガラス基板上に配置さ
れた導電性層の上に，これらの皮膜が配置されている。 著者らはさらに，これらの皮膜の強誘電体ヒステリシス
特性について記載している。著者らによれば，皮膜は，
１００〜２６０の比較的低い誘電率，約６．６μＣ／ｃ
ｍ２　の残留分極，及び２６．７ｋｖ／ｃｍの比較的高
い保磁場（Ｅｃ　）を示す。従ってこれらの皮膜は，Ｐ
ＺＴを強誘電体メモリー用として使用する上で不適切な
電気特性を有している。著者らはさらに，皮膜の厚さが
１．０μｍであることを記載している。
【００１４】さらに周知のように，コンデンサーは，種
々のエレクトロニクス用品及びマイクロエレクトロニク
ス用品に使用されている。マイクロエレクトロニクス用
品においても，比較的サイズの大きなコンデンサーが必
要とされることが多い。オンチップコンデンサー（ｏｎ
−ｃｈｉｐ　　ｃａｐａｃｉｔｏｒ）の静電容量は，誘
電体（通常は誘電率が４のＳｉＯ２　）の誘電率，及び
該コンデンサーに充てることのできるエリアによって限
定される。大きなコンデンサーは，エリアの制約を受け
るので，通常はオフチップの状態で配置しなければなら
ず，このためパッケージコストや組み立てコストが増大
することになる。ダイナミック・ランダム・アクセス・
メモリー（ＤＲＡＭ）等の他の用途においては，コンデ
ンサーはオンチップで製造する必要がある。従って，ト
ランジスターのスケーリング（ｔｒａｎｓｉｓｔｏｒ　
　ｓｃａｌｉｎｇ）によってセルの寸法を小さくするこ
ととは関係なく，コンデンサーのエリアにより，セルの
サイズが，そして最終的にはメモリーのサイズが決まる
。
【００１５】こうした制約は，コンデンサーの誘電体に
対して高い誘電率の物質を使用することによって解消す
ることができる。集積回路に挿入する場合，誘電体を２
つの導電性電極（その後の処理に対してできるだけ影響
を与えないもの）の間に薄膜として付着させて，コンデ
ンサー構造物を形成させなければならない。強誘電体（
例えばＰＺＴ等）は一般には非常に高い誘電率を示すが
，前述したように，これらの物質を付着させるための現
行プロセスは，酸化性雰囲気中での高温処理を必要とす
る。こうした熱処理は，下側のシリコン回路に損傷を与
え，下部電極（ｂｏｔｔｏｍ　　ｅｌｅｃｔｒｏｄｅ）
の酸化をきたし，このため引き続き行われるパターン付
け工程は極めて困難となり，複雑な多層の下部電極を使
用せざるをえなくなる。さらに，強誘電体の分極ヒステ
リシスによって静電容量は電圧に関して非直線的となる
。このため，回路設計の作業は複雑化し，印加電圧に対
するコンデンサーの操作の有用な範囲が制限されるよう
になる。
【００１６】本発明によれば，一般式ＡＢＯ３　を有す
るペロブスカイトの皮膜を基板上に供給する方法が提供
され，本方法は，（ａ）有機塩とアルコキシドを含んだ
溶液を調製する工程；及び（ｂ）前記溶液から前記物質
の薄膜を基板上に付着させる工程；を含む。本発明の方
法はさらに，前記物質の薄膜を急速に加熱してペロブス
カイト結晶質物質に転化させる工程を含む。このような
配置構成の場合，薄膜を急速に加熱することによって，
基板が高温状態にさらされる時間が最小限に抑えられる
。 このことにより，接点材料の劣化が最小限に抑えられる
。さらに，より低い温度で皮膜を結晶質物質に転化する
ことができ，これによってペロブスカイト物質を半導体
回路上に形成するためのより適切な方法が提供される。
【００１７】本発明の他の態様によれば，鉛ジルコネー
トチタネート皮膜を基板上に形成する方法は，鉛塩，ジ
ルコニウムアルコキシド，及びチタンアルコキシドを含
んだ組成物を溶液の形で供給することを含む。本溶液を
基板上に付着させて薄膜ゲルを形成させ，次いでこの薄
膜ゲルと基板を急速に加熱して，薄膜ゲルを鉛ジルコネ
ートチタネート結晶質物質に転化させる。このような配
置構成の場合，急速加熱工程を使用することによって，
ゾル−ゲル溶液の結晶質物質への転化がより短い時間で
果たされる。さらに，本発明の方法は，従来の方法より
低い温度で行うことができる。
【００１８】本発明のさらに他の態様によれば，鉛ジル
コネートチタネート皮膜を基板上に供給する方法は，（
ａ）鉛塩，ジルコニウムアルコキシド，及びチタンアル
コキシドを含んだ組成物を溶液の形で調製する工程；（
ｂ）前記溶液を基板上に付着させて，所望の厚さの皮膜
を得る工程；及び（ｃ）皮膜を局在化した熱源にて処理
して，前記熱源に隣接した皮膜部分を先ず安定化させつ
つ，前記熱源から離れた皮膜部分を先ず熱分解を起こさ
せずに不安定化させることによって皮膜を安定化熱分解
させる工程；を含む。局在化させた熱を継続して加える
と，薄膜ゲル中の有機物の殆どが追い出され，皮膜に対
し安定化のための熱分解がその進行方向に継続的に行わ
れる。皮膜に対し充分な安定化熱分解（ｓｔａｂｉｌｉ
ｚａｔｉｏｎ　　ｐｙｒｏｌｙｓｉｓ）を施した後，皮
膜を急速に加熱して，充分に安定化された熱分解皮膜を
鉛ジルコネートチタネート結晶質物質に転化させる。こ
のような配置構成の場合，一方向法（ｕｎｉ−ｄｉｒｅ
ｃｔｉｏｎａｌ　　ｔｅｃｈｎｉｑｕｅ）を使用して皮
膜を安定化熱分解すると，皮膜の表面上に安定化された
スキン層の形成ができなくなると考えられる。皮膜が炉
やオーブンのような加熱雰囲気中で安定化熱分解される
ときには，このような堅い表面外皮が形成される。これ
らのスキン層は，結晶化時や結晶化後において皮膜の特
性に影響を及ぼす有機物をゲルから除去するのを妨げる
と考えられる。皮膜を局部的に加熱することによって，
皮膜の上側表面の安定化熱分解されていないゲル部分を
通して，これらの有機物を追い出すことができる（この
とき底部表面は安定化熱分解されている）。局在化され
た熱源の１つの例はホットプレートである。皮膜中の汚
染物（特に有機物）を安定化熱分解プロセス時により一
層容易に取り除くことが可能となるため，ペロブスカイ
ト結晶質物質に転化させるためのより高品質でかつより
高純度の物質が得られる。さらに，安定化熱分解された
皮膜を急速に加熱することによって，皮膜の鉛ジルコネ
ートチタネート結晶質物質への転化が，より短い時間で
行われる。
【００１９】本発明のさらに他の態様によれば，鉛ジル
コネートチタネート皮膜の層は，少なくとも７．０μＣ
／ｃｍ２　（好ましくは２０．０μＣ／ｃｍ２　以上）
の残留分極，及び約１ボルト以下の保磁電圧を有する。 このような配置構成の場合，半導体メモリー用途におけ
る強誘電体として実際に使用することのできるＰＺＴ皮
膜が得られる。
【００２０】本発明のさらに他の態様によれば，印加し
た電場に関して実質的に直線的な関係の誘電特性を有す
る鉛ジルコネートチタネート皮膜を，基板上に供給する
方法が提供され，本方法は，（ａ）鉛塩，ジルコニウム
アルコキシド，及びチタンアルコキシドを含んだ組成物
をゲル状溶液の形で調製する工程；（ｂ）前記溶液を基
板上に付着させて，所望の厚さの皮膜を得る工程；そし
て（ｃ）前記皮膜を局在化された熱源によって処理して
，前記局在化熱源に隣接した皮膜部分を先ず安定化熱分
解させつつ，前記熱源から離れた皮膜部分を先ず熱分解
を起こさせずに不安定化させることによって，皮膜を徐
々に安定化熱分解する工程；を含む。熱を局部的にかつ
継続的に加えると，皮膜が充分に安定化熱分解されるま
で，皮膜の継続的な安定化熱分解が進行する。次いで安
定化熱分解された皮膜を，窒素，アルゴン，もしくは形
成ガス（ｆｏｒｍｉｎｇ　　ｇａｓ）の雰囲気中で，又
は他のこのような還元もしくは不活性雰囲気中で急速に
加熱して，安定化熱分解された皮膜を，印加した電場に
関して実質的に直線的な関係の誘電特性を有するような
鉛ジルコネートチタネート結晶質物質に転化させる。こ
のような配置構成の場合，極めて高い誘電率を有する誘
電体を形成するための方法が提供される。特に，このよ
うな誘電体は，ダイナミックＲＡＭ等におけるコンデン
サーとして使用することができる。物質の誘電率が高く
（すなわち少なくとも４０であり，通常は３００〜１，
０００及びそれ以上である），また半導体製造技術に適
合した方法によって誘電率が付与されるので，このよう
な物質を使用して極めて小さなコンデンサーを形成する
ことができ，これによってＲＡＭの記録密度が改良され
る。このような誘電体はさらに，デジタル回路だけでな
くアナログ回路に対しても，単位面積比当たり比較的高
い静電容量を有するかなり小さなコンデンサーを得るの
にも有用である。
【００２１】本発明のさらに他の態様によれば，少なく
とも４０ボルト，最大３００〜１，００ボルト，及びそ
れ以上の印加電圧に対して実質的に直線的な関係の誘電
率を有する鉛ジルコネートチタネート皮膜の層が提供さ
れる。こうした配置構成の場合，かなり高い誘電率をも
った物質が得られる。このような物質は，ダイナミック
ＲＡＭにおけるコンデンサー用の誘電体として使用する
ことができる。こうした物質は高い誘電率を有している
ので，コンデンサーのサイズを小さくすることができ，
従ってデバイスの実装密度が改良される。
【００２２】図１〜４を参照すると，強誘電性デバイス
（特に，例えばシリコン基板中のトランジスター等の一
対の活性領域間に配置された強誘電性コンデンサー）の
製造工程が説明されている。
【００２３】図１を参照すると，半導体基板１２（ここ
では，シリコン又は他の公知の半導体物質で構成されて
いる）が，トランジスターや他の類似のデバイスが供給
されている程度にまで加工処理されている。例えばここ
では，トランジスターや他の適切なデバイス（これらの
正確な特性の説明は，本発明を理解する上で必要ではな
い）を設けるために，適切にドープされたｎ型物質及び
／又はｐ型物質で構成された埋め込み領域１４が示され
ている。基板１２の上には，酸化物（好ましくは，下側
の半導体層１２の物質のその場で形成された酸化物）の
層１６が配置されている。従って，ここでは層１６は酸
化ケイ素で構成されている。デバイスの部分１４を露出
させるために，酸化ケイ素の層がウインドーを形成させ
るプロセス（図示せず）にてエッチングされる。層１４
及び酸化物層１６の上に接触した形で，第１の金属で構
成された層１８が配置されている。このとき前記金属は
，酸化ケイ素接触ウインドーもしくはシリコン接触ウイ
ンドーと，その上に付着させるべき層との間においてバ
リヤー層として使用されるチタン−タングステン合金で
ある。チタン−タングステン合金層１８は，下部電極複
合構造物（詳細は後述する）の一部を形成する。
【００２４】図２を参照すると，チタン−タングステン
合金層１８の上に，チタン層２０と白金層２２が順次配
列している。ここでは，ゾル−ゲル法（図５及び図６と
関連させて後述する）を使用してＰＺＴ（すなわち，鉛
ジルコネートチタネート又は他のペロブスカイト物質）
の層が設けられている。層２４は，基板１２において領
域１４間に形成されるコンデンサーのための誘電体とし
て機能する，と言うにとどめておく。より具体的に言え
ば，層２４は，非直線的な関係の誘電率特性を有する誘
電体（図５と関連させて後述する）を得るために使用さ
れる。これとは別に，層２４は，３０〜９００の範囲の
比較的高い誘電率（印加電圧に対して実質的に直線的な
関係となっており，図６に関連させて後述する）を有し
ていてもよい。
【００２５】図３を参照すると，層２４の上に金属層（
図示せず）が設けられており，従来のマスキング法やエ
ッチング法を使用して（すなわちバックスパッタリング
によって）パターン付けして上部電極２７を形成してい
る。上部電極２７を設けた後，緩衝処理したフッ化水素
酸をエッチング剤とする従来のマスキング法やエッチン
グ法を使用して強誘電体層２４をエッチングして，デバ
イスの領域１４の間にて基板１２の上に配置された隔離
部分２４’を形成させる。これとは別に，隔離部分２４
’は，デバイスの領域１４の上に設けてもよい。下部金
属層１８，２０，及び２２を，従来のマスキング法を使
用し，そしてＰｔとＴｉ（層２０と２２）をエッチング
するためのバックスパッタリング工程とＴｉＷ（層１８
）をエッチングするための過酸化水素とのとの組合わせ
を使用して同様にエッチングして，隔離接点又は下部電
極２５を形成させる。上部電極２７は，白金又は金で構
成されており，誘電体２４’及び接点２５と組合わさっ
て強誘電性コンデンサー２９を形成する。
【００２６】図４を参照すると，コンデンサー２９の上
に酸化物３１の層が配置されており，図示の如く酸化物
層に対してウインドーが開かれている。アルミウム導体
又はＴｉＷ／アルミニウム複合導体等の金属層（図示せ
ず）がウインドーを通して配置されて，上記電極２７に
対する複合金属接点３３を形成している。
【００２７】図５には，鉛ジルコネートチタネート皮膜
，又は一般式ＡＢＯ３　を有する他のペロブスカイト皮
膜を得る工程が記載されている。この方法は，図５のプ
ロセスフロー４０において表されている。鉛ジルコネー
トチタネート皮膜を得る際の最初の工程４２は，先ず鉛
塩の溶液を準備することである。鉛塩とホウ素のアルコ
キシド前駆体を使用したゾル−ゲル法は水による影響を
受けやすいので，溶液作製処理は全て，乾燥窒素雰囲気
（乾燥窒素グローブボックスにより得られる）等の乾燥
不活性雰囲気中で行わなければならない。鉛塩の適切な
溶液を得るために，所定量の酢酸鉛三水和物〔Ｐｂ（Ｃ
Ｈ３　ＣＯＯＨ）２　・３Ｈ２　Ｏ〕（ウィスコンシン
州ミルウォーキーのアルドリッチ・ケミカル社から市販
）を適当量の酢酸に溶解する。酢酸が溶媒として使用さ
れる。 次いで，酢酸鉛三水和物を酢酸に溶解して得られる溶液
を規則的に撹拌し，そして本溶液を開放状態の三角フラ
スコ中でホットプレート上にて１０５〜１０８℃（１０
７℃が好ましい）の温度に加熱することによって脱水和
処理する（工程４４）。この工程の場合，脱水和速度を
調節するためにビーカーよりむしろ三角フラスコが使用
される。この加熱プロセスは，溶液のさらなる沸騰が観
察されなくなるまで続ける。この時点にて，溶液は充分
に脱水和され，部分的に冷却される。溶液が８０℃に冷
却されたら，ジルコニウムアルコキシド〔ここではモー
トン・チオコール（Ｍｏｒｔｏｎ　　Ｔｈｉｏｋｏｌ）
から市販のジルコニウムプロポキシド〕とチタンイソプ
ロポキシド（アルドリッチ・ケミカル社から市販）をそ
れぞれ別個のポリエチレン製ビーカー中にて適切量計量
する。ジルコニウムプロポキシドとチタンイソプロポキ
シドを計量するのにポリエチレン製ビーカーが使用され
るのは，ポリエチレンから混入する汚染物はその後の熱
処理工程にて容易に除去されるが，ガラス製ビーカーや
その類似物から混入する汚染物は除去するのが難しいか
らである。脱水和処理された酢酸鉛溶液の温度が所定の
温度（ここでは８０℃）に達したら，酢酸鉛溶液中に測
定量のジルコニウムプロポキシドを加え（工程４６），
次いでチタンイソプロポキシドを加える（工程４８）。 こうした一連の工程により適切な結果が得られるが，こ
の他の一連の工程も使用することができる。ジルコニウ
ムプロポキシドとチタンイソプロポキシドを加えた後，
固体又はゲル（前記の添加工程時に形成される）が溶液
中に溶解されるまで，ホットプレート上にて，撹拌棒で
撹拌し穏やかに加熱することによって溶液を混合する（
工程５０）。この時点において，本溶液は，鉛，ジルコ
ニウム，チタン，及び有機物との間に所望の比を有する
ようになる。皮膜の正確な組成は，最初の前駆体の重量
を変えることによって調節することができる。皮膜の組
成を変えることによって，特定の用途に適合するようそ
の特性を調整することができる。また酢酸の量を変える
ことによって，その後の処理工程に影響するよう，溶液
の物理的・化学的特性を調節することができる。
【００２８】ホットプレート上で溶液を混合した後，脱
イオン水を加えることによって溶液の粘度が調節される
（工程５２）。ＰＺＴ溶液対脱イオン水を２〜１．０：
１の比にて混合することによって，溶液の粘度を注意深
く調節する。ＰＺＴ溶液に対する脱イオン水の添加には
２つの目的がある。第１の目的は，ＰＺＴ溶液のゲルへ
の転化時に起こりうる加水分解縮合反応にこの脱イオン
水を関与させることにある。第２の目的は，引き続き行
われる付着工程時において基板上に所望の厚さの皮膜が
得られるよう，溶液の粘度を調節することにある。付着
工程を施す前に，ＰＺＴ溶液と水の混合物を濾過する。 ０．２μｍ以下の孔径を有するフィルターが使用される
。
【００２９】前記の持久性メモリー及び／又はＤＲＡＭ
に使用するための強誘電性コンデンサー又は高い誘電率
をもつコンデンサーの形成に対しては，第１の表面上に
金属被膜を有する基板（例えば図１に示したもの）が与
えられる。特に，強誘電性コンデンサーの形成に適切で
あることが見出されている金属被膜は，シリコンウエハ
ーの転化表面部分である酸化ケイ素の層を含んだ被膜で
あり，この被膜の上にチタンの層，白金の層，そして鉛
ジルコネートチタネートの層が付着されている。これに
代わる層集成体は，酸化ケイ素層の上にチタン−タング
ステン合金層を設け，次いでチタン層と白金層を設けた
ものである。上部電極は白金上のＴｉ又は白金上のＴｉ
Ｗであり，いずれもアルミニウム被覆が施されている。 いずれの場合においても，コンデンサーに対する下部電
極接点を形成するために，Ｔｉ−Ｐｔ又はＴｉ／Ｗ−Ｔ
ｉ−Ｐｔ複合層が設けられる。結晶化（後述する）の後
にＰＺＴの上に白金パターン層を形成することによって
，上部電極接点が設けられる。いずれの場合においても
，下部電極金属表面を有するウエハーが，標準的なフォ
トレジスト・スピナー中に配置され，鉛，ジルコニウム
，チタンを含んだ有機物溶液が静止した基板上に分配さ
れる（工程５４）。次いで基板を１，０００〜７，００
０ｒｐｍの速度で所定時間回転させる。好ましいサイク
ルは４，５００ｒｐｍに対して６０秒である。使用され
るサイクルは，一般には，工程５２において作製される
溶液の粘度，所望の皮膜厚さ，及び皮膜を乾燥するのに
必要とされる時間に関係する。
【００３０】付着工程のあと直ちに，１００〜４００℃
の温度範囲にて配置されているホットプレート上にウエ
ハーを置くことによってウエハーを加熱する（工程５６
）（ここでは，３００℃の温度に対して６０秒が適用さ
れる）。この比較的低温のベーキング工程は，基板から
溶媒を追い出して皮膜を緻密化するのに有効である。 安定化熱分解工程がオーブン中で行われる従来のアプロ
ーチとは異なり，ホットプレートを使用することはプロ
セスに対して利点を与えるものと思われる。基板上に配
置されている皮膜の部分，従ってホットプレートに近接
している皮膜の部分が先ず安定化熱分解され，一方，基
板から離れている層の部分が最初は熱分解を受けずに不
安定化され，そして引き続き層の継続的な加熱により安
定化されると考えられる。この配置構成の場合，皮膜の
上方部分が安定化熱分解される前に，皮膜の上方部分を
通して溶媒が追い出される。従来のオーブンによるアプ
ローチの場合，一般には皮膜全体にわたって外皮が形成
され，これにより溶媒や他の汚染物の皮膜からの除去が
阻害される。このベーキング工程５６の後，皮膜は空気
中で安定であり，その後の工程が施される前に長時間に
わたって保存することができる。
【００３１】上記の方法を使用すると，一般には，最終
厚さが約３，０００Å以下の皮膜が得られる。より薄い
皮膜が所望される場合は，回転速度を増大させるか，及
び／又は粘度を減少させるだけでよい。より厚い皮膜は
，回転速度を減少させるか，及び／又は粘度を増大させ
ることによって得られる。しかしながら，いったん単一
層の厚さが３，０００Åを越えると，通常は皮膜中に亀
裂が生じてきて問題となる。亀裂の生成を防止し，かつ
より厚い皮膜を得るためには，前記の安定化熱分解によ
る加熱処理工程５６を各層付着工程の間に施して，複数
の層を付着させるようにするのが一般には望ましい。 さらに，後述するような別個の結晶化工程５８も施さな
ければならない。皮膜の正確な厚さは，主としてＰＺＴ
層に対する要件により決まる。一般には，持久性ＲＡＭ
又は放射線耐性のＲＡＭに対するコンデンサー用途にお
いては，一般には１，０００〜２，０００Åの範囲（特
に１，７００Å）の皮膜厚さが適切である。
【００３２】皮膜を安定化させた後，熱処理によって皮
膜が結晶化される。この熱処理においては，ホットプレ
ート上で安定化された非晶質の有機物含有皮膜がペロブ
スカイト結晶質構造の結晶質皮膜に転化される。
【００３３】図５に示されているように，非晶質物質の
ペロブスカイト結晶質物質への転化工程５８は，酸素気
流の雰囲気中で皮膜を速やかに加熱することによって行
われる。皮膜を速やかに加熱するのに，２つのアプロー
チを使用することができる。１つのアプローチにおいて
は，所望の結晶化温度にて配置された炉の中に，皮膜で
被覆された基板が置かれる。４００〜６００℃の温度が
好ましいが，６５０℃という高温やそれ以上の温度も使
用することができる。しかしながら，半導体製造技術と
の相容性を考慮すると，一般には５００〜６００℃の範
囲の温度が好ましい。本明細書で使用される好ましい温
度は５５０℃である。
【００３４】もう１つのアプローチにおいては，複数ゾ
ーンを有する炉が使用される。炉の一方の端部（低温端
）に基板が配置される。数分間にわたって炉にＯ２　が
パージされる。炉の高温端が所望の温度にて配置され，
次いで結晶質基板が炉の低温端から炉の高温端に押し込
まれ，この結果，基板が速やかに加熱される。この加熱
は，従来技術の加熱よりはるかに急速であり，皮膜の温
度変化率は１〜３℃／秒（すなわち６０〜１８０℃／分
）のオーダーである。従来技術に使用される比較的ゆっ
くりした加熱速度（約１０℃／分の割合で徐々に変えら
れる）と比較してみると，その差がはっきりわかる。 サンプルが所望の結晶化温度（熱電対によりモニターさ
れる）に達すると，例えばタイマーが作動し，基板が結
晶化温度に所定時間保持される。所定時間が終了した後
，サンプルを高温ゾーンから速やかに取り出して炉の端
部の低温ゾーンに送り，ここで急速な冷却が行われる。 本発明の方法によれば，従来技術に付きものの亀裂発生
の問題のない皮膜が得られ，そしてさらに本皮膜は高度
の残留分極を有することが観察されている。
【００３５】上記方法に代わる別の方法は，高速サーマ
ルプロセッサー（Ｒａｐｉｄ　　Ｔｈｅｒｍａｌ　　Ｐ
ｒｏｃｅｓｓｏｒ）（ＲＴＰ）にて結晶質転化工程を施
すことである。この配置構成においては，容器に酸素が
気流状態にて供給され，石英ハロゲンランプによって容
器が加熱される。加熱すべき物体に石英ハロゲンランプ
からの輻射エネルギーが照射されると，６〜２００℃／
秒（すなわち，３６０〜１２，０００℃／分）の範囲で
物質が急激に加熱される。
【００３６】皮膜を結晶化させた後，誘電性の皮膜上に
上部電極を付着させることによってコンデンサーが得ら
れる。上部電極に対する適切な物質は白金であるが，金
，アルミニウム，又は他の金属もしくは導電性酸化物も
，この代わりに使用することができる。いかなる従来法
によっても付着させることができるが，ここではシャド
ーマスクを通過させるイオンビーム・スパッタリング付
着法が，パターン付けされた接点を与えるための適切な
方法として使用される。
【００３７】実施例１〜９ 下記の実施例はいずれも，Ｐｂ１．１８Ｚｒ０．５３Ｔ
ｉ０．４７Ｏ３　の組成を有すると考えられる。実際，
酸素の含量は約２．８〜３．０である。すなわち，本物
質は固溶体であり，酸素中ではやや困難である。このよ
うな組成物は，１２．００ｇの酢酸鉛三水和物，Ｐｂ（
ＣＨ３　ＣＯＯ）２　・３Ｈ２　Ｏ；６．５７８ｇのジ
ルコニウムプロポキシド，Ｚｒ（Ｃ３　Ｈ７　Ｏ）；及
び３．２７９ｇのチタンイソプロポキシド，Ｔｉ（（Ｃ
Ｈ３　）２　ＣＨＯ）４　；を使用することによって得
た。
【００３８】酢酸鉛は６ｍｌの酢酸中に溶解させた。
【００３９】これらの実施例に対する溶液は，該溶液を
脱イオン水と２：１の容量比にて混合することによって
得た。これらの溶液それぞれを，付着工程の直前に孔径
０．２μｍのフィルターに通して濾過した。次いで皮膜
を，異なる焼成温度で異なる時間処理すると，下記の表
に示すような特性が得られた。
【００４０】表
【００４１】
【００４２】図６を参照すると，印加電圧に対して実質
的に直線的な関係の誘電率を有する誘電体を得るのに使
用される工程シーケンス６０が示されており，一般には
図５に記載の工程シーケンス４１を含む。すなわち，酢
酸鉛三水和物の酢酸溶液を準備する工程；酢酸鉛溶液を
脱水和処理する工程；ジルコニウムプロポキシドとチタ
ンイソプロポキシドを加える工程；及びホットプレート
上で３つの構成成分を混合する工程；である。ホットプ
レート上で成分を混合した後，ＰＺＴ溶液２．０〜１．
０容量対脱イオン水１．０容量の割合で脱イオン水を加
えることによって溶液を調製した。次いで上記のスピン
法により，本溶液を基板上に付着させ，被覆した基板を
前述の如くホットプレート上でベーキングした。ここで
は，前記皮膜は，実質的に１００％の酸素を含んだ雰囲
気中で急速に結晶化されるのではなく，実質的に窒素，
アルゴン，又は他の不活性もしくは還元性ガス，あるい
は例えば比較的小さな分圧の水素（すなわち約４％）を
ヘリウムやアルゴン等の不活性ガスと組合わせたもの（
いずれも，約１％未満というＯ２の小さな残留分圧を有
する）などの形成ガスを含有した雰囲気中で速やかに結
晶化させた（工程６２）。この急速結晶化は，一般には
，図５の工程５８に関して記載したように行った。すな
わち，結晶化温度にて配置された低温端と高温端を有す
る複数ゾーンの炉中に基板を置いた。非酸化性の雰囲気
でパージした後，通常は１℃／秒以上の割合で基板の温
度を速やかに結晶化温度にまで上昇させた。結晶化温度
の範囲は５５０〜７００℃である。これとは別に，図５
に関して前述した急速サーマルプロセッサー法も使用す
ることができる。窒素（Ｎ２），形成ガス（水素４％で
残部がＨｅやＡｒ等），又はアルゴン等（Ｏ２　の少量
の残留分圧が存在する）の雰囲気中で被膜を急速に結晶
化させることによって，３００〜９００℃又はそれ以上
の温度において，上記の物質が酸化性雰囲気中で処理さ
れたときに印加電圧に対して大きくは変化しない比較的
直線的な関係の誘電率を有する誘電性の結晶質物質が得
られた。形成ガスを使用した場合，誘電率の範囲は３０
〜４０であった。
【００４３】こうして得られた物質は，例えばダイナミ
ックＲＡＭ用の薄膜コンデンサーを得るのに特に適して
いる。誘電率の高い物質が得られれば，より小さいコン
デンサーが，従ってより緻密な構造物が得られることに
なる。本物質はさらに，多くのアナログ回路用としても
有用である。
【００４４】本発明の好ましい実施態様について説明し
てきたが，当業者にとっては，本発明の精神と範囲を逸
脱することなく種々の変形や改良形が可能であることは
言うまでもない。
【図面の簡単な説明】
【図１】
【図２】
【図３】
【図４】図１〜４は，本発明に従って，鉛ジルコネート
チタネート皮膜を備えたコンデンサーを有する代表的な
強誘電性メモリーセルの製造工程を示した一連の断面図
である。
【図５】本発明の１つの態様に従って，強誘電性物質及
び放射線耐性メモリーとして使用するための鉛ジルコネ
ートチタネート皮膜を作製するのに使用される工程を示
した流れ図である。
【図６】本発明の他の態様に従って，印加電圧に対して
実質的に直線的な関係を有し且つ極めて高い誘電率を有
する鉛ジルコネートチタネート皮膜を作製するのに使用
される工程を示した流れ図である。

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】　　（ａ）　　ペロブスカイト物質の前駆
    体の組合わせ物を調製する工程； （ｂ）　　前記前駆体を基板上に付着させて，ある厚さ
    をもった皮膜を得る工程；及び （ｃ）　　前記皮膜を急速に加熱して，前記皮膜をペロ
    ブスカイト結晶質物質に転化させる工程；を含む，結晶
    構造を有するペロブスカイト物質を基板上に供給する方
    法。
  2. 【請求項２】　　前記加熱工程が，皮膜を有する前記基
    板を，所望の結晶質形成温度にて配置された炉の中に置
    くことによって行われる，請求項１記載の方法。
  3. 【請求項３】　　前記急速加熱工程が，前記基板を約１
    〜２００℃／秒の割合の急激な温度上昇にさらすことに
    よって前記基板を速やかに熱処理する工程を含む，請求
    項１記載の方法。
  4. 【請求項４】　　前記急速加熱工程が酸化性雰囲気中で
    行われる，請求項１記載の方法。
  5. 【請求項５】　　酸化性雰囲気中での前記加熱工程が，
    皮膜を有する前記基板を，所望の結晶質形成温度にて配
    置された炉の中に置くことによって行われる，請求項４
    記載の方法。
  6. 【請求項６】　　酸化性雰囲気中での前記急速加熱工程
    が，前記基板を約６〜２００℃／秒の割合の急激な温度
    上昇にさらすことによって前記基板を速やかに熱処理す
    る工程を含む，請求項４記載の方法。
  7. 【請求項７】　　前記急速加熱工程が不活性雰囲気中で
    行われる，請求項１記載の方法。
  8. 【請求項８】　　前記不活性雰囲気が，窒素，不活性ガ
    ス，水素と不活性ガスを含んだ形成ガス，及び水素と窒
    素を含んだ形成ガスからなる群から選ばれる，請求項７
    記載の方法。
  9. 【請求項９】　　前記加熱工程が，皮膜を有する前記基
    板を，所望の結晶質形成温度にて配置された炉の中に置
    くことによって行われる，請求項７記載の方法。
  10. 【請求項１０】　　前記急速加熱工程が，前記基板を約
    ６〜２００℃／秒の割合の急激な温度上昇にさらすこと
    によって前記基板を速やかに熱処理する工程を含む，請
    求項７記載の方法。
  11. 【請求項１１】　　（ａ）　　鉛塩，ジルコニウムアル
    コキシド，及びチタンアルコキシドを所定の組成比にて
    溶液の形で調製する工程； （ｂ）　　前記溶液を基板上に付着させて，所望の厚さ
    を有する皮膜を得る工程；及び （ｃ）　　前記皮膜を急速に加熱して，前記皮膜を鉛ジ
    ルコネートチタネート結晶質物質に転化させる工程；を
    含む，鉛ジルコネートチタネート皮膜を基板上に供給す
    る方法。
  12. 【請求項１２】　　前記鉛塩が酢酸鉛三水和物であり，
    前記ジルコニウムアルコキシドがジルコニウムプロポキ
    シドであり，そして前記チタンアルコキシドがチタンイ
    ソプロポキシドである，請求項１１記載の方法。
  13. 【請求項１３】　　前記溶液調製工程が，酢酸鉛三水和
    物を酢酸中に溶解した後に，酢酸鉛三水和物を脱水和す
    る工程をさらに含む，請求項１２記載の方法。
  14. 【請求項１４】　　前記溶液調製工程が，脱イオン水１
    部に対して溶液２．０〜１．０部の割合で脱イオン水を
    導入することによって溶液の粘度を調節する工程をさら
    に含む，請求項１３記載の方法。
  15. 【請求項１５】　　前記の皮膜を急速加熱する工程が，
    皮膜を有する前記基板を，４００〜６５０℃の範囲の所
    望の結晶質形成温度にて配置された炉の中に導入する工
    程を含む，請求項１４記載の方法。
  16. 【請求項１６】　　前記炉が，４０分未満の時間にわた
    って５００〜６００℃未満の範囲の温度にて配置される
    ，請求項１５記載の方法。
  17. 【請求項１７】　　前記炉が，主として酸素で構成され
    た雰囲気を，炉を通過する形で有する，請求項１４記載
    の方法。
  18. 【請求項１８】　　前記炉が，窒素，アルゴン，不活性
    ガス，ヘリウム，及び形成ガスからなる群から選ばれる
    ガスを含んだ非酸化性雰囲気を，炉を通過する形で有す
    る，請求項１７記載の方法。
  19. 【請求項１９】　　前記急速加熱工程が，前記基板を６
    〜２００℃／秒の範囲の急激な温度上昇にさらすことに
    よって前記基板を速やかに熱処理する工程を含む，請求
    項１４記載の方法。
  20. 【請求項２０】　　前記加熱工程が，実質的に酸素で構
    成された雰囲気中で行われる，請求項１８記載の方法。
  21. 【請求項２１】　　前記加熱工程が，窒素，アルゴン，
    ヘリウム，不活性ガス，及び形成ガスからなる群から選
    ばれるガスを含んだ非酸化性雰囲気中で行われる，請求
    項１８記載の方法。
  22. 【請求項２２】　　（ａ）　　鉛塩，ジルコニウムアル
    コキシド，及びチタンアルコキシドを含んだ組成物を，
    所定の組成比にて溶液の形で調製する工程；（ｂ）　　
    前記溶液を基板上に付着させて，所望の厚さの皮膜を得
    る工程； （ｃ）　　被覆された基板を局在化した熱源にて処理し
    て，前記熱源に隣接した皮膜部分を先ず安定化させつつ
    ，前記熱源から離れた皮膜部分を先ず不安定化させ，こ
    れによって有機物を皮膜から追い出すことを可能にする
    ことによって皮膜を安定化させる工程；及び（ｄ）　　
    前記皮膜を加熱して，前記皮膜を鉛ジルコネートチタネ
    ート結晶質物質に転化させる工程；を含む，鉛ジルコネ
    ートチタネート皮膜を基板上に供給する方法。
  23. 【請求項２３】　　前記鉛塩が酢酸鉛三水和物であり，
    前記ジルコニウムアルコキシドがジルコニウムプロポキ
    シドであり，そして前記チタンアルコキシドがチタンイ
    ソプロポキシドである，請求項２２記載の方法。
  24. 【請求項２４】　　前記溶液調製工程が，酢酸鉛三水和
    物を酢酸中に溶解した後に，酢酸鉛三水和物を脱水和す
    る工程をさらに含む，請求項２３記載の方法。
  25. 【請求項２５】　　前記溶液調製工程が，脱イオン水１
    部に対してＰＺＴ溶液２．０〜１．０部の割合で脱イオ
    ン水を導入することによって溶液の粘度を調節する工程
    をさらに含む，請求項２４記載の方法。
  26. 【請求項２６】　　前記の皮膜を急速加熱する工程が，
    皮膜を有する前記基板を，４００〜６５０℃の範囲の所
    望の結晶質形成温度にて配置された炉の中に導入する工
    程をさらに含む，請求項２５記載の方法。
  27. 【請求項２７】　　前記炉が，４０分未満の時間にわた
    って５００〜６００℃未満の範囲の温度にて配置される
    ，請求項２５記載の方法。
  28. 【請求項２８】　　前記炉が，主として酸素で構成され
    た雰囲気を，炉を通過する形で有する，請求項２５記載
    の方法。
  29. 【請求項２９】　　前記炉が，窒素，アルゴン，ヘリウ
    ム，不活性ガス，及び形成ガスからなる群から選ばれる
    ガスを含んだ非酸化性雰囲気を，炉を通過する形で有す
    る，請求項２６記載の方法。
  30. 【請求項３０】　　前記急速加熱工程が，前記基板を６
    〜２００℃／秒の範囲の急激な温度上昇にさらすことに
    よって前記基板を速やかに熱処理する工程を含む，請求
    項２２記載の方法。
  31. 【請求項３１】　　前記加熱工程が，実質的に酸素で構
    成された雰囲気中で行われる，請求項２８記載の方法。
  32. 【請求項３２】　　鉛ジルコネートチタネートの層であ
    って，このとき前記層のサンプルが６．０〜３５μＣ／
    ｃｍ２　の範囲の残留分極と約３，０００Å未満の厚さ
    を有する前記層。
  33. 【請求項３３】　　鉛ジルコネートチタネートの層であ
    って，このとき前記層のサンプルが約３，０００Å未満
    の厚さと０．５ボルト未満〜２．０ボルトの範囲の保磁
    電圧を有する前記層。
  34. 【請求項３４】　　約７．０μＣ／ｃｍ２　以上の残留
    分極と約０．５ボルト未満〜２．０ボルトの保磁電圧を
    有する鉛ジルコネートチタネートの層。
  35. 【請求項３５】　　少なくとも３０〜９００ボルトの範
    囲の印加電圧に関して実質的に直線的な誘電率を有する
    鉛ジルコネートチタネートの層。
  36. 【請求項３６】　　前記層が金属電極の上に配置され，
    前記金属電極が集積回路の上に配置される，請求項３５
    記載の鉛ジルコネートチタネートの層。
JP3320440A 1990-12-04 1991-12-04 結晶構造を有するペロブスカイト物質を基板上に供給する方法 Pending JPH04295013A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62203890A 1990-12-04 1990-12-04
US622038 1990-12-04

Publications (1)

Publication Number Publication Date
JPH04295013A true JPH04295013A (ja) 1992-10-20

Family

ID=24492701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320440A Pending JPH04295013A (ja) 1990-12-04 1991-12-04 結晶構造を有するペロブスカイト物質を基板上に供給する方法

Country Status (2)

Country Link
EP (1) EP0489519A3 (ja)
JP (1) JPH04295013A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495412B1 (en) * 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2020522878A (ja) * 2017-05-12 2020-07-30 ザール テクノロジー リミテッドＸａａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｌｉｍｉｔｅｄ セラミック

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
ATE201938T1 (de) * 1991-12-13 2001-06-15 Symetrix Corp Verwendung von schichtigem übergitter material
US5516363A (en) * 1991-12-13 1996-05-14 Symetrix Corporation Specially doped precursor solutions for use in methods of producing doped ABO3 -type average perovskite thin-film capacitors
DE69333864T2 (de) * 1992-06-12 2006-06-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
DE4395687T1 (de) * 1992-10-23 1995-11-23 Symetrix Corp Integrierter Schaltkreis mit Material mit einer geschichteten Überstruktur und Verfahren zur Herstellung desselben
US6559469B1 (en) 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
JP3007795B2 (ja) * 1994-06-16 2000-02-07 シャープ株式会社 複合金属酸化物誘電体薄膜の製造方法
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
ES2106677B1 (es) * 1995-02-09 1998-07-01 Consejo Superior Investigacion Procedimiento de preparacion de laminas delgadas de titanato de plomo modificado.
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
CN1234137A (zh) 1996-08-20 1999-11-03 株式会社日立制作所 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
DE19640218C2 (de) 1996-09-30 2000-11-02 Siemens Ag Integrierte Halbleiterspeicheranordnung mit Speicherkondensatoren
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US5962069A (en) * 1997-07-25 1999-10-05 Symetrix Corporation Process for fabricating layered superlattice materials and AB03 type metal oxides without exposure to oxygen at high temperatures
DE19744630C1 (de) * 1997-10-09 1999-06-24 Fraunhofer Ges Forschung Verfahren zur Herstellung und Verwendung eines piezoelektrischen Bauelementes
EP0939434A1 (en) * 1998-02-25 1999-09-01 Interuniversitair Micro-Elektronica Centrum Vzw Method for fabricating ferroelectric thin films using a sol-gel technique
US6372518B1 (en) * 2000-01-26 2002-04-16 Matsushita Electric Industrial Co., Ltd. Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same
DE10039411A1 (de) 2000-08-11 2002-02-28 Infineon Technologies Ag Strukturierung ferroelektrischer Schichten
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
CA2386380A1 (en) * 2002-05-27 2003-11-27 Mohammed Saad Heavy metal oxide thin film, active and passive planar waveguides and optical devices
CN113026002A (zh) * 2021-03-03 2021-06-25 陕西雷翔新材料科技有限公司 一种薄膜金属氧化物结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495412B1 (en) * 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2020522878A (ja) * 2017-05-12 2020-07-30 ザール テクノロジー リミテッドＸａａｒ Ｔｅｃｈｎｏｌｏｇｙ Ｌｉｍｉｔｅｄ セラミック
US11873253B2 (en) 2017-05-12 2024-01-16 Xaar Technology Limited Ceramic

Also Published As

Publication number Publication date
EP0489519A3 (en) 1993-05-12
EP0489519A2 (en) 1992-06-10

Similar Documents

Publication Publication Date Title
JPH04295013A (ja) 結晶構造を有するペロブスカイト物質を基板上に供給する方法
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにＦｅＲＡＭおよびＤＲＡＭ
US6194228B1 (en) Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
EP0815588B1 (en) Low temperature process for fabricating layered superlattice materials
US5962069A (en) Process for fabricating layered superlattice materials and AB03 type metal oxides without exposure to oxygen at high temperatures
US5853500A (en) Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
US5723171A (en) Integrated circuit electrode structure and process for fabricating same
US20040048455A1 (en) Method of making layered superlattice material with improved microstructure
KR19990037121A (ko) 비스무스층 구조의 강유전성 박막 형성방법
US6372518B1 (en) Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same
US6607980B2 (en) Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
EP1149413A1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JP3363091B2 (ja) 誘電体メモリの製造方法
JP3294214B2 (ja) 薄膜キャパシタ
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JPH05200277A (ja) ペロブスカイト皮膜の作製方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
KR20010030192A (ko) 박막 및 박막 커패시터 제조방법
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure