KR20010030192A - 박막 및 박막 커패시터 제조방법 - Google Patents

박막 및 박막 커패시터 제조방법 Download PDF

Info

Publication number
KR20010030192A
KR20010030192A KR1020000051034A KR20000051034A KR20010030192A KR 20010030192 A KR20010030192 A KR 20010030192A KR 1020000051034 A KR1020000051034 A KR 1020000051034A KR 20000051034 A KR20000051034 A KR 20000051034A KR 20010030192 A KR20010030192 A KR 20010030192A
Authority
KR
South Korea
Prior art keywords
thin film
pzt
buffer layer
heat treatment
crystallization heat
Prior art date
Application number
KR1020000051034A
Other languages
English (en)
Inventor
하세다까시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010030192A publication Critical patent/KR20010030192A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막 제조공정에 있어서, 기판상에 버퍼층을 형성하고, 버퍼층이 열분해 되기전에 강유전체 박막 재료를 도포하고, 상기 버퍼층과 상기 강유전체 박막을 일괄적으로 분해한 후, 결정화 열처리를 수행하는 것을 특징으로 하는 박막 제조방법이 개시된다.

Description

박막 및 박막 커패시터 제조방법{METHOD OF MANUFACTURING THIN FILM AND THIN FILM CAPACITOR}
본 발명은 솔-겔법 (sol-gel method) 으로 Pb(Zr,Ti)O3(PZT) 과 같은 강유전체 (ferroelectric) 재료로 된 결정질 박막의 제조방법에 관한 것이다.
비휘발성 메모리의 커패시터 절연막으로 강유전체 박막이 사용될 경우, 메모리의 집적도 향상을 위하여 메모리 셀 영역을 줄이는 것이 불가피하다. 이러한 목적을 위해서, 현재의 고집적 DRAM 에 채용되고 있는 도전성 플러그 상에 직접 강유전체 박막 커패시터를 제조하는 구조가 필요하다. 이 경우, 강유전체 박막 커패시터의 제조시 열처리가 수행될 때, 도전성 플러그 및 이에 부착된 확산 배리어층 (예컨데, TiN/Ti) 이 산화된다. 따라서, 종종 불가피하게 도전성을 잃게 된다. 그러므로, 그러한 산화를 방지하기 위해서는 강유전체 박막의 제조중의 온도를 500℃ 이하로 낮출 것이 요구되며, 더욱 바람직하게는 450℃ 이하가 된다.
반면, Pb 기반의 강유전성 재료, 특히, Pb(Zr,Ti)O3(이하, PZT) 및 PZT 에 La, Lb 등을 소량 첨가한 재료가 비휘발성 메모리의 강유전체 박막 재료에 적합한 것으로 공지되었다. 이것은 Pb 기반의 강유전성 재료가 큰 잔류분극을 가져, 약 600℃ 전후에서 제조될 수 있기 때문이다.
강유전체 박막의 제조방법으로는, 저렴한 장비로 우수한 반복성을 가지고 뛰어난 박막을 얻을 수 있는 장점을 갖기 때문에 솔-겔법이 바람직하다. 솔-겔 법에서는, 유기 금속재료를 적당한 용매로 용해하고, 이것을 기판상에 도포하고, 열처리 한다.
예를 들어, 「Journal of material research 1993, Vol 8, Page 339 (C.K.K. wok et al., Mater. Res.8, 339(1993)」에서는, 솔-겔법으로 PbTiO3(이하, PT) 의 버퍼층을 이용하여 Zr/Ti=53/47 의 PZT 가 500℃ 에서 단일형 퍼로브스카이트상 (single perovskite phase) 이 되는 것으로 기재되어 있다.
이 경우, PZT 박막의 제조 과정이 도 1 에 도시되었으며, PZT 도포 전에 PT 층이 결정화된다. 상기 논문에서, 사파이어 기판이 사용되었지만, 강유전성과 같은 전기적 특성은 전혀 기재되지 않았다.
또한, 「Japanese Journal of Appl. Phys, 1996, Vol. 35, page 4896 (H. Suzuki et al., Jpn. J.Appl.Phys. 35, 4896 (1996))」 에서는, 450℃ 에서 솔-겔 법으로 PT 버퍼층을 사용하여 PZT 를 제조 가능한 사실에 대하여 기재되어 있다.
도 4 에 도시된 바와 같이, 본 논문에서는, 450℃ 에서 단일형 퍼로브스카이트상이 형성되었지만, 그 강유전성에 대해서는 교시 또는 기재가 되지 않았다. 또한, 상기 논문에서는, 도 5 에 도시된 바와 같이, 유전상수가 약 0.2 ㎛ 에서 30 또는 그 이하로서, 그 특성이 실용 목적상으로는 충분치 않다.
상기 논문에 개시된 PZT 박막의 제조공정을 도 2 에 도시하였는데, PZT 적용전 350℃ 에서 PT 층이 유기열분해 된다.
전술한 바와 같이, Pb 기반의 강유전성 물질, 특히, 500℃ 이하에서, 더욱 바람직하게는 450℃ 이하에서 우수한 조성을 갖는 (300 nm 이하의 막두께를 갖는) PZT 기반의 강유전체 박막은 상기 솔-겔법으로는 구현되지 못하였다.
그러므로, 본 발명의 목적은 솔-겔법으로 저온에서도 양호한 PZT 기반의 강유전성 재료를 사용한 박막 및 이를 이용한 커패시터의 제조방법을 제공하는 것이다.
본 발명에 따른 박막 제조방법에서는, 기판 상에 버퍼층을 형성한 후, 버퍼층을 열분해하기 전에, 그 위에 강유전체 박막재료를 도포한다. 다음, 버퍼층과 강유전체 박막이 일괄적으로 열분해된다. 마지막으로, 결정화 열처리가 수행된다. 이 경우, 버퍼층은 버퍼층상의 박막의 결정화를 촉진하기 위하여 배치되며, 씨드 형성층으로도 불리기도 한다.
상기 방법으로 박막을 형성함으로써 솔-겔법에 기인한 증착온도를 저온화 할 수 있다.
상기 방법이 PZT 박막에 적용될 경우에는, PbTiO3을 주성분으로 하는 버퍼층이 기판상에 형성된다. 다음, 상기 버퍼층이 유기열분해 되기 전에, PZT 를 주성분으로 하는 박막재료가 도포된다. 상기 버퍼층 및 상기 박막이 일괄적으로 유기열분해 된 후에, 결정화 열처리 공정이 수행된다.
구체적으로는, 기판상에 PbTiO3을 주성분으로 포함하는 버퍼층을 형성한 후에, 유기열분해가 발생하지 않는 온도로 버퍼층을 베이킹한다. 이어서, 상기 버퍼층 상에 PZT 를 주성분으로 하는 박막 재료를 도포한다. 유기열분해가 발생하지 않는 온도로 PZT 박막에 대한 베이킹을 수행한 후, 상기 버퍼층 및 상기 박막이 일괄적으로 유기열분해 된다. 마지막으로, 결정화 열처리 공정이 수행된다.
이 경우, 상기 결정화 열처리 공정을 수행한 후에, PZT 박막이 소정의 막두께를 갖도록, PZT 를 주성분으로 하는 박막의 도포단계에서 결정화 열처리 단계가 반복될 수도 있다. 또한, 이 경우, 최종적으로 수행하는 결정화 열처리의 기간은 그 이전의 결정화 열처리의 기간 보다 길어질 수 있다.
이것은, 즉 그러한 저온도에서 결정화가 수행될 경우, 열처리 기간이 더 길어지기 때문에, 강유전성과 같은 특성이 더욱 더 개선되기 때문이다.
각 도포층마다에서 결정화 열처리공정이 장기간동안 수행되면, 최종적으로 행해진 결정화 열처리공정은 불필요하게 된다. 그러나, 이 경우, 도포 횟수가 특히 증가하는 경우에는 박막 제조기간이 장기간 소요된다. 따라서, 수율이 저하된다. 한편, 최초에 도포된 층이 가장 긴 기간의 열처리를 받게 된다. 따라서, 결정화 열처리 공정 기간이 각 도포층마다 변동될 수 있어, 각 도포층이 균일한 특성을 갖지 않는 박막이 형성될 수도 있다. 이 때문에, 마지막에는 전체적으로 결정화 열처리 공정이 장기간동안 수행되는 것이 바람직하다.
또한, 본 발명에 따른 PZT 박막의 제조방법에서 있어서는, 기판상에 PbTiO3을 주성분으로 포함하는 버퍼층이 형성된다. 다음, 유기열분해가 발생하지 않는 온도로 버퍼층에 대한 베이킹이 수행된다. 이어서, PZT 를 주성분으로 하는 박막재료가 버퍼층에 도포된다. 유기열분해가 발생하지 않는 온도로 버퍼층에 대한 베이킹이 수행된 후, 상기 버퍼층 및 상기 박막이 일괄적으로 유기열분해 된다. 마지막으로, 전체적으로 결정화 열처리 공정이 수행된다.
이 경우에도, 결정화 열처리를 수행한 후에, PZT 를 주성분으로 하는 박막을 도포하는 공정에서 열분해까지의 공정을 PZT 박막이 소정의 막두께로 될 때까지 반복할 수도 있다. 또한, 유기열분해 후에, RTA (고속 어닐링, Rapid Thermal Annealing) 열분해가 수행될 수도 있다. 또, 유기열분해 대신 RTA 열분해가 수행될 수도 있다.
통상적인 유기열분해는, 산소중 (산소 가스 또는 H2O/O2분위기) 에서 약 10 분의 공정 기간동안 300℃ 내지 400℃ 의 온도범위내로 수행된다. 이에 반하여, RTA 열분해에서는 처리분위기는 변하지 않아도 약간 더 높은 온도에서 수행된다. 즉, 수 초 내지 수 분 동안, 구체적으로는, 약 15 초 내지 약 2 분 동안, 430℃ 내지 450℃ 의 온도범위내에서 RTA 열분해가 수행된다.
수 회 PZT 도포를 수행한 후 결정화가 수행되는 경우, 막의 카본이 충분히 분해되지 않아, 통상의 유기열분해만을 수행한 후 다시 도포될 경우, 불순물로서 막에 잔류하여 있을 수도 있다. 그러므로, 통상적인 유기열분해 후, RTA 열분해를 조합하여 수행하는 것이 바람직하다.
전술한 PZT 박막의 제조방법에서 결정화 열처리 공정 온도가 500℃ 를 초과하는 경우, PT 버퍼층 없이도 퍼로브스카이트상의 결정화가 시작되어, PT 버퍼층의 효과가 저감된다. 그러므로, 430℃ 내지 450℃ 의 온도범위가 요구된다.
PZT 중의 Zr 과 Ti 사이의 조성비에 따라 열처리 온도가 변동한다. Ti 의 조성비가 높아짐에 따라, 더 쉽게 저온에서 퍼로브스카이트상이 발생한다. 결정화 열처리 온도가 낮아짐에 따라, 강유전성을 띄지 않는 퍼로브스카이트상이 더 쉽게 발생된다. 이러한 현상은 종래 기술에 잘 공지되었다.
그러나, 본 발명에서는 430℃ 이상의 온도에서도 퍼로브스카이트상으로 결정화된 상을 얻을 수 있다. 이에 더하여, 결정화 또는 유기열분해 이외에 베이킹처리가 수행된다. 베이킹 공정은 용매를 건조시키도록 수행하는 것이 되어, 용매의 종류에 따라 다소 변화는 있지만, 약 10 분 동안 100℃ 내지 250℃ 의 온도범위에서, 목적으로 하는 분위기하에서 열처리를 수행하여, 유기열분해를 수행하지 않고 박막을 건조시킬 수 있다.
더우기, 본 발명은 PZT 박막을 이용하는 커패시터의 제조방법으로 적용될 수 있다. 이 경우, PZT 박막 결정화까지 수행한 후에, 상부 전극이 형성될 수 있다. 바람직하게는, 상부 전극 형성 후에 PT 박막과 PZT 박막을 일괄적으로 결정화함으로써 성능이 우수한 강유전체 박막을 얻을 수 있다.
또한, PbTiO3를 주성분으로 포함하는 버퍼층의 막두께는 얻어지는 커패시터의 성능을 고려할 때, 더 얇은 것이 바람직하다. 그러나, PZT 를 주성분으로 포함하는 층의 막두께의 10% 이하로 되어도 허용된다.
도 3a 에서는, PZT 박막의 결정화 후에, 상부전극이 형성된다.
PT 는 450℃ 이하에서 강유전성상으로 기능하는 퍼로브스카이트상이 결정화되지만, 항전계 (anti-electric field) 가 크고, 반복동작 저항 (repeating operation resistance) 도 작아서, PT 단일물질로는 메모리의 커패시터로 적당하지 않다. 그러나, PT 는 저온에서 결정화가 수행되는 특성을 가지며, PZT 와 결정 구조나 격자상수에 있어 유사한 특성을 갖는다.
이러한 특성으로, PZT 의 증착중의 버퍼층으로 사용함으로써, PZT 결정화를 위한 에너지가 감소될 수 있다.
그러한 효과는 다음의 메카니즘을 가져온다. 즉, 비결정화된 상태의 적층된 PT 층 및 PZT 층이 열처리 될 때, 결정화를 위해 작은 에너지를 갖는 PT 층이 먼저 결정화되고, PZT 층이 이어서 결정화 된다.
상기 연속된 결정화는 PT 층과 PZT 층 사이의 계면이 상호 확산에 의해 특정 경사도를 가질 경우, 쉽게 진행된다. 그러므로, 비결정화 상태의 PZ, PZT, PT 가 일괄적으로 결정화 되기 전 단계에서, PZT 및 PT 사이의 계면에서 특정 각도의 상호 확산이 발생하는 경우, PT 버퍼층의 PZT 결정화 온도의 저감효과가 가장 효과적으로 얻어진다.
그러한 상태를 얻기 위해서, 솔-겔법에서는, PT 버퍼층의 유기열분해를 수행하기 전에 PZT 층을 도포하고, 양자를 일괄적으로 유기열분해하는 방법이 효과적이다. 이것은 일괄적인 유기열분해 처리가 PZT/PT 계면의 상호확산을 일으키기 때문이다.
이 상태에서 결정화 열처리를 수행함으로써, 버퍼층측으로부터의 연속적인 결정화가 진행되고, 430℃ 내지 450℃ 전후의 저온에서 PZT 의 결정화가 가능하게 된다.
도 3b 에서는, 상부 전극 형성후, PT 박막 및 PZT 박막이 결정화 된다. 상기 방법에 있어서는, 약 430℃ 내지 450℃ 의 저온에서 형성된 강유전체 박막 커패시터의 저전계에서의 분극반전특성 (polarization switching characteristic) 을 개선할 수 있다.
결정화 열처리 전에 상부 전극이 형성된다. 이것에 의해, 결정화 전의 PZT 박막의 상부 계면을 클램핑 함으로서, 결정화 시에 발생하는 PZT 박막 내부의 응력이 감소된다. 또한, PZT 와 상부전극 사이의 계면을 PZT 결정화와 같은 시기에 열처리 함으로써 계면에서의 결함이 줄어들 수 있다. 그 결과, 저온하에서 형성된 PZT 박막 커패시터의 저전계에서의 분극반전특성이 향상될 수 있다.
도 1 은 제 1 종래 방법에 따른 PZT 박막의 결정화 공정을 나타내는 순서도.
도 2 는 제 2 종래 방법에 따른 PZT 박막의 결정화 공정을 나타내는 순서도.
도 3a 및 도 3b 는 본 발명에 따른 PZT 박막의 결정화 공정을 나타내는 순서도.
도 4 는 본 발명의 제 1 실시예에 따른 PZT-1-4 의 X-ray 회절을 나타내는 도면.
도 5 는 ±5V 인가시 본 발명의 제 1 실시예에 따른 PZT-1∼3 의 히스테리시스 곡선을 나타내는 도면.
도 6 은 ±5V 인가시 본 발명의 제 2 실시예에 따른 PZT-5 및 PZT-6 의 히스테리시스 곡선을 나타내는 도면.
도 7 은 ±3V 인가시 PZT-1 및 PZT-5 의 히스테리시스 곡선을 나타내는 도면.
(제 1 실시예)
이하, 본 발명의 제 1 실시예를 설명한다.
강유전체 박막기판으로, PT 박막 (바닥 전극) 을 증착시킨 열산화 Si 기판을 사용한다.
PT 버퍼층은, 무수초산납 (Pb(OCOCH3)2) 과 테트라-이소프로폭시 티타늄 (Ti(OC3H7)4) 을 Pb/Ti = 1.15/1.00 가 되게 혼합시킨 후, 1-메톡시-2-프로판놀에 용해하고, 0.03 mol/Kg 으로 조정된 용액을 사용하여, 스핀-코팅기에 의해 2000 rpm 으로 도포된다. 이 PT 버퍼층에 대하여 250℃ 에서 10 분간 공기중에서 베이킹한다.
다음, PZT 층은, 무수초산납 (Pb(OCOCH3)2) 과 테트라-이소프로폭시 티타늄 (Ti(O-i-C3H7)4), 및 테트라-tert-부톡시 지르코늄 (Zr(O-t-C4H9)4) 을 Pb/Zr/Ti = 1.15/0.45/0.65 가 되도록 혼합시킨 후, 1-메톡시-2-프로판놀로 용해시키고, 0.4 mol/Kg 으로 조정된 용액을 이용하여, 상기 PT 도포된 기판상에 스핀-코팅기로 2000 rpm 으로 도포된다.
상기 PT 버퍼층을 250℃ 에서 10 분간 공기중에서 베이킹 한 후, 400℃ 에서 10 분간 산소중에서 유기열분해를 수행하고, 450℃ 에서 10 분간 산소중에서 제 1 결정화를 수행한다.
PZT 층 도포로부터 제 1 결정화까지의 공정을 450℃ 로 한번 반복한다. 마지막으로, 제 2 결정화를 450℃ 에서 30 분간 산소중에서 수행하여, 200 nm 의 막두께를 갖는 PZT 박막 (이하, PZT-1) 을 얻는다.
상기의 공정에 있어서, PZT 층은 2 회로 나누어 도포 및 베이킹 되었다. 제 1 층의 PZT 는 제 2 층의 PZT 의 도포공정에 앞서 제 1 결정화로 결정화되었다. 결정화된 제 1 층의 PZT 가 제 2 층의 PZT 의 결정화를 돕는 역할을 하였다. 따라서, 제 2 층의 PZT 층 도포 전에 PT 층이 항상 다시 도포되지는 않는다. 그러나, 얻으려는 소자에서 요구되는 강유전성 특성에 따라서 PT 층이 도포될 수 있다.
PT 버퍼층을 도포하지 않고 동일한 공정으로 제조된 PZT 박막 (이하, PZT-4) 은 185 nm 의 막두께를 갖는다. 따라서, PT 버퍼층의 막두께는 약 15 nm 이다.
PZT-1 의 공정에 있어서, 이 경우, PT 버퍼층을 250℃ 에서 베이킹 한 후, 연속적으로 산소중에서 10 분간 400℃ 에서 유기열분해하여 얻어지는 PZT 박막 (이하, PZT-2) 과, PT 버퍼층을 250℃ 에서 베이킹 한 후 연속적으로 산소중에서 450℃ 로 10분간 결정화를 수행하여 얻어지는 PZT 박막 (이하, PZT-3) 을 동시에 제조한다.
PZT-2 는 PZT 층의 도포전에 PT 버퍼층을 유기열분해 한 경우의 샘플에 상당한다. 반면, PZT-3 은 PZT 층 도포전에 PT 버퍼층을 결정화 한 경우의 샘플에 상당한다. 이 경우의 PZT-1 내지 4 의 X-ray 회절을 도 4 에 도시하였다.
PT 버퍼층이 없는 PZT 박막에서는, 상유전상의 파이로클로어 (pyrochlore) 상이 나타난다. 이와 대조적으로, PT 버퍼층상의 PZT 박막에서는 퍼로브스카이트 (perovskite) 상이 결정화되었다. PT 버퍼층이 PT 버퍼층상의 PZT 의 결정화 온도를 저감시키는 효과를 갖는다는 것이 명확하다.
반면, PZT-2 및 PZT-3 은, 낮은 강도의 퍼로브스카이트상을 가지며, 파이로클로어상이 혼재된 경우로, PT 버퍼층과 PZT 층이 일괄 유기열분해, 일괄 결정화 된 PZT-1 과 비교하여, 퍼로브스카이트상의 결정화 정도가 낮다.
PZT-1 내지 PZT-4 의 표면을 전자현미경으로 관찰했을 때, PZT-1 에서는 퍼로브스카이트 결정입자가 약 0.1 ∼ 0.3 ㎛ 정도의 범위내에서 거의 생성된 경우에 반하여, PZT-2 및 PZT-3 에서는, 섬 (island) 모양의 퍼로브스카이트 결정입자가 저밀도로 존재하였으며, 잔류 부분은 파이로클로어 미결정입자에 묻혀 있었다. PZT-4 에서는, 퍼로브스카이트 결정입자가 전혀 관찰되지 않았다.
PZT-1 내지 PZT-3 의 상부에 마그네트론 스퍼터링방법으로 직경 300 ㎛ 를 갖는 Ir/IrO2상부 전극을 형성하고, 산소중에서 450℃ 로 어닐링 하였다. 이를 ±5V 로 인가한 경우의 히스테리시스 곡선이 도 5 에 도시되었다.
PZT-1 은 강유전성 히스테리시스를 나타내는데, 양의 잔류분극과 음의 잔류분극의 차이가 2Pr = 30.5 μC/cm2이다. 반면, PZT-2 및 PZT-3 에서는 강유전성을 나타내지 않았다.
이에 있어서, PZT-1 에 대하여 ±5V 의 쌍극성 펄스를 계속적으로 인가하여 분극역전의 반복으로 기인한 분극 피로현상을 측정하였으며, 108사이클까지는 잔류분극의 감소가 관찰되지 않음을 확인하였다.
이상의 결과로부터, 450℃ 에서 PZT 박막을 결정화 하는 경우, 적층된 PT 버퍼층과 PZT 층에 대하여 일괄적으로 유기열분해 및 결정화를 수행하는 것이 효과적임이 명확하다.
본 제 1 실시예에서 PZT 층은 2 회로 나누어 도포 및 베이킹 되었지만, 막두께에 따라서 PZT 층의 도포 횟수를 자유롭게 적절히 변경할 수 있다.
(실시예 2)
이하, 본 발명의 제 2 실시예에 대하여 설명한다.
실시예 1 과 동일한 기판, PT 버퍼층용 용액, PZT 층용 용액을 사용하여, 우선 기판상에 PT 층을 스핀 코팅기로 2000 rpm 으로 도포하고, 이것을 250℃ 에서 10 분간 산소중에서 베이킹 한다.
다음, 제 1 실시예와 동일한 PZT 층용 용액을 사용하여, 상기 PT 도포된 기판상에 스핀코팅기로 2000 rpm 으로 도포한다. 이것을 250℃ 에서 10 분간 공기중에서 베이킹 한 후, 400℃ 에서 10 분간 산소중에서 유기열분해를 수행하고, 450℃ 에서 30 초간 산소중에서 RTA (급속 어닐링) 를 수행한다.
PZT 층 도포부터 450℃ 산소중에서의 RTA 까지의 공정을 1 회 반복하여 200 nm 의 막두께를 갖는 PZT 박막을 얻는다. 이 공정에서 PZT 층은 퍼로브스카이트상으로 결정화 되지 않았음을 확인하였다.
상기 RTA 처리는, 단기간에 450℃ 산소처리를 함으로써, PZT 층을 퍼로브스카이트상으로 결정화 하지 않도록 400℃ 보다 높은 온도에서 완전하게 유기열분해 하는 것을 목적으로 한다.
획득한 PZT 박막표면에 마그네트론 스퍼터링 방법으로 직경 300 ㎛ 의 Ir/IrO2상부전극을 형성하고, 마지막으로 결정화 열처리를 450℃ 에서 30 분간 산소중에서 행하여, PZT 박막 커패시터 (이하, PZT-5) 를 얻는다. 비교 대상으로, 본 실시예의 공정의 상부전극의 형성전에, 450℃ 에서 30 분간 산소중에서 결정화 열처리를 시행한 후, Ir/IrO2상부전극을 형성한 PZT 박막 커패시터 (이하, PZT-6) 를 얻는다.
PZT-5 및 PZT-6 의 ±5V 인가시의 히스테리시스 곡선을 도 6 에 도시하였다. 결정화 된 후에 상부전극을 제조한 PZT-6 는 강유전성을 나타내지 않는다. 이에 반하여, 상부전극을 형성한 후에 결정화를 행한 PZT-5 는 단형성 (短型性, retangular) 의 우수한 히스테리시스 특성을 나타내었으며, 2Pr=26.8 μC/cm2을 얻었다.
또한, ±5V 를 인가한 경우의 PZT-1 및 PZT-5 의 히스테리시스 곡선을 도 7 에 도시하였다. PZT-5 에서 더 우수한 단형성의 히스테리시스 특성을 가지며, 3V 에서 충분히 포화됨을 확인하였다. 또한, PZT-1 의 3V 에서의 2Pr 은 16.8 μC/cm2로 얻어진 반면, PZT-5 는 23.7 μC/cm2가 얻어져, PZT-5 가 더 높은 잔류 분극값을 가졌다.
이와 관련하여, PZT-5 에 대하여 ±5V 의 쌍극성 펄스를 연속적으로 인가하여 분극역전의 반복으로 인한 분극 피로현상을 측정한 결과, 108사이클까지 잔류분극의 감소가 나타나지 않음을 확인하였다.
이상의 결과로부터, 450℃ 에서 PZT 박막을 결정화하는 경우, PZT 의 퍼로브스카이트상 결정화 전에 상부전극을 형성한 후에 결정화 열처리를 수행함으로써 강유전성의 발현이 촉진됨이 명확하다. 이로써, 저전계하에서 분극반전특성이 우수한 PZT 박막 커패시터를 얻을 수 있다.
전술한 실시예에서, 버퍼층으로 PT 를 사용하면서, 강유전체박막으로 Zr/Ti = 35/65 의 PZT 를 사용하였다. 강유전체박막으로 Zr/Ti 와 다른 PZT 나, PZT 를 배이스로 La, Nb 등의 억셉터 첨가물, 또는 전기적 특성 개선을 위한 Ca, Sr 등의 첨가물을 수 mol% 정도의 조성비로 첨가시켜, 강유전체 박막으로써의 조성을 변화시킨 PZT 의 경우, 결정화 온도의 절대치가 다소 변화하였다. 그러나, 본 발명의 효과를 바꿀만큼 크지는 않았다.
동일하게, 버퍼층으로 기능하는 PT 를 배이스로 사용하여 동일한 첨가물을 수 mol% 첨가시킨 조성에 있어서도 본 발명의 효과가 있었다.
박막 도포를 수 회 행하는 경우, 도포를 행하는 재료는 동일하지만, 조성 (Zr/Ti 비 등) 이나 첨가물량이 다른 재료를 사용할 수도 있다.
또한, 본 발명에서는 버퍼층을 통하여 PZT 를 결정화하기 때문에, 바닥전극 재료의 영향을 쉽게 받지 않는다. 따라서, PT 이외의 바닥전극 재료, 예를 들어, Ir, IrO2, Ru, 및 RuO2등과 이와 다른 도전성 산화물 전극에 대해서도 충분히 효과가 발휘된다. 상부전극으로는, 특히, 상부전극을 형성시킨 후부터 결정화가 수행되는 경우에 있어서는, 산화성 분위기중에서도 도전성을 유지하는 재료, 예컨데, Ir, IrO2, Ru, 및 RuO2등이 사용될 수 있다. 하지만, 본 발명에서는 이에 특별히 한정되지 않으며, 그 밖의 도전성 산화물 전극도 사용될 수 있다.
전술한 바와 같이, 본 발명에 따르면, 저가의 설비로 양질의 박막을 양호한 재생성을 가지고 형성시킬 수 있는 솔-겔법을 이용하여, 저온에서 잔류분극이 크고, 분극피로가 적은 박막을 얻을 수 있다. 또한, 이를 이용하여, 저전계에서의 분극반전특성이 우수한 커패시터를 얻을 수 있다.
특히, 본 발명에 따르면, 종래 방법에서는 불가능하였던 약 430℃ 정도의 저온에서 솔-겔법으로 PZT 박막이 형성될 수 있다. 따라서, 도전성 플러그 또는 확산 배리어층 등이 산화되어 도전성을 잃거나 제거되지 않는다. 그 결과, 신뢰성이 높은 소자의 획득이 실현 가능하다.
이상, 몇몇 실시예를 예를 들어 설명하였지만, 해당 기술에 익숙한 당업자라면, 본 발명을 다양한 방법으로 쉽게 활용가능할 것이다.

Claims (21)

  1. 기판상에 버퍼층을 형성하는 단계;
    상기 버퍼층이 열분해되기 전에 강유전체 박막재료를 도포하는 단계;
    상기 버퍼층과 상기 강유전체 박막을 일괄적으로 열분해하는 단계; 및
    결정화 열처리를 행하는 단계를 구비하는 것을 특징으로 하는 기판상에 박막을 제조하는 방법.
  2. 기판상에 PbTiO3를 주성분으로 하는 버퍼층을 형성하는 단계;
    상기 버퍼층이 유기열분해 되기 전에 PZT 를 주성분으로 하는 박막재료를 도포하는 단계; 및
    상기 버퍼층과 상기 박막을 일괄적으로 유기열분해 하는 단계; 및
    결정화 열처리를 수행하는 단계를 구비하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  3. 기판상에 PbTiO3을 주성분으로 하는 버퍼층을 형성하는 단계;
    상기 버퍼층을 유기열분해가 발생하지 않는 온도로 베이킹하는 단계;
    상기 버퍼층상에 PZT 를 주성분으로 하는 박막 재료를 도포하는 단계;
    상기 PZT 박막을 유기열분해가 발생하지 않는 온도로 베이킹하는 단계;
    상기 버퍼층과 상기 박막을 일괄적으로 유기열분해 하는 단계; 및
    결정화 열처리를 수행하는 단계를 구비하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  4. 제 3 항에 있어서,
    상기 결정화 열처리 공정을 수행한 후에, 다시 박막 재료를 도포하는 단계;
    상기 PZT 층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계; 및
    유기열분해 후에 결정화 열처리를 수행하는 단계를 PZT 박막이 소정의 막두께를 가지도록 반복하는 단계를 더 포함하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  5. 제 4 항에 있어서,
    상기 PZT 박막이 소정의 막두께를 가진 후에 수행되는 결정화 열처리의 제 1 기간이 그 이전에 행해진 결정화 열처리의 제 2 기간보다 더 길도록 된 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  6. 기판상에 PbTiO3을 주성분으로 하는 버퍼층을 형성하는 단계;
    상기 PZT 층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 버퍼층에 PZT 를 주성분으로 하는 박막 재료를 도포하는 단계;
    상기 버퍼층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 버퍼층과 상기 박막을 일괄적으로 유기열분해하는 단계; 및
    전체적으로 결정화 열처리를 수행하는 단계를 구비하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  7. 제 6 항에 있어서,
    상기 유기열분해 후에 RTA 열분해를 수행하는 단계를 더 구비하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  8. 제 6 항에 있어서,
    상기 유기열분해 대신 RTA 열분해를 수행하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 결정화 열처리 수행후에, 박막 재료를 다시 도포하는 단계;
    상기 PZT 박막을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 PZT 박막이 소정의 막두께가 되도록 유기열분해 공정을 반복하는 단계; 및
    결정화 열처리를 수행하는 단계를 더 구비하는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  10. 제 2 항에 있어서,
    상기 결정화 열처리는 430℃ 내지 500℃ 의 범위에서 수행되는 것을 특징으로 하는 기판상에 PZT 박막을 제조하는 방법.
  11. 바닥 전극상에 버퍼층을 형성하는 단계;
    상기 버퍼층이 열분해되기 전에 강유전체 박막재료를 도포하는 단계;
    상기 버퍼층과 상기 강유전체 박막을 일괄적으로 열분해하는 단계; 및
    결정화 열처리를 수행하는 단계를 구비하는 바닥전극상에 박막 커패시터를 제조하는 방법.
  12. 바닥전극상에 PbTiO3를 주성분으로 하는 버퍼층을 형성하는 단계;
    상기 버퍼층이 유기열분해 되기 전에 PZT 를 주성분으로 하는 박막재료를 도포하는 단계; 및
    상기 버퍼층과 상기 박막을 일괄적으로 유기열분해하는 단계; 및
    결정화 열처리를 수행하는 단계를 구비하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  13. 바닥 전극상에 PbTiO3를 주성분으로 하는 버퍼층을 형성하는 단계;
    상기 버퍼층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 버퍼층상에 PZT 를 주성분으로 하는 박막 재료를 도포하는 단계;
    상기 PZT 박막을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 버퍼층 및 상기 박막층을 일괄적으로 유기열분해하는 단계;
    결정화 열처리를 수행하는 단계; 및
    상부 전극을 형성하는 단계를 구비하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  14. 제 13 항에 있어서,
    상기 결정화 열처리 수행후에 박막 재료를 다시 도포하는 단계;
    상기 PZT 층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계; 및
    유기열분해 후에 결정화 열처리를 수행하는 단계를 PZT 박막이 소정의 막두께를 가지도록 반복하는 단계를 더 구비하는 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  15. 제 14 항에 있어서,
    상기 PZT 박막이 소정의 막두께를 가진 후에 수행되는 결정화 열처리의 제 1 기간이 그 이전에 수행되는 결정화 열처리의 제 2 기간보다 더 길게 된 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  16. 바닥전극상에 PbTiO3를 주성분으로 하는 버퍼층을 형성하는 단계;
    상기 버퍼층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 버퍼층상에 PZT 를 주성분으로 하는 박막 재료를 도포하는 단계;
    상기 PZT 박막을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 버퍼층과 상기 박막을 일괄적으로 유기열분해하는 단계; 및
    전체적으로 결정화 열처리를 수행하는 단계를 구비하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  17. 제 16 항에 있어서,
    상기 유기열분해 후에 RTA 열분해를 수행하는 단계를 더 구비하는 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  18. 제 16 항에 있어서,
    상기 유기열분해 대신 RTA 열분해가 수행되는 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 결정화 열처리 수행후 박막 재료를 다시 도포하는 단계;
    상기 버퍼층을 유기열분해가 발생하지 않는 온도에서 베이킹하는 단계;
    상기 PZT 박막이 소정의 막두께를 갖도록 유기열분해를 반복하는 단계; 및
    결정화 열처리를 수행하는 단계를 더 구비하는 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  20. 제 16 항에 있어서,
    상기 결정화 열처리 수행전에 상부전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
  21. 제 11 항에 있어서,
    상기 결정화 열처리는 430℃ 내지 500℃ 의 범위내에서 수행되는 것을 특징으로 하는 바닥전극상에 PZT 박막 커패시터를 제조하는 방법.
KR1020000051034A 1999-08-31 2000-08-31 박막 및 박막 커패시터 제조방법 KR20010030192A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24546899A JP3427795B2 (ja) 1999-08-31 1999-08-31 薄膜の製造方法及びそれを用いた薄膜キャパシタの製造方法
JP99-245468 1999-08-31

Publications (1)

Publication Number Publication Date
KR20010030192A true KR20010030192A (ko) 2001-04-16

Family

ID=17134119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051034A KR20010030192A (ko) 1999-08-31 2000-08-31 박막 및 박막 커패시터 제조방법

Country Status (3)

Country Link
US (1) US6440751B1 (ko)
JP (1) JP3427795B2 (ko)
KR (1) KR20010030192A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7011726B1 (en) * 2004-09-27 2006-03-14 Intel Corporation Method of fabricating thin dielectric film and thin film capacitor including the dielectric film

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP3427795B2 (ja) 2003-07-22
JP2001077100A (ja) 2001-03-23
US6440751B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
EP0766292B1 (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US6313539B1 (en) Semiconductor memory device and production method of the same
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
US5973911A (en) Ferroelectric thin-film capacitor
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
KR19990037121A (ko) 비스무스층 구조의 강유전성 박막 형성방법
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
Laha et al. Role of La0. 5Sr0. 5CoO3 template layers on dielectric and electrical properties of pulsed-laser ablated Pb (Nb2/3Mg1/3) O3–PbTiO3 thin films
JPH10321809A (ja) 半導体記憶素子の製造方法
US6507060B2 (en) Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
US6309896B1 (en) Method of manufacturing a ferroelectric film
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3366212B2 (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
KR20010029911A (ko) 반도체장치 및 그 제조방법
KR20010030192A (ko) 박막 및 박막 커패시터 제조방법
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3543916B2 (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP2001338834A (ja) 誘電体キャパシタの製造方法
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application